JPS62161204A - Amplifier - Google Patents
AmplifierInfo
- Publication number
- JPS62161204A JPS62161204A JP61003001A JP300186A JPS62161204A JP S62161204 A JPS62161204 A JP S62161204A JP 61003001 A JP61003001 A JP 61003001A JP 300186 A JP300186 A JP 300186A JP S62161204 A JPS62161204 A JP S62161204A
- Authority
- JP
- Japan
- Prior art keywords
- amplifier circuit
- offset
- current
- amplifier
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Amplifiers (AREA)
Abstract
Description
【発明の詳細な説明】
Ａ、産業上の利用分野
本発明は、たとえばテレビジョン受像機の音声系等に用
いられる増幅装置に関する○
Ｂ８発明の概要
本発明はたとえばテレビジョン受像機の音声系等に用い
られる増幅装置において、入力信号が供給される増幅回
路のオフセット電流と略等しいオフセット電流を形成し
、このオフセット電流により該増幅回路の直流オフセッ
ト分をキャンセルすることにより、出力信号の直流電位
を所定値とすることができ、温度上昇の際にも該直流電
位を一定に保つことができるようにしたものであるＯＣ
１従来の技術
近年、たとえばテレビジョン受歓機における音声系は一
般に集積回路（ＩＣ）化されており、信号の伝送につい
ては電流伝送方式が多くなりつつある。第２図に上記音
声系に用いられる増・福回路の一例を示す。この増幅回
路１０は、いわゆるウィルソン型カレントミラー回路を
・備えた差動増幅回路である。すなわち、トランジスタ
Ｑ、、Ｑ、。DETAILED DESCRIPTION OF THE INVENTION A. Field of Industrial Application The present invention relates to an amplifier used in, for example, the audio system of a television receiver. In an amplifier used in an amplifier, an offset current that is approximately equal to the offset current of an amplifier circuit to which an input signal is supplied is formed, and this offset current cancels the DC offset of the amplifier circuit, thereby increasing the DC potential of the output signal. An OC that can be set to a predetermined value and that can maintain the DC potential constant even when the temperature rises.
1. Prior Art In recent years, for example, audio systems in television receivers have generally been implemented as integrated circuits (ICs), and current transmission methods are becoming more common for signal transmission. FIG. 2 shows an example of the increase/fuku circuit used in the above-mentioned audio system. This amplifier circuit 10 is a differential amplifier circuit including a so-called Wilson type current mirror circuit. That is, transistors Q,,Q,.
Ｑ３によりカレントミラー回路１１が、トランジスタＱ
４．Ｑ５．Ｑ６によりカレントミラー回路１２が、そし
て、トランジスタＱ７．Ｑ、、ＱＬＩによりカレントミ
ラー回路１３がそれぞれ構成されている。上記トランジ
スタＱ３．Ｑ７および上記トランジスタＱ６．Ｑ９Ｈ−
１、そｎぞれコレクタ電流が接続されている。トランジ
スタＱ ｌｏ 、 Ｑｕは差動対を構成しており、各ベ
ース間に信号源Ｖ。Q3 causes the current mirror circuit 11 to
4. Q5. Q6 causes current mirror circuit 12, and transistor Q7. A current mirror circuit 13 is configured by Q, , QLI, respectively. The above transistor Q3. Q7 and the transistor Q6. Q9H-
1 and n are each connected to a collector current. Transistors Q lo and Qu constitute a differential pair, with a signal source V connected between each base.
が接続されている。また、上記信号源Ｖ、 には直流電
源Ｖｒ が接続されているっすなわち、トランジスタＱ
ｌｌには一定の電圧賃 が供給され、トランジスタＱＩ
Ｌ＋にはＶ、十ＶＩの信号が供給される。is connected. Further, a DC power supply Vr is connected to the signal source V, that is, a transistor Q
A constant voltage voltage is supplied to ll, and the transistor QI
Signals of V and VI are supplied to L+.
また、上記トランジスタＱＩＯ＋ Ｑｎの各コレクタは
トランジスタＱ、、Ｑ４の各コレクタにそれぞイを接続
されており、各エミッタは互いに電流値の等しい定電流
源Ｉｏ 、 Ｉｏ にそれぞれ接続されている。っ
また、上記トランジスタＱ＋ｏ ＋ Ｑｕの各エミノク
間には抵抗値、ＲＥのエミッタ抵抗１４が接続されてい
るう更に、トランジスタＱ６のコレツは抵抗値ＲＬの負
荷抵抗１５と直流電源ＶＥの直列回路に接続されている
と共に、端子１６に接続されている。The collectors of the transistors QIO+Qn are connected to the collectors of the transistors Q, . Furthermore, an emitter resistor 14 with a resistance value RE is connected between each emitter of the transistors Q + o + Qu, and furthermore, the transistor Q6 is connected to a series circuit of a load resistor 15 with a resistance value RL and a DC power supply VE. and is connected to the terminal 16.
このような増幅回路１０において、トランジスタＱ＋ｏ
に（ま入力信号Ｖ、（こ芯じたコレクタ電流が流れる。In such an amplifier circuit 10, the transistor Q+o
In the input signal V, a collector current flows.
この時、トランジスタＱ３に上記トランジスタＱ＋ｏと
略等しいコレクタ電流が流れるつまた、トランジスタＱ
６に（マトランノスクＱｎと略しいコレクタ電流が流れ
るっ更に、トランジスタＱ９ｉこ（マトランソスタＱ３
と略等しいコレクタ電流が流れる。よって、トランジス
タＱ６のコレクタ電流とトランジスタＱｇのコレクタ電
流との差電流が負荷抵抗１５により電流−電圧変換され
、端子１６から出力信号として出力されるようになって
いる。なお、ケイン（利得）Ｇは、エミッタ抵抗１４と
負荷抵抗１５によりＧ ＝ Ｒｒ、 ／ Ｐ−ｐ：と定
められる。At this time, a collector current approximately equal to that of the transistor Q+o flows through the transistor Q3, and the transistor Q
In addition, a collector current (abbreviated as matranosk Qn) flows in transistor Q9i (matranosk Q3).
A collector current approximately equal to that flows. Therefore, the difference current between the collector current of the transistor Q6 and the collector current of the transistor Qg is subjected to current-voltage conversion by the load resistor 15, and is outputted from the terminal 16 as an output signal. Note that the cane (gain) G is determined by the emitter resistor 14 and the load resistor 15 as G=Rr,/P−p:.
Ｄ９発明が解決しようとする問題点
ところで、上述したような増幅回路では、素子のバラツ
キ（たとえば、トランジスタのｈｆｅ等）により、通常
、出力信号に直流分のオフセット、いわゆる直流（ＤＣ
）オフセットが生じてしまう。D9 Problems to be Solved by the Invention By the way, in the above-mentioned amplifier circuit, due to variations in elements (for example, transistor hfe, etc.), the output signal usually has a direct current offset, so-called direct current (DC).
) An offset will occur.
すなわち、カレントミラー回路１１とカレントミラー回
路１２のアンバランスや、カレントミラー回路１１．１
３を通して負荷抵抗１５から引く電流■２ とカレン
トミラー回路１２の流し込む電流■１ とのアンバラ
ンスが、結果としてオフセット電流ｉｏｓを発生させ、
このオフセント電流ｉｏｓが負荷抵抗１５に流れ込む。In other words, the imbalance between the current mirror circuit 11 and the current mirror circuit 12, or the current mirror circuit 11.1
The imbalance between the current ■2 drawn from the load resistor 15 through the current mirror circuit 12 and the current ■1 flowing into the current mirror circuit 12 results in an offset current ios.
This offset current ios flows into the load resistor 15.
従って、端子１６に得られる信号の直流電位Ｖｏは、
Ｖｏ ＝ ＶＥ −Ｆ 頁ｏｓ ゛ ＲＬとなり
、’ｏｓ・Ｒ１，が亘流オフセット分（電圧）に相当す
る。Therefore, the DC potential Vo of the signal obtained at the terminal 16 is Vo = VE - F page os RL, where 'os·R1, corresponds to the cross-current offset (voltage).
また、この直流オフセットの量は、たとえば温度上昇に
伴い増加するような温度特性を有している。このため、
テレヒジョン受［象機を長時間使用した後、電源スィッ
チをオフしたり、あるいはミュートシた時にいわゆるプ
ツ音が発生して不快である。また、この増幅回路１０の
後段の回路に悪づ響を及はす虞れがある〕
そこで、本発明は上述した従来の問題点に鑑みて提案さ
ｎ、たちのであり、出力信号の直流電位を所定頂とする
ことかでき、温度上昇の際にも該直流電位を一定に保つ
ことができるような増幅装置を提供することを目的とす
る。Further, the amount of this DC offset has a temperature characteristic such that it increases as the temperature rises, for example. For this reason,
After using the telephony receiver for a long time, when you turn off the power switch or turn on the mute switch, a so-called popping sound occurs, which is unpleasant. In addition, there is a possibility that the downstream circuit of the amplifier circuit 10 may be adversely affected.] Therefore, the present invention has been proposed in view of the above-mentioned conventional problems. It is an object of the present invention to provide an amplifier device that can maintain the DC potential at a predetermined peak even when the temperature rises.
Ｅ０問題点を解決するための手段
本発明の増幅装置は、上述した目的を達成するために、
出力端からオフセット電流が出力される増幅回路と、こ
の増幅回路と同一特注を有するダミー増幅回路とを備え
、該タミー増幅回路のオフセット電流を反転増幅回路を
介して上記増幅回路の出力端に供給するようにしたこと
を特徴とするものである。Means for Solving the E0 Problem In order to achieve the above-mentioned objects, the amplifier device of the present invention has the following features:
It is equipped with an amplifier circuit that outputs an offset current from an output terminal, and a dummy amplifier circuit custom-made identical to this amplifier circuit, and supplies the offset current of the tummy amplifier circuit to the output terminal of the amplifier circuit through an inverting amplifier circuit. It is characterized by the fact that it is made to do so.
Ｆ、（！Ｆ＝用
本発明によれば、ダミー増幅回路のオフセット電流が反
転増幅回路を介して増幅回路の出力端に供給されること
により、該増：賜回路の直流オフセット分がキャンセル
される〕
Ｇ、実施例
以下、本発明の一実施例について図面を用いて詳細に説
明する。According to the present invention, the offset current of the dummy amplifier circuit is supplied to the output terminal of the amplifier circuit via the inverting amplifier circuit, so that the DC offset of the dummy amplifier circuit is canceled. ] G. Example Hereinafter, an example of the present invention will be described in detail with reference to the drawings.
第１図は本実施例の増幅装置を示す回路図である。この
増幅装置において、増幅回路１０は第２図に示したもの
と同一の溝底を有するものである。FIG. 1 is a circuit diagram showing the amplifier device of this embodiment. In this amplifier, the amplifier circuit 10 has the same groove bottom as that shown in FIG.
また、ダミー増幅回路２０も増幅回路１０と同一の構成
すなわち同一の特性を有するものである。Further, the dummy amplifier circuit 20 also has the same configuration as the amplifier circuit 10, that is, the same characteristics.
従って、これらの増幅回路１０およびタミー増幅回路２
０の個々の構成および動作については説明を省略する。Therefore, these amplifier circuits 10 and Tammy amplifier circuits 2
Descriptions of the individual configurations and operations of 0 will be omitted.
上記タミー増幅回路２０の入力端は短絡されており、直
流電源Ｖ！ に接続されている。The input terminal of the tammy amplifier circuit 20 is short-circuited, and the DC power supply V! It is connected to the.
また、上記タミー増幅回路２０の出力端は電流人力−電
圧出力の形態を有する反転増幅回路３０に接続されてい
る。この反転増幅回路３０は、演算増幅器３１と、該演
算増幅器３１の反転入力端子と出力端子の間に接続され
た抵抗値ＲＬの抵抗３２と、該演算増幅器３１の非反転
入力端子に接続された直流電源ＶＥとから成っている。Further, the output terminal of the tammy amplifier circuit 20 is connected to an inverting amplifier circuit 30 having a current/voltage output type. The inverting amplifier circuit 30 includes an operational amplifier 31, a resistor 32 having a resistance value RL connected between an inverting input terminal and an output terminal of the operational amplifier 31, and a non-inverting input terminal of the operational amplifier 31. It consists of a DC power supply VE.
上記演算増幅器３１の出力端子すなわち反転増幅回路３
０の出力側は抵抗値ＲＬの負荷抵抗１５を介して増幅回
路１０の出力端に接続されている。The output terminal of the operational amplifier 31, that is, the inverting amplifier circuit 3
The output side of 0 is connected to the output end of the amplifier circuit 10 via a load resistor 15 having a resistance value RL.
次に、動作を説明するＯタミー増幅回路２０は増幅回路
１０と同一特性であるため、該ダミー増：福回路２０か
らは増幅回路１０と等しいオフセット電流ｉｏｓが出力
される。このオフセット電流ｉｏｓは反転増幅回路３０
に供給されるが、演算増幅器３１の反転入力端子は非反
転入力端子と略等電位と考えられ電流は流入せず、抵抗
３２に上記オフセット電流ｉｏｓが流れることになる。Next, since the O tummy amplifier circuit 20 whose operation will be explained has the same characteristics as the amplifier circuit 10, an offset current ios equal to that of the amplifier circuit 10 is outputted from the dummy amplifier circuit 20. This offset current ios is the inverting amplifier circuit 30
However, since the inverting input terminal of the operational amplifier 31 is considered to have approximately the same potential as the non-inverting input terminal, no current flows, and the offset current ios flows through the resistor 32.
よって、演算増幅器３１の出力端子すなわち反転増幅回
路３０の出力側の電位Ｖｏは、
Ｖａ ＝ ＶＥ−ｉｏｓ・Ｒ９・・・・・・・・・・・
・・・・■となる。一方、増幅回路１０の出力端からも
オフセット電流ｉｏｓが流出するため、端子１６に得ら
れる信号の直流電位Ｖ。は、
Ｖｏ ＝ ｖ、 ＋１ｏｓ−ＲＬ ・・曲・・・四・
・■となる。そして、上記０式および０式より、ＶＯ＝
Ｖ。Therefore, the potential Vo at the output terminal of the operational amplifier 31, that is, the output side of the inverting amplifier circuit 30, is Va = VE-ios·R9.
...■. On the other hand, since the offset current ios also flows out from the output terminal of the amplifier circuit 10, the DC potential V of the signal obtained at the terminal 16. Vo = v, +1os-RL...song...four...
・It becomes ■. Then, from the above equations 0 and 0, VO=
V.
となり、結局、直流オフセット分ｉｏｓ”ＲＬがキャン
セルされる。As a result, the DC offset ios''RL is canceled.
このように、本実施例の増幅装置によれば、ダミー増幅
回路２０からのオフセット電流ｉｏｓを反転増幅回路３
０を介して増幅回路１０の出力端に供給しており、直流
オフセット分ｉ０ｓ −ＲＩＬ をキャンセルでき、出
力信号の直流電位ｖＯを所定値ＶＥ に保つことができ
る。また、温度上昇により増幅回路１０およびタミー増
幅回路２０の個々の直流オフセット量が変化しても、こ
れらの直流オフセット量は略等しくなりキャンセルでき
るため、直流電位Ｖｏは変動せず一定値に保たれる。In this way, according to the amplifier of this embodiment, the offset current ios from the dummy amplifier circuit 20 is transferred to the inverting amplifier circuit 3.
0 to the output end of the amplifier circuit 10, the DC offset i0s - RIL can be canceled, and the DC potential vO of the output signal can be maintained at a predetermined value VE. Furthermore, even if the individual DC offset amounts of the amplifier circuit 10 and the tammy amplifier circuit 20 change due to temperature rise, these DC offset amounts are approximately equal and can be canceled, so the DC potential Vo does not fluctuate and is kept at a constant value. It will be done.
なお、本発明の増幅装置は、入力信号が供給される増幅
回路と同一特性のダミー増幅回路が必要であることから
、特にＩＣ化に際して好適である。The amplifier device of the present invention requires a dummy amplifier circuit having the same characteristics as the amplifier circuit to which the input signal is supplied, and is therefore particularly suitable for IC implementation.
また、同一形態（特性）の複数の増幅回路を有している
ようなものについては、該複数の増幅回路に対して、反
転増幅回路も含めて１つのタミー増幅回路で賄うことが
できる。Furthermore, in the case of a device having a plurality of amplifier circuits having the same configuration (characteristics), one tammy amplifier circuit including an inverting amplifier circuit can be used for the plurality of amplifier circuits.
Ｈ６発明の効果
上述した実、雑件の説明から明らかなように、本発明の
増幅装置によれば、入力信号が供給される増幅回路と同
一特性のダミー増何回路を設け、このダミー増幅回路の
オフセット電流を反転増幅回路を介して上記増幅回路の
出力端に供給しており、直流オフセット分をキャンセル
でき、出力信号の直流電位を所定値とすることができる
。また、温度上昇の際にも上記直流電位を一定に保つこ
とができ、たとえば本発明をテレビジョン受像機の音声
系に適用した場合には、いわゆるプツ音を軽減すること
ができる。H6 Effects of the Invention As is clear from the explanation of the facts and miscellaneous matters mentioned above, according to the amplifier device of the present invention, a dummy multiplication circuit having the same characteristics as the amplifier circuit to which the input signal is supplied is provided, and the dummy multiplication circuit is The offset current is supplied to the output terminal of the amplifier circuit through the inverting amplifier circuit, so that the DC offset can be canceled and the DC potential of the output signal can be set to a predetermined value. Further, the DC potential can be kept constant even when the temperature rises, and when the present invention is applied to the audio system of a television receiver, for example, so-called pop noise can be reduced.
第１図は本発明の一実施例の増幅装置を示す回路図であ
る。
第２図は増幅回路の従来例を示す回路図である、。
１０・・・・・・・・・増幅回路
２０・・・・・・・・・ダミー増幅回路３０・・・・・
・・・・反転増幅回路
特許出（頭人 ソニー株式会社
代理人 弁理士 小 池 晃
ＶｇＪ １） 村 榮 −−＊莞伊」
内回蹟ｍ
第１図
従妥ｆｌ’Ｊ／１回踏国
第２図FIG. 1 is a circuit diagram showing an amplifier device according to an embodiment of the present invention. FIG. 2 is a circuit diagram showing a conventional example of an amplifier circuit. 10......Amplification circuit 20...Dummy amplification circuit 30...
... Patent issued for inverting amplifier circuit (head person: Sony Corporation representative, patent attorney Akira Koike VgJ 1) Sakae Mura ---*Wan Yi"
Inner rotation m Fig. 1 Conformity fl'J / 1st step country Fig. 2
Claims (1)
え、 該ダミー増幅回路のオフセット電流を反転増幅回路を介
して上記増幅回路の出力端に供給するようにしたことを
特徴とする増幅装置。[Claims] An amplifier circuit that outputs an offset current from an output terminal, and a dummy amplifier circuit having the same characteristics as this amplifier circuit, and the offset current of the dummy amplifier circuit is amplified by the inverting amplifier circuit. An amplifying device characterized in that the power is supplied to an output end of a circuit.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61003001A JPS62161204A (en) | 1986-01-10 | 1986-01-10 | Amplifier |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61003001A JPS62161204A (en) | 1986-01-10 | 1986-01-10 | Amplifier |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS62161204A true JPS62161204A (en) | 1987-07-17 |
Family
ID=11545126
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61003001A Pending JPS62161204A (en) | 1986-01-10 | 1986-01-10 | Amplifier |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62161204A (en) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0226113A (en) * | 1988-07-14 | 1990-01-29 | Rohm Co Ltd | Gain variable amplifier |
| JPH0227808A (en) * | 1988-07-16 | 1990-01-30 | Rohm Co Ltd | Gain variable amplifier |
| US6111463A (en) * | 1996-02-29 | 2000-08-29 | Nec Corporation | Operational transconductance amplifier and multiplier |
| JP2003110373A (en) * | 2001-09-28 | 2003-04-11 | Seiko Instruments Inc | Amplifier circuit |
-
1986
- 1986-01-10 JP JP61003001A patent/JPS62161204A/en active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0226113A (en) * | 1988-07-14 | 1990-01-29 | Rohm Co Ltd | Gain variable amplifier |
| JPH0227808A (en) * | 1988-07-16 | 1990-01-30 | Rohm Co Ltd | Gain variable amplifier |
| US6111463A (en) * | 1996-02-29 | 2000-08-29 | Nec Corporation | Operational transconductance amplifier and multiplier |
| JP2003110373A (en) * | 2001-09-28 | 2003-04-11 | Seiko Instruments Inc | Amplifier circuit |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4586000A (en) | Transformerless current balanced amplifier | |
| US4172238A (en) | Differential amplifiers | |
| JPH10150330A (en) | Dc offset cancellation circuit and differential amplifier circuit using the same | |
| US4451800A (en) | Input bias adjustment circuit for amplifier | |
| US4425551A (en) | Differential amplifier stage having bias compensating means | |
| JP3404209B2 (en) | Transimpedance amplifier circuit | |
| JPS62161204A (en) | Amplifier | |
| US4290026A (en) | Power amplifier whose bias voltage changes depending on power supply voltage | |
| US5357188A (en) | Current mirror circuit operable with a low power supply voltage | |
| US4017749A (en) | Transistor circuit including source voltage ripple removal | |
| US4167708A (en) | Transistor amplifier | |
| JPH01305706A (en) | Linear wide band differential amplifier and method for linearizing it | |
| US4524330A (en) | Bipolar circuit for amplifying differential signal | |
| JPH0527282B2 (en) | ||
| US4714897A (en) | Monolithically integratable signal amplifier stage with high output dynamics | |
| US4047118A (en) | Transistor amplifier circuit | |
| JP2933443B2 (en) | Positive and negative waveform separation circuit | |
| JP2926591B2 (en) | Differential transistor circuit | |
| JPH0113453Y2 (en) | ||
| JPH06169225A (en) | Voltage current conversion circuit | |
| JP2853485B2 (en) | Voltage-current converter | |
| JP2902277B2 (en) | Emitter follower output current limiting circuit | |
| JP2532900Y2 (en) | Limiter circuit | |
| JPS6333367Y2 (en) | ||
| JPH0152927B2 (en) |