JP2933443B2 - Positive and negative waveform separation circuit - Google Patents

Positive and negative waveform separation circuit

Info

Publication number
JP2933443B2
JP2933443B2 JP15017592A JP15017592A JP2933443B2 JP 2933443 B2 JP2933443 B2 JP 2933443B2 JP 15017592 A JP15017592 A JP 15017592A JP 15017592 A JP15017592 A JP 15017592A JP 2933443 B2 JP2933443 B2 JP 2933443B2
Authority
JP
Japan
Prior art keywords
input
amplifier
output
current mirror
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP15017592A
Other languages
Japanese (ja)
Other versions
JPH05343920A (en
Inventor
匡暢 篠田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NIPPON DENKI AISHII MAIKON SHISUTEMU KK
Original Assignee
NIPPON DENKI AISHII MAIKON SHISUTEMU KK
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NIPPON DENKI AISHII MAIKON SHISUTEMU KK filed Critical NIPPON DENKI AISHII MAIKON SHISUTEMU KK
Priority to JP15017592A priority Critical patent/JP2933443B2/en
Publication of JPH05343920A publication Critical patent/JPH05343920A/en
Application granted granted Critical
Publication of JP2933443B2 publication Critical patent/JP2933443B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【産業上の利用分野】本発明は正負波形分離回路に関
し、特に入力信号に忠実に、正の波形,負の波形を取出
す必要のある検波回路に用いられる正負波形分離回路に
関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a positive / negative waveform separating circuit, and more particularly to a positive / negative waveform separating circuit used in a detecting circuit which needs to extract a positive waveform and a negative waveform faithfully to an input signal.

【0002】[0002]

【従来の技術】従来の正負波形分離回路は、図3に示す
ように、入力端1より抵抗13を介して反転・非反転入
力を有する増幅器5の反転入力に入力信号を入れ、増幅
器5の出力よりNPNトランジスタ6とPNPトランジ
スタ7とのベースに接続し、このNPNトランジスタ6
とPNPトランジスタ7とのそれぞれのエミッタを増幅
器5の反転入力に接続する。増幅器5の非反転入力は、
抵抗15を介して、バイアス電源16に接続する。前記
NPNトランジスタ6とPNPトランジスタ7との各コ
レクタは、第1,第2のカレントミラー回路8,9の入
力に接続し、第2のカレントミラー回路9の出力より、
第3のカレントミラー回路10の入力に接続し、第1の
カレントミラー回路8と第3のカレントミラー回路10
の各出力を出力端2,3を有している。
2. Description of the Related Art A conventional positive / negative waveform separating circuit, as shown in FIG. 3, inputs an input signal to an inverting input of an amplifier 5 having an inverting / non-inverting input from an input terminal 1 via a resistor 13, and The output is connected to the bases of an NPN transistor 6 and a PNP transistor 7, and this NPN transistor 6
And the respective emitters of the PNP transistor 7 are connected to the inverting input of the amplifier 5. The non-inverting input of the amplifier 5 is
Connected to a bias power supply 16 via a resistor 15. The collectors of the NPN transistor 6 and the PNP transistor 7 are connected to the inputs of the first and second current mirror circuits 8 and 9, respectively.
Connected to the input of the third current mirror circuit 10, the first current mirror circuit 8 and the third current mirror circuit 10
Output terminals 2 and 3.

【0003】前記構成にて、図4に示すように入力端1
より入力された入力信号は、抵抗13により電流信号に
変換され、負の波形の時、NPNトランジスタ6がON
し、エミッタより抵抗13を介して、入力端1に電流信
号が流れ込む。
In the above configuration, as shown in FIG.
The input signal is converted into a current signal by the resistor 13, and when the signal has a negative waveform, the NPN transistor 6 is turned on.
Then, a current signal flows into the input terminal 1 from the emitter via the resistor 13.

【0004】又、正の波形の時、PNPトランジスタ7
がONし、入力端1より抵抗13を介して、PNPトラ
ンジスタ7のエミッタに流れ込む。
When the waveform is positive, the PNP transistor 7
Is turned on, and flows into the emitter of the PNP transistor 7 from the input terminal 1 via the resistor 13.

【0005】NPNトランジスタ6がONした時、コレ
クタより第1のカレントミラー回路8を介して、出力端
3に入力信号の負の波形の電流信号が出力(流れ出す)
される。
When the NPN transistor 6 is turned on, a current signal having a negative waveform of the input signal is output (flows) from the collector to the output terminal 3 via the first current mirror circuit 8.
Is done.

【0006】又、PNPトランジスタ7がONした時、
コレクタより第2,第3のカレントミラー回路9,10
を介して、出力端2に入力信号の正の波形の電流信号が
出力(流れ出す)される。第3のカレントミラー回路1
0は、出力端2より出力する電流信号と流れ出す方向に
する為、付加した回路である。
When the PNP transistor 7 is turned on,
Second and third current mirror circuits 9, 10 from the collector
, A current signal having a positive waveform of the input signal is output (flows out) to the output terminal 2. Third current mirror circuit 1
Numeral 0 is a circuit added to make the current signal output from the output terminal 2 flow out.

【0007】[0007]

【発明が解決しようとする課題】このような従来の正負
波形分離回路では、回路構成が第1,第2,第3のカレ
ントミラー回路を介して出力している為、カレントミラ
ー回路を構成するNPN(又PNP)トランジスタ6,
7のhFE値や、このhFE対Ic特性やhoe値等に
より、カレントミラー回路で入力された信号が出力され
た時、歪や出力オフセット等の諸問題点が発生し、忠実
な正負の波形分離がなされていなかった。
In such a conventional positive / negative waveform separating circuit, the current mirror circuit is formed because the circuit configuration is output via the first, second, and third current mirror circuits. NPN (also PNP) transistor 6,
7, the hFE vs. Ic characteristic, the hoe value, and the like, when the signal input by the current mirror circuit is output, various problems such as distortion and output offset occur, and faithful positive / negative waveform separation is performed. Was not done.

【0008】本発明の目的は、前記問題点を解決し、忠
実に正負の波形分離がなされるようにした正負波形分離
回路を提供することにある。
SUMMARY OF THE INVENTION An object of the present invention is to provide a positive / negative waveform separating circuit which solves the above-mentioned problem and faithfully separates positive and negative waveforms.

【0009】[0009]

【課題を解決するための手段】本発明の正負波形分離回
路は、入力信号を第1の抵抗を介してその非反転入力に
受け、基準電圧を反転入力に受ける第1の増幅器と、前
記第1の増幅器の出力を第2の抵抗を介してその反転入
力に受け、基準電圧を非反転入力に受ける第2の増幅器
と、前記入力信号が前記基準電圧より大きい信号の時に
対応して応答する第1のカレントミラー回路と、前記入
力信号が前記基準電圧より小さい信号の時に対応して応
答する第2のカレントミラー回路と、前記第2の増幅器
の出力をそのベースに受けて前記第1のカレントミラー
回路の入力電流を生成するNPNトランジスタと、前記
第2の増幅器の出力をそのベースに受け、前記NPNト
ランジスタのエミッタをそのエミッタに接続し、この接
続点を前記第2の増幅器の反転入力に接続し、前記第2
のカレントミラー回路の入力電流を生成するPNPトラ
ンジスタとを備え、前記NPNトランジスタおよび前記
PNPトランジスタの製造時の条件に起因する前記NP
Nトランジスタの特性および前記PNPトランジスタの
特性のそれぞれの変動を抑えるよう、前記第1のカレン
トミラー回路の出力および前記第2のカレントミラー回
路の出力をそれぞれ接続し、この接続点を第3の抵抗を
介して前記第1の増幅器の非反転入力に帰還して接続す
る構成である。
According to the present invention, there is provided a positive / negative waveform separating circuit for inputting an input signal to a non-inverting input thereof through a first resistor.
A first amplifier for receiving a reference voltage at its inverting input;
The output of the first amplifier is inverted via a second resistor.
A second amplifier receiving the reference voltage at its non-inverting input
And when the input signal is a signal larger than the reference voltage.
A first current mirror circuit responsively responsive;
Responds when the force signal is smaller than the reference voltage.
A second current mirror circuit, and the second amplifier
The first current mirror receives the output of
An NPN transistor for generating an input current of the circuit;
The output of the second amplifier is received at its base and the NPN
Connect the emitter of the transistor to its emitter and
Connecting a connection point to the inverting input of the second amplifier;
PNP generator that generates the input current of the current mirror circuit
An NPN transistor and the NPN transistor.
The NP caused by the conditions at the time of manufacturing the PNP transistor
Characteristics of the N transistor and the characteristics of the PNP transistor
In order to suppress each variation in the characteristics, the first calendar
The output of the trimmer circuit and the second current mirror circuit
The outputs of the circuit are connected to each other, and this connection point is connected to a third resistor.
To the non-inverting input of the first amplifier via
Configuration.

【0010】[0010]

【0011】[0011]

【実施例】図1は本発明の一実施例の正負波形分離回路
を示すブロック図である。
FIG. 1 is a block diagram showing a positive / negative waveform separating circuit according to one embodiment of the present invention.

【0012】図1において、本発明の一実施例の正負波
形分離回路は、入力信号を入力端1より抵抗11を介し
て、増幅器4の非反転(+)入力に入力し、前記増幅器
4の出力より抵抗13を介して、増幅器5の反転入力
(−)に接続し、前記増幅器5の出力をNPNトランジ
スタ6とPNPトランジスタ7の各ベースに接続し、前
記NPNトランジスタ6とPNPトランジスタ7の各エ
ミッタを増幅器5の反転入力に接続し、NPNトランジ
スタ6とPNPトランジスタ7の各コレクタをカレント
ミラー回路8,9の各入力におのおの接続し、カレント
ミラー回路8,9の第1の出力同士を接続し、その接続
点20を(又は抵抗12を介して)増幅器4の非反転入
力に接続し、増幅器4の反転入力と増幅器5の非反転入
力にバイアス源16よりそれぞれの抵抗14,15を介
して接続する。
In FIG. 1, a positive / negative waveform separating circuit according to one embodiment of the present invention inputs an input signal from an input terminal 1 to a non-inverting (+) input of an amplifier 4 via a resistor 11, and The output is connected to the inverting input (−) of the amplifier 5 via the resistor 13, the output of the amplifier 5 is connected to each base of the NPN transistor 6 and the PNP transistor 7, and each of the NPN transistor 6 and the PNP transistor 7 is connected. The emitter is connected to the inverting input of the amplifier 5, the collectors of the NPN transistor 6 and the PNP transistor 7 are connected to the respective inputs of the current mirror circuits 8, 9, and the first outputs of the current mirror circuits 8, 9 are connected. Then, the connection point 20 is connected to the non-inverting input of the amplifier 4 (or via the resistor 12), and the bias source 16 is connected to the inverting input of the amplifier 4 and the non-inverting input of the amplifier 5. Connected through a resistor 14 and 15 Risorezore.

【0013】カレントミラー回路9の第2の出力より、
カレントミラー回路10を介して、出力端2に出力す
る。又、カレントミラー回路8の第2の出力は出力端3
より出力する。
From the second output of the current mirror circuit 9,
The signal is output to the output terminal 2 via the current mirror circuit 10. The second output of the current mirror circuit 8 is the output terminal 3
Output more.

【0014】このように、本実施例の正負波形分離回路
は、従来の正負波形分離回路の入力に、正負波形分離後
の正の波形と負の波形とを合成した信号を負帰還する増
幅器を備えている。
As described above, the positive / negative waveform separating circuit of the present embodiment includes an amplifier for negatively feeding back a signal obtained by combining the positive and negative waveforms separated positive and negative waveforms to the input of the conventional positive / negative waveform separating circuit. Have.

【0015】次に本構成の動作について説明する。入力
端1より入力した入力信号(図4の入力端1の波形)
は、正の波形(斜線)の時、抵抗11,12を介してカ
レントミラー回路9の第1の出力に、正の電流信号(節
点20の波形)として流入する。この波形の信号を
(A)とする。その時、増幅器4の出力は、バイアス源
16の電位より正(入力信号と同相)に振れ、抵抗13
を介してPNPトランジスタ7のエミッタに正の電流信
号(B)として流入し、コレクタよりカレントミラー回
路9を介して、第1の出力より抵抗11,12を介して
きた、正の波形の電流信号(A)を引く。又、入力信号
が負の波形の時、抵抗11,12を介してカレントミラ
ー回路8の第1の出力より負の電流信号(C)として流
出する。その時、増幅器4の出力は、バイアス源16の
電位より負に振れ、抵抗13を介してNPNトランジス
タ6のエミッタより負の電流信号(D)として流出し、
コレクタよりカレントミラー回路8を介して、第1の出
力より正の電流信号と同様に抵抗11,12を介してい
く。負の波形の電流信号(C)を流出する。この2つの
増幅器より2つの負帰還回路を構成する。カレントミラ
ー回路9の第2の出力より、カレントミラー回路10を
介して、出力端2に正の波形の電流信号(図4の出力端
2の波形)を流出する。又、カレントミラー回路8の第
2の出力より、出力端3に負の波形の電流信号(出力端
3の波形:(C))を流出する。カレントミラー回路
8,9,10の入出力の比が同一であり、抵抗11,1
3が同一値の時、正の電流信号(A),(B)が同一値
となり、同様に負の電流信号(C),(D)も同一値と
なる。
Next, the operation of this configuration will be described. Input signal input from input terminal 1 (waveform at input terminal 1 in FIG. 4)
Has a positive waveform (oblique line), flows into the first output of the current mirror circuit 9 via the resistors 11 and 12 as a positive current signal (waveform at the node 20). This waveform signal is referred to as (A). At this time, the output of the amplifier 4 swings more positively (in phase with the input signal) than the potential of the bias source 16 and the resistance 13
, Flows into the emitter of the PNP transistor 7 as a positive current signal (B), flows from the collector via the current mirror circuit 9, and from the first output via the resistors 11 and 12, and has a positive waveform. (A) is subtracted. When the input signal has a negative waveform, it flows out as a negative current signal (C) from the first output of the current mirror circuit 8 via the resistors 11 and 12. At that time, the output of the amplifier 4 swings more negatively than the potential of the bias source 16 and flows out as a negative current signal (D) from the emitter of the NPN transistor 6 via the resistor 13.
The current flows from the collector via the current mirror circuit 8 and the resistors 11 and 12 from the first output similarly to the positive current signal. The current signal (C) having a negative waveform flows out. These two amplifiers constitute two negative feedback circuits. A current signal having a positive waveform (the waveform at the output terminal 2 in FIG. 4) flows out of the second output of the current mirror circuit 9 to the output terminal 2 via the current mirror circuit 10. Further, a current signal having a negative waveform (a waveform at the output terminal 3: (C)) flows out from the second output of the current mirror circuit 8 to the output terminal 3. The current mirror circuits 8, 9, 10 have the same input / output ratio,
When 3 has the same value, the positive current signals (A) and (B) have the same value, and the negative current signals (C) and (D) also have the same value.

【0016】抵抗12は、カレントミラー回路8,9の
構成するNPN(又はPNP)トランジスタのhoe値
(アーリー効果)により影響を改善を図る場合に、出力
端2,3につながる負荷と同値とする。
The resistor 12 has the same value as the load connected to the output terminals 2 and 3 when the effect is improved by the hoe value (Early effect) of the NPN (or PNP) transistors included in the current mirror circuits 8 and 9. .

【0017】抵抗14,15は、増幅器4,5の入力オ
フセットをなくす為に挿入する。
The resistors 14 and 15 are inserted to eliminate the input offset of the amplifiers 4 and 5.

【0018】図2は本発明の他の実施例のブロック図で
ある。図2において、本実施例は、図1の増幅器4で構
成した電流負帰還を、電圧負帰還構成に変えた場合の実
施例である。
FIG. 2 is a block diagram of another embodiment of the present invention. In FIG. 2, this embodiment is an embodiment in which the current negative feedback configured by the amplifier 4 of FIG. 1 is changed to a voltage negative feedback configuration.

【0019】即ち、入力端1は増幅器4の反転入力又は
入力オフセット改善の為、抵抗14を介して反転入力に
接続し、非反転入力はカレントミラー回路8,9の第2
の出力に接続し、その接続点21より抵抗(負荷抵抗)
12の一端を接続する。この抵抗12の他端は、バイア
ス源16に接続する。この他の構成部分は、図1と同様
である。
That is, the input terminal 1 is connected to the inverting input of the amplifier 4 or the inverting input via the resistor 14 in order to improve the input offset.
And the resistance (load resistance) from the connection point 21
12 is connected. The other end of the resistor 12 is connected to a bias source 16. Other components are the same as those in FIG.

【0020】接続点21の波形は図に示す通りである。
本実施例の動作は、前記一実施例と同様であるので、省
略する。
The waveform at the connection point 21 is as shown in the figure.
The operation of the present embodiment is the same as that of the above-described embodiment, and will not be described.

【0021】[0021]

【発明の効果】以上説明したように、本発明は、正負波
形の分離後の信号を合成して、増幅器に電流又は電圧負
帰還を行うので、第1,第2のカレントミラー回路で発
生する歪,出力オフセットが、増幅器の1/利得に圧縮
され、その為入力信号に忠実な正負の波形が二つの出力
端より得られるという効果がある。
As described above, according to the present invention, the signals after the separation of the positive and negative waveforms are synthesized and the current or the voltage is negatively fed back to the amplifier, so that the signals are generated in the first and second current mirror circuits. The distortion and output offset are compressed to 1 / gain of the amplifier, so that positive and negative waveforms faithful to the input signal can be obtained from the two output terminals.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の第1の実施例の正負波形分離回路を示
すブロック図である。
FIG. 1 is a block diagram showing a positive / negative waveform separation circuit according to a first embodiment of the present invention.

【図2】本発明の第2の実施例の正負波形分離回路を示
すブロック図である。
FIG. 2 is a block diagram showing a positive / negative waveform separation circuit according to a second embodiment of the present invention.

【図3】従来使用されている正負波形分離回路を示すブ
ロック図である。
FIG. 3 is a block diagram showing a conventionally used positive / negative waveform separation circuit.

【図4】図1乃至図3の各部の動作波形を示す波形図で
ある。
FIG. 4 is a waveform chart showing operation waveforms of respective units in FIGS. 1 to 3;

【符号の説明】[Explanation of symbols]

1 入力端 2,3 出力端 4,5 増幅器 6 NPNトランジスタ 7 PNPトランジスタ 8,9,10 カレントミラー回路 11,12,13,14,15 抵抗 16 バイアス源 Reference Signs List 1 input terminal 2, 3 output terminal 4, 5 amplifier 6 NPN transistor 7 PNP transistor 8, 9, 10 current mirror circuit 11, 12, 13, 14, 15 resistor 16 bias source

Claims (1)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】 入力信号を第1の抵抗を介してその非反
転入力に受け、基準電圧を反転入力に受ける第1の増幅
器と、前記第1の増幅器の出力を第2の抵抗を介してそ
の反転入力に受け、基準電圧を非反転入力に受ける第2
の増幅器と、前記入力信号が前記基準電圧より大きい信
号の時に対応して応答する第1のカレントミラー回路
と、前記入力信号が前記基準電圧より小さい信号の時に
対応して応答する第2のカレントミラー回路と、前記第
2の増幅器の出力をそのベースに受けて前記第1のカレ
ントミラー回路の入力電流を生成するNPNトランジス
タと、前記第2の増幅器の出力をそのベースに受け、前
記NPNトランジスタのエミッタをそのエミッタに接続
し、この接続点を前記第2の増幅器の反転入力に接続
し、前記第2のカレントミラー回路の入力電流を生成す
るPNPトランジスタとを備え、前記NPNトランジス
タおよび前記PNPトランジスタの製造時の条件に起因
する前記NPNトランジスタの特性および前記PNPト
ランジスタの特性のそれぞれの変動を抑えるよう、前記
第1のカレントミラー回路の出力および前記第2のカレ
ントミラー回路の出力をそれぞれ接続し、この接続点を
第3の抵抗を介して前記第1の増幅器の非反転入力に帰
還して接続することを特徴とする正負波形分離回路。
An input signal is supplied to a non- inverting signal through a first resistor.
A first amplifier receiving an inverted input and receiving a reference voltage at an inverted input
And the output of the first amplifier through a second resistor.
The second receiving the reference voltage on the non-inverting input and receiving the reference voltage on the non-inverting input
And a signal whose input signal is larger than the reference voltage.
Current mirror circuit responding in response to a signal
And when the input signal is a signal smaller than the reference voltage.
A second current mirror circuit responsively responsive to said second current mirror circuit;
The first amplifier receives the output of the second amplifier at its base.
NPN Transistor that Generates the Input Current of the Transistor Mirror Circuit
And the output of the second amplifier is received at its base.
Connect the emitter of the NPN transistor to its emitter
And connects this connection point to the inverting input of the second amplifier.
And generates an input current of the second current mirror circuit.
A PNP transistor, and the NPN transistor
And manufacturing conditions of the PNP transistor
Characteristics of the NPN transistor and the PNP transistor
In order to suppress each fluctuation of transistor characteristics,
The output of the first current mirror circuit and the second current mirror
Connected to the output of each
A third resistor is connected to the non-inverting input of the first amplifier.
A positive / negative waveform separation circuit characterized by connecting back and forth.
JP15017592A 1992-06-10 1992-06-10 Positive and negative waveform separation circuit Expired - Fee Related JP2933443B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP15017592A JP2933443B2 (en) 1992-06-10 1992-06-10 Positive and negative waveform separation circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP15017592A JP2933443B2 (en) 1992-06-10 1992-06-10 Positive and negative waveform separation circuit

Publications (2)

Publication Number Publication Date
JPH05343920A JPH05343920A (en) 1993-12-24
JP2933443B2 true JP2933443B2 (en) 1999-08-16

Family

ID=15491145

Family Applications (1)

Application Number Title Priority Date Filing Date
JP15017592A Expired - Fee Related JP2933443B2 (en) 1992-06-10 1992-06-10 Positive and negative waveform separation circuit

Country Status (1)

Country Link
JP (1) JP2933443B2 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63254669A (en) * 1987-04-10 1988-10-21 Toray Ind Inc Electrode substrate for fuel cell
KR100425509B1 (en) * 2001-06-21 2004-03-30 정해옥 Automatic Voltage Regulator

Also Published As

Publication number Publication date
JPH05343920A (en) 1993-12-24

Similar Documents

Publication Publication Date Title
US4442400A (en) Voltage-to-current converting circuit
JP2559392B2 (en) Bridge amplifier
JPH0476524B2 (en)
US4232273A (en) PNP Output short circuit protection
JP2933443B2 (en) Positive and negative waveform separation circuit
JPH0770935B2 (en) Differential current amplifier circuit
JPH02254805A (en) Amplifier device fitted with saturation detector
US5014019A (en) Amplifier circuit operable at low power source voltage
JPS59181807A (en) Transistor amplifier
JP2607970B2 (en) Offset cancellation circuit
JP3107590B2 (en) Current polarity conversion circuit
JPS62161204A (en) Amplifier
JP3547895B2 (en) Constant current generation circuit
JP2926591B2 (en) Differential transistor circuit
JPS5816366B2 (en) level shift warmer
JP3406468B2 (en) Constant voltage generator
JP2665833B2 (en) Limiter circuit
JPH0139014Y2 (en)
JPS6157111A (en) Comparator
JP2653437B2 (en) Voltage / current conversion circuit
JPH07336161A (en) Differential amplifier
JPS6034284B2 (en) amplifier circuit
JPH104683A (en) Full-wave rectifier
JPS6117412B2 (en)
JPH0680997B2 (en) Multiplication circuit

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 19990427

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees