JPS6034284B2 - amplifier circuit - Google Patents

amplifier circuit

Info

Publication number
JPS6034284B2
JPS6034284B2 JP50136906A JP13690675A JPS6034284B2 JP S6034284 B2 JPS6034284 B2 JP S6034284B2 JP 50136906 A JP50136906 A JP 50136906A JP 13690675 A JP13690675 A JP 13690675A JP S6034284 B2 JPS6034284 B2 JP S6034284B2
Authority
JP
Japan
Prior art keywords
transistor
transistors
resistor
amplifier circuit
base
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP50136906A
Other languages
Japanese (ja)
Other versions
JPS5261459A (en
Inventor
守 関谷
信行 坂部
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shin Shirasuna Electric Corp
Original Assignee
Shin Shirasuna Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shin Shirasuna Electric Corp filed Critical Shin Shirasuna Electric Corp
Priority to JP50136906A priority Critical patent/JPS6034284B2/en
Priority to DE2651482A priority patent/DE2651482C3/en
Priority to US05/740,979 priority patent/US4072907A/en
Priority to GB47231/76A priority patent/GB1561546A/en
Publication of JPS5261459A publication Critical patent/JPS5261459A/en
Publication of JPS6034284B2 publication Critical patent/JPS6034284B2/en
Expired legal-status Critical Current

Links

Landscapes

  • Amplifiers (AREA)

Description

【発明の詳細な説明】 本発明は差動増幅回路を有する2電源回路構成の増幅回
路に関するものである。
DETAILED DESCRIPTION OF THE INVENTION The present invention relates to an amplifier circuit having a two-power supply circuit configuration and having a differential amplifier circuit.

従来、差動増幅回路を有する増幅回路は種々提案され実
用に供されているが、従釆のこの種増幅回路においては
、差動増幅回路を構成するトランジスタに接続された後
続増幅段用駆動トランジスタのベースバイアス電圧が電
源投入時にアンバランス状態となり、それがため、それ
らのトランジスタが導通せしめられる時点にずれが生じ
、電源投入直後に一方のトランジスタが他方のトランジ
スタよりも先に導通せしめられると、その先に導通せし
められたトランジスタによって急峻な立上りの電圧が生
ぜしめられ、それによりショックノイズまたはポップノ
イズが生ぜしめられることになるという問題があった。
Conventionally, various amplifier circuits having differential amplifier circuits have been proposed and put into practical use. If the base bias voltages of the transistors become unbalanced at power-on, which causes a shift in the time at which their transistors are turned on, causing one transistor to conduct before the other immediately after power-on, There is a problem in that the transistor that is turned on ahead of it generates a voltage with a steep rise, which causes shock noise or pop noise.

従って、このようなノイズの発生を防止するためには、
それらのトランジスタのベースバイアス電圧を電源投入
時に同一にしくバランスさせ)、それによってそれらの
トランジスタを電源投入直後に同時に導通せしめるよう
にする必要がある。従って、本発明はそのようなアンバ
ランスの発生を効果的に防止するための方策を講じた新
規な増幅回路を提供することを目的とするものである。
Therefore, in order to prevent the occurrence of such noise,
It is necessary to balance the base bias voltages of these transistors to be the same at power-up) so that they are simultaneously conductive immediately after power-up. Therefore, it is an object of the present invention to provide a novel amplifier circuit that takes measures to effectively prevent the occurrence of such imbalance.

以下図面を参照して本発明の実施例について説明しよう
Embodiments of the present invention will be described below with reference to the drawings.

図面において、T,およびLはそれぞれ入力端子および
出力端子であり、(十)および(一)はそれぞれ電源の
(十)端子および(一)端子である。1は第1のトラン
ジスタQ,、第2のトランジスタQ2および第3のトラ
ンジスタQ3で構成された差動増幅回路であり、第1の
トランジスタQ,と第2のトランジスタQ2とはそれら
のェミッ夕を互いに接続され、そのェミツタの接続点に
第3のトランジスタQのコレクタが接続されている。
In the drawings, T and L are the input terminal and output terminal, respectively, and (10) and (1) are the (10) and (1) terminals of the power supply, respectively. 1 is a differential amplifier circuit composed of a first transistor Q, a second transistor Q2, and a third transistor Q3, and the first transistor Q and the second transistor Q2 have their emitters connected to each other. They are connected to each other, and the collector of the third transistor Q is connected to the connection point of their emitters.

第1のトランジスタQ,のコレクタには第4のトランジ
スタQ4のベースが接続され、第3のトランジスタQ3
のェミッタには第5のトランジスタQ5のベースが接続
されている。これらの第4および第5のトランジスタQ
4およびQ5は、例えば第6および第7のトランジスタ
QおよびQ7で構成された電力増幅回路のためのドライ
バーとして作用するようになされたものであり、冒頭に
おいて述べたように従来の回路構成によればこれらのド
ライバートランジスタのベースバイアスが電源投入時に
不平衡となってノイズ発生の原因の1つとなっていたも
のである。第4のトランジスタQのェミッタは電源の(
十)端子に接続され、第5のトランジスタQのェミッタ
は電源の(一)端子に接続され、さらにそれらの第4お
よび第5のトランジスタのコレク外ま抵抗R5およびR
6を通じて互いに鞍競され、かつ第4のトランジスタQ
4のコレクタは第6のトランジスタQ6のベースに、第
5のトランジスタQ5のコレクタは第7のトランジスタ
Q7のベースにそれぞれ接続されている。第6および第
7のトランジスタQ6およびQ7はそれらのェミッタを
互いに接続されかつコレクタをそれぞれ電源の(十)端
子および(一)端子に接続されている。入力端子T,は
第1のトランジスタQ,のベースに接続されている。ま
た、第2のトランジスタQ2のベースは抵抗R8とコン
デンサC2の直列回路を介して鞍地されているとともに
、抵抗R7を介して第6および第7のトランジスタQお
よびQ7のェミッタの接続点に接続され、その接続点か
ら出力端子Lが導出されている。第2のトランジスタQ
2のコレクタは順万向に配置されたダイオード○,を介
して、第1のトランジスタQ,のコレクタは抵抗R,と
そのダイオードD.を介してそれぞれ電源の(十)端子
に接続されている。
The base of the fourth transistor Q4 is connected to the collector of the first transistor Q, and the base of the fourth transistor Q3 is connected to the collector of the first transistor Q.
The base of the fifth transistor Q5 is connected to the emitter of the transistor Q5. These fourth and fifth transistors Q
4 and Q5 are designed to act as drivers for a power amplification circuit constituted by, for example, the sixth and seventh transistors Q and Q7, and as mentioned at the beginning, they are configured according to the conventional circuit configuration. For example, the base bias of these driver transistors becomes unbalanced when the power is turned on, which is one of the causes of noise generation. The emitter of the fourth transistor Q is connected to the power source (
(10) terminal, the emitter of the fifth transistor Q is connected to the (1) terminal of the power supply, and resistors R5 and R are connected to the outer collectors of the fourth and fifth transistors.
6 and the fourth transistor Q
The collector of No. 4 is connected to the base of the sixth transistor Q6, and the collector of the fifth transistor Q5 is connected to the base of the seventh transistor Q7. The sixth and seventh transistors Q6 and Q7 have their emitters connected to each other and their collectors connected to the (10) and (1) terminals of the power supply, respectively. The input terminal T, is connected to the base of the first transistor Q,. Further, the base of the second transistor Q2 is grounded through a series circuit of a resistor R8 and a capacitor C2, and is connected to the emitter connection point of the sixth and seventh transistors Q and Q7 through a resistor R7. The output terminal L is derived from the connection point. second transistor Q
The collector of the first transistor Q is connected to a resistor R and its diode D. are connected to the (10) terminals of the power supply, respectively.

さらに、第3のトランジスタQのェミッタは抵抗R2と
順方向に配置されたダイオードD2との直列回路を介し
て電源の(一)端子に接続されている。第3のトランジ
スタQ3のベースは抵抗R3を介して接地されていると
ともに、順方向に配置されたダイオードD3とコンデン
サC,および抵抗R4の並列回路とを介して電源の(一
)端子に接続されている。次に、上述した本発明の実施
例による増幅回路の動作について説明しよう。
Further, the emitter of the third transistor Q is connected to the (1) terminal of the power supply through a series circuit of a resistor R2 and a diode D2 arranged in the forward direction. The base of the third transistor Q3 is grounded via a resistor R3, and is connected to the (1) terminal of the power supply via a parallel circuit of a diode D3, a capacitor C, and a resistor R4 arranged in the forward direction. ing. Next, the operation of the amplifier circuit according to the embodiment of the present invention described above will be explained.

入力端子T,に到来した信号は、差動増幅回路1で増幅
され、その増幅された信号が第1のトランジスタQ,の
コレクタから第4のトランジスタQ4のベースに送られ
る。この場合、第5のトランジスタQ5は第4のトラン
ジスタQに対して負荷抵抗として作用している。第4の
トランジスタQ4の出力は第6および第7のトランジス
タQおよびQ7のベースに与えられ、それによってそれ
らの第6および第7のトランジス外まプッシュプル動作
をなさしめられ、かくして第4のトランジスタQからの
信号が電力増幅されて出力端子Lから取り出される。上
誌の動作において、電源からの電流がダイオードD,を
通じて第1および第2のトランジスタQ,およびQ2の
コレクタ・ェミッタ間に実質的に等しい割合で流れる。
A signal arriving at the input terminal T is amplified by the differential amplifier circuit 1, and the amplified signal is sent from the collector of the first transistor Q to the base of the fourth transistor Q4. In this case, the fifth transistor Q5 acts as a load resistance for the fourth transistor Q. The output of the fourth transistor Q4 is applied to the bases of the sixth and seventh transistors Q and Q7, thereby causing a push-pull operation across those sixth and seventh transistors, thus The signal from Q is power amplified and taken out from output terminal L. In the operation described above, current from the power supply flows through the diode D, between the collectors and emitters of the first and second transistors Q and Q2 at substantially equal rates.

この場合、第1のトランジスタQ.および第2のトラン
ジスタQ2にそれぞれ流れる電流の和の大きさは第3の
トランジスタ偽によって定められる。上述した回路構成
においては、通常、第4のトランジスタQ4と第5のト
ランジスタQとは極性を異にするのみで、動作特性の等
しいものが用いられ、第5のトランジスタQ5は抵抗R
5およびR6に一定の電流を流すための定電流源として
作用するようになされている。ところで、第4のトラン
ジスタQ4のベースに対する直流バイアス電圧はダイオ
ードD,と抵抗R,とによって与えられている。いま、
第1のトランジスタQ,に流れる電流をi,とし、第2
のトランジスタQ2に流れる電流をi2とすると、ダイ
オードD,の両端には(i,十i2)×(ダイオードD
,の内部抵抗)に等しい電圧v,が生じ、抵抗R,の両
端にはR,×i.に等しい電圧v2が生じているので、
第4のトランジスタQ4のベースバイアス電圧はv,十
v2となる。次に第5のトランジスタQ5について考え
ると、抵抗K2とダイオードD2との直列回路には電流
i,十i2が流れる。ダイオードD,とダイオードD2
とを同一のものとすると、それらの端子電圧は等しくな
り、この場合、抵抗R2の端子電圧は(i.十i2)×
R2であるから、抵抗R2の値を抵抗R,の値の1/2
に選ぶことにより、抵抗R2の端子電圧を抵抗R,のそ
れに常に等しくすることができる。かくして、第4のト
ランジスタQ4のベース電圧と第5のトランジスタQ5
のベース電圧とを電源投入時においても常時等しい大き
さに維持することができ、以て冒頭において述べたよう
なアンバランスの発生を効果的に防止することができる
のである。以上の説明から理解されるように、本発明に
よれば、非常に簡潔な構成によって、差動増幅回路を含
む増幅回路において従来不可避的に遭遇していた冒頭に
述べたようなアンバランスの問題を一挙に解決すること
ができるという優れた作用効果を奏することができる。
In this case, the first transistor Q. The magnitude of the sum of the currents flowing through the second transistor Q2 and the third transistor Q2 is determined by the third transistor Q2. In the above-mentioned circuit configuration, the fourth transistor Q4 and the fifth transistor Q are usually used which have the same operating characteristics with only different polarities, and the fifth transistor Q5 is connected to the resistor R.
5 and R6 to act as a constant current source for flowing a constant current. Incidentally, a DC bias voltage to the base of the fourth transistor Q4 is provided by a diode D and a resistor R. now,
Let i be the current flowing through the first transistor Q, and
If the current flowing through transistor Q2 is i2, then (i, + i2) x (diode D
, a voltage v, equal to the internal resistance of , is generated across the resistor R, R,×i. Since a voltage v2 equal to is generated,
The base bias voltage of the fourth transistor Q4 is v, 10v2. Next, considering the fifth transistor Q5, currents i and i2 flow through the series circuit of the resistor K2 and the diode D2. Diode D, and diode D2
If they are the same, their terminal voltages will be equal, and in this case, the terminal voltage of resistor R2 will be (i. i2) x
Since R2, the value of resistor R2 is 1/2 of the value of resistor R.
By selecting R, the terminal voltage of resistor R2 can always be made equal to that of resistor R. Thus, the base voltage of the fourth transistor Q4 and the fifth transistor Q5
The base voltage can be maintained at the same level at all times even when the power is turned on, thereby effectively preventing the occurrence of imbalance as described at the beginning. As can be understood from the above description, according to the present invention, with a very simple configuration, the unbalance problem described at the beginning, which has conventionally been unavoidably encountered in amplifier circuits including differential amplifier circuits, can be solved. It is possible to achieve an excellent effect of being able to solve the problems all at once.

なお、上述した実施例においては、第1〜第3のトラン
ジスタQ,〜Q3および第5、第6のトランジスタQ5
,Q6にNPNトランジスタを用い、かつ第4および第
7のトランジスタQ4,Q?にPNPトランジスタを用
いているため、第1の抵抗R.が第1のトランジスタQ
,のコレクタと電源の(十)端子との間に接続され、か
つ第2の抵抗R2が第3のトランジスタQのェミッタと
電源の(一)端子との間に接続されているが、本発明に
よる増幅回路は、第1〜第7のトランジスタQ.〜Q7
として上記とはそれぞれ逆の導電形式を有するトランジ
スタを用いて構成しても同様の作用効果を奏することが
できる。
Note that in the embodiment described above, the first to third transistors Q, to Q3 and the fifth and sixth transistors Q5
, Q6 is an NPN transistor, and the fourth and seventh transistors Q4, Q? Since a PNP transistor is used for the first resistor R. is the first transistor Q
, and the second resistor R2 is connected between the emitter of the third transistor Q and the (1) terminal of the power source. The amplifier circuit according to the first to seventh transistors Q. ~Q7
Similar effects can be obtained even if transistors having conductivity types opposite to those described above are used.

その場合は電源端子の正負の極性を反対にし、かつダイ
オードD,〜D3を逆方向に接続すればよいことは容易
に理解、されるであろう。
In that case, it will be easily understood that what is necessary is to reverse the positive and negative polarities of the power supply terminals and connect the diodes D, to D3 in opposite directions.

【図面の簡単な説明】[Brief explanation of the drawing]

図面は本発明の−実施例による増幅回路を示す回路図で
ある。 T.・・・・・・入力端子、T2…・・・出力端子、1
・・・・・・差動増幅回路、Q.・・・・・・第1のト
ランジスタ、Q2・・・…第2のトランジスタ、Q……
第3のトランジスタ、Q……第4のトランジスタ、Q…
…第5のトランジスタ、R.・・・・・・第1の抵抗、
R2・・・・・・第2の抵抗。
The drawing is a circuit diagram showing an amplifier circuit according to an embodiment of the present invention. T. ...Input terminal, T2...Output terminal, 1
...Differential amplifier circuit, Q. ...First transistor, Q2...Second transistor, Q...
Third transistor, Q...Fourth transistor, Q...
...Fifth transistor, R. ...the first resistance,
R2...Second resistance.

Claims (1)

【特許請求の範囲】[Claims] 1 正および負の電源端子を備えた2電源回路構成を有
する増幅回路であつて、第1、第2および第3のトラン
ジスタよりなり該第1および第2のトランジスタのエミ
ツタが互いに接続されかつ前記第3のトランジスタのコ
レクタが前記第1および第2のトランジスタのエミツタ
間の接続点に接続された差動増幅回路と、前記第1のト
ランジスタのコレクタにベースを接続されかつ前記正お
よび負の電源端子の一方にエミツタを接続された第4の
トランジスタと、前記第3のトランジスタのエミツタに
ベースを接続されかつ前記正および負の電源端子の他方
にエミツタを接続された第5のトランジスタと、電圧降
下発生手段であつてそれを介して前記第4および第5の
トランジスタのコレクタが互いに接続された該電圧降下
発生手段と、少なくとも2つのトランジスタよりなり該
2つのトランジスタの一方が前記第4のトランジスタの
コレクタにベースを接続されかつ他方が前記第5のトラ
ンジスタのコレクタにベースを接続されたシングルエン
デツド・プツシユプル増幅回路とよりなる増幅回路にお
いて、 前記第1のトランジスタのコレクタと前記電源
端子の一方との間に接続された第1の抵抗と、前記第3
のトランジスタのエミツタと前記電源端子の他方との間
に接続された第2の抵抗とを備え、前記第1の抵抗の両
端間の電圧と前記第2の抵抗の両端間の電圧とが互いに
等しくなるように該第1および第2の抵抗の値が選定さ
れていることを特徴とする増幅回路。
1. An amplifier circuit having a two-power supply circuit configuration with positive and negative power supply terminals, comprising first, second, and third transistors, the emitters of the first and second transistors being connected to each other, and the emitters of the first and second transistors being connected to each other; a differential amplifier circuit in which the collector of a third transistor is connected to the connection point between the emitters of the first and second transistors; the base is connected to the collector of the first transistor and the positive and negative power supplies; a fourth transistor whose emitter is connected to one of the terminals; a fifth transistor whose base is connected to the emitter of the third transistor and whose emitter is connected to the other of the positive and negative power supply terminals; a voltage drop generating means through which the collectors of the fourth and fifth transistors are connected to each other; and at least two transistors, one of the two transistors being the fourth transistor. In the amplifier circuit, the amplifier circuit includes a single-ended push-pull amplifier circuit, the base of which is connected to the collector of the first transistor, and the base of the other transistor is connected to the collector of the fifth transistor, the collector of the first transistor and one of the power supply terminals. a first resistor connected between the first resistor and the third resistor;
a second resistor connected between the emitter of the transistor and the other power supply terminal, wherein the voltage across the first resistor and the voltage across the second resistor are equal to each other. An amplifier circuit characterized in that the values of the first and second resistors are selected such that.
JP50136906A 1975-11-14 1975-11-14 amplifier circuit Expired JPS6034284B2 (en)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP50136906A JPS6034284B2 (en) 1975-11-14 1975-11-14 amplifier circuit
DE2651482A DE2651482C3 (en) 1975-11-14 1976-11-11 Amplifier circuit
US05/740,979 US4072907A (en) 1975-11-14 1976-11-11 Amplifier circuit
GB47231/76A GB1561546A (en) 1975-11-14 1976-11-12 Amplifier circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP50136906A JPS6034284B2 (en) 1975-11-14 1975-11-14 amplifier circuit

Publications (2)

Publication Number Publication Date
JPS5261459A JPS5261459A (en) 1977-05-20
JPS6034284B2 true JPS6034284B2 (en) 1985-08-08

Family

ID=15186324

Family Applications (1)

Application Number Title Priority Date Filing Date
JP50136906A Expired JPS6034284B2 (en) 1975-11-14 1975-11-14 amplifier circuit

Country Status (1)

Country Link
JP (1) JPS6034284B2 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2500261B2 (en) * 1984-01-22 1996-05-29 ローム 株式会社 Differential amplifier circuit
JPH01128604A (en) * 1987-11-13 1989-05-22 Hitachi Ltd Semiconductor integrated circuit device

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4841653A (en) * 1971-09-27 1973-06-18
JPS4856043A (en) * 1971-11-13 1973-08-07
JPS5026453A (en) * 1973-07-09 1975-03-19

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4841653A (en) * 1971-09-27 1973-06-18
JPS4856043A (en) * 1971-11-13 1973-08-07
JPS5026453A (en) * 1973-07-09 1975-03-19

Also Published As

Publication number Publication date
JPS5261459A (en) 1977-05-20

Similar Documents

Publication Publication Date Title
JPH0567932A (en) Amplifier
JPH0626290B2 (en) Differential amplifier
JPH0770935B2 (en) Differential current amplifier circuit
JP2591301B2 (en) Line characteristic circuit
JP2533201B2 (en) AM detection circuit
JPS6034284B2 (en) amplifier circuit
JPH0516691B2 (en)
JPS6034285B2 (en) amplifier circuit
JPH0220164B2 (en)
JP3733188B2 (en) Power Amplifier
JPS5816366B2 (en) level shift warmer
JP3470835B2 (en) Operational amplifier
JPH018027Y2 (en)
JP2902277B2 (en) Emitter follower output current limiting circuit
JPH0434567Y2 (en)
JP2623954B2 (en) Variable gain amplifier
JPS6119547Y2 (en)
JPH0352031Y2 (en)
JPS6338889B2 (en)
JPS6223133Y2 (en)
JPS6119546Y2 (en)
JP2797621B2 (en) Comparator circuit
JPH024503Y2 (en)
JPS6223136Y2 (en)
JPS5940674Y2 (en) Voltage-absolute value current conversion circuit