JP2500261B2 - Differential amplifier circuit - Google Patents
Differential amplifier circuitInfo
- Publication number
- JP2500261B2 JP2500261B2 JP59009781A JP978184A JP2500261B2 JP 2500261 B2 JP2500261 B2 JP 2500261B2 JP 59009781 A JP59009781 A JP 59009781A JP 978184 A JP978184 A JP 978184A JP 2500261 B2 JP2500261 B2 JP 2500261B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- current
- base
- circuit
- transistors
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Amplifiers (AREA)
Description
【発明の詳細な説明】 この発明は差動増幅回路に係り、特に、レベルメータ
回路等の計測回路に好適な差動増幅の改善に関する。Description: BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a differential amplifier circuit, and more particularly to improvement of differential amplification suitable for a measurement circuit such as a level meter circuit.
第１図はレベルメータ回路に用いられている差動増幅
回路を示している。即ち、差動増幅器２はトランジスタ
４、６、８、10、ダイオード12及び抵抗14、16で構成さ
れ、トランジスタ８で動作電流が設定され、トランジス
タ４のベースには、抵抗18及びダイオード20、22で一定
のバイアスが加えられ、端子24には一定電圧が加えられ
る。また、トランジスタ６のベースには抵抗16を介して
入力端子26が形成され、入力信号が与えられる。この差
動増幅器２において、トランジスタ10とダイオード12で
電流反転回路を構成し、差動出力はトランジスタ６のコ
レクタから取出され、出力回路28に加えられる。FIG. 1 shows a differential amplifier circuit used in a level meter circuit. That is, the differential amplifier 2 is composed of the transistors 4, 6, 8, 10 and the diode 12 and the resistors 14, 16, the operating current is set by the transistor 8, and the base of the transistor 4 has the resistor 18 and the diodes 20, 22. A constant bias is applied at and a constant voltage is applied to terminal 24. Further, an input terminal 26 is formed at the base of the transistor 6 via the resistor 16 and receives an input signal. In this differential amplifier 2, a transistor 10 and a diode 12 form a current inverting circuit, and a differential output is taken out from the collector of the transistor 6 and added to the output circuit 28.
出力回路28は、トランジスタ30、32、34、36、38及び
抵抗40で構成されている。基準電位点端子42と電源端子
44との間には、電圧Vccの駆動電源が接続され、出力は
トランジスタ36のコレクタに形成された出力端子46から
取出される。The output circuit 28 is composed of transistors 30, 32, 34, 36, 38 and a resistor 40. Reference potential point terminal 42 and power supply terminal
A driving power supply of voltage Vcc is connected between the output terminals 44 and 44, and an output is taken out from an output terminal 46 formed at the collector of the transistor 36.
このような差動増幅回路において、差動増幅器２を構
成するトランジスタ４、６の特性の不整合等によって入
力が無い場合にも、僅かに電流が流れ、これが出力回路
28から発生する。In such a differential amplifier circuit, a small amount of current flows even when there is no input due to mismatching of the characteristics of the transistors 4 and 6 forming the differential amplifier 2 and the like.
It occurs from 28.
例えば、入力端子26に第２図Ａに示す交流信号を与
え、出力端子46から半波整流出力を取出す場合、本来無
出力となるべき区間の抵抗40に僅かに電流が流れ、第２
図Ｂに示すようにその積で与えられる電圧降下VLが発生
する。For example, when the AC signal shown in FIG. 2A is applied to the input terminal 26 and the half-wave rectified output is taken out from the output terminal 46, a slight current flows through the resistor 40 in the section where the output should be essentially non-output,
As shown in FIG. B, a voltage drop V L given by the product is generated.
このような誤出力は、レベルメータ回路等の場合で
は、メータに僅かの振れや表示素子の点灯を生じさせる
ことになり、計測精度を低下させる原因になる。In the case of a level meter circuit or the like, such an erroneous output causes a slight deflection of the meter or lighting of the display element, which causes a decrease in measurement accuracy.
そこで、この発明は、不必要な出力を抑制するととも
に、入力ダイナミックレンジを拡大した差動増幅回路を
提供することを目的とする。Therefore, an object of the present invention is to provide a differential amplifier circuit in which unnecessary output is suppressed and the input dynamic range is expanded.
即ち、この発明の差動増幅回路は、順方向に直列に接
続した第１及び第２のダイオード（ダイオード20、22）
を以て直流電圧を分圧することにより前記第２のダイオ
ードを以て第１のバイアス電圧を発生するとともに前記
第１及び第２のダイオードの直列回路を以て第２のバイ
アス電圧を発生するバイアス回路と、エミッタを共通化
した第１及び第２のトランジスタ（４、６）からなる差
動対に動作電流を流す第３のトランジスタ（８）が直列
に接続されるとともに、前記第１及び第２のトランジス
タに能動負荷として第１の電流ミラー回路（トランジス
タ10、ダイオード12）が接続され、前記第１のトランジ
スタのベースに前記第２のバイアス電圧を加えられると
ともに、前記第３のトランジスタはベースに前記第１及
び第２のダイオードの分圧点が接続されて前記第２のダ
イオードと電流ミラー回路を構成して前記第１のバイア
ス電圧に応じた前記動作電流を前記差動対に供給し、前
記第２のトランジスタのベースに加えられた入力信号を
増幅する差動増幅器（２）と、この差動増幅器の前記第
２のトランジスタ側から取り出された増幅出力がベース
に加えられる第４のトランジスタ（32）が設置されると
ともに、この第４のトランジスタに直列に第５のトラン
ジスタ（34）が接続され、この第５のトランジスタはベ
ースを前記第１及び第２のダイオードの中点に接続して
前記第２のダイオードと電流ミラー回路を構成してベー
スに前記第１のバイアス電圧が加えられ、かつ、前記第
４のトランジスタのベース・エミッタ間を通してベース
入力が加えられるとともに直列に接続された第６及び第
７のトランジスタ（36、38）が設置され、これら第６及
び第７のトランジスタに直列に抵抗（40）が接続され、
この抵抗を通して出力を取り出す出力回路（28）と、こ
の出力回路の前記第６及び第７のトランジスタの接続点
に現れる出力を前記第２のトランジスタのベースに帰還
する帰還回路と、ベースに前記第１及び第２のダイオー
ドの中点を接続して前記第２のダイオードと電流ミラー
回路を構成してベースに前記第１のバイアス電圧が加え
られ、そのバイアス電圧に応じた電流を発生する第８の
トランジスタ（52）が設置され、前記第１及び第２のト
ランジスタと同形式のトランジスタで構成されて前記第
８のトランジスタにエミッタ電流を引き込む第９のトラ
ンジスタ（50）が設置され、この第９のトランジスタに
流れるベース電流を取り出して前記第２のトランジスタ
のベースにアイドリング電流を流し込む第２の電流ミラ
ー回路（トランジスタ54、56）が設置された電流発生回
路（定電流回路48）を備え、無入力時、不要な出力を抑
制したことを特徴とする。That is, the differential amplifier circuit of the present invention includes the first and second diodes (diodes 20, 22) connected in series in the forward direction.
A common bias voltage circuit for generating a first bias voltage by the second diode by dividing the direct current voltage by the above and a bias circuit for generating a second bias voltage by a series circuit of the first and second diodes; A third transistor (8) for flowing an operating current is connected in series to a differential pair made up of the first and second transistors (4, 6) that are integrated, and an active load is applied to the first and second transistors. Is connected to a first current mirror circuit (transistor 10, diode 12), the second bias voltage is applied to the base of the first transistor, and the third transistor is connected to the first and The voltage dividing point of the second diode is connected to form a current mirror circuit with the second diode, and the voltage corresponding to the first bias voltage. A differential amplifier (2) for supplying an operating current to the differential pair and amplifying an input signal applied to the base of the second transistor, and a differential amplifier (2) taken out from the second transistor side of the differential amplifier. A fourth transistor (32), to which the amplified output is applied to the base, is installed, and a fifth transistor (34) is connected in series with the fourth transistor, the fifth transistor having the base as the first transistor. And a second mirror connected to a middle point of the second diode to form a current mirror circuit, to which the first bias voltage is applied to the base, and between the base and the emitter of the fourth transistor. A sixth and a seventh transistor (36, 38) connected to the base input and connected in series are installed, and a resistor (40) is connected in series to the sixth and the seventh transistor. Is connected,
An output circuit (28) for taking out an output through this resistor, a feedback circuit for feeding back the output appearing at the connection point of the sixth and seventh transistors of this output circuit to the base of the second transistor, and the first circuit for the base. An eighth circuit that connects the middle points of the first and second diodes to form a current mirror circuit with the second diode, and applies the first bias voltage to the base to generate a current according to the bias voltage. A second transistor (52) is installed, and a ninth transistor (50) configured to have the same type as the first and second transistors and drawing an emitter current to the eighth transistor is installed. Second current mirror circuit (transistor) for extracting the base current flowing through the transistor of the second transistor and flowing the idling current into the base of the second transistor. 54, 56) comprising a current generating circuit which is installed (constant current circuit 48), when no input, characterized in that to suppress unwanted output.
以下、この発明を図面を参照して詳細に説明する。 Hereinafter, the present invention will be described in detail with reference to the drawings.
第３図はこの発明の差動増幅回路の実施例を示し、第
１図の回路と同一部分には同一符号を付してある。FIG. 3 shows an embodiment of the differential amplifier circuit of the present invention, and the same parts as those of the circuit of FIG. 1 are designated by the same reference numerals.
この差動増幅回路には、差動増幅器２及び出力回路28
が設置されている。差動増幅器２には、エミッタを共通
にした第１及び第２のトランジスタ４、６から成る差動
対、この差動対に動作電流を流す第３のトランジスタ
８、差動対に対する能動負荷を成すトランジスタ10及び
ダイオード12から成る第１の電流ミラー回路が設置され
ている。この差動増幅器２の出力を取り出すための出力
回路28には、トランジスタ30と、直列回路を成す第４及
び第５のトランジスタ32、34と、各トランジスタ32、34
を通してベース入力が加えられる第６及び第７のトラン
ジスタ36、38とが設置されているとともに、直列回路を
成すトランジスタ36、38には電源側に負荷として抵抗40
が直列に接続されている。また、トランジスタ36、38の
接続点と差動増幅器２のトランジスタ６との間には帰還
回路が設置されており、トランジスタ36、38の接続点か
ら取り出された出力は差動増幅器２のトランジスタ６の
ベースに帰還されている。The differential amplifier circuit includes a differential amplifier 2 and an output circuit 28.
Is installed. The differential amplifier 2 includes a differential pair composed of first and second transistors 4 and 6 having a common emitter, a third transistor 8 for supplying an operating current to the differential pair, and an active load for the differential pair. A first current mirror circuit consisting of a transistor 10 and a diode 12 is provided. The output circuit 28 for taking out the output of the differential amplifier 2 includes a transistor 30, fourth and fifth transistors 32 and 34 forming a series circuit, and transistors 32 and 34.
The sixth and seventh transistors 36 and 38 to which the base input is applied are installed, and the transistors 36 and 38 forming the series circuit have a resistor 40 as a load on the power source side.
Are connected in series. Further, a feedback circuit is installed between the connection point of the transistors 36 and 38 and the transistor 6 of the differential amplifier 2, and the output extracted from the connection point of the transistors 36 and 38 is the transistor 6 of the differential amplifier 2. Has been returned to the base.
また、この差動増幅回路には、バイアス回路として端
子26に加えられる直流電圧を抵抗18、第１及び第２のダ
イオード20、22の直列回路を以て分圧し、ダイオード22
のアノード側に第１のバイアス電圧、ダイオード20、22
の直列回路を以て第２のバイアス電圧を発生させてい
る。トランジスタ８、34は、そのベースにダイオード2
0、22の中点を接続しており、ダイオード22とで電流ミ
ラー回路を構成しているとともに、ベースには第１のバ
イアス電圧が加えられている。したがって、トランジス
タ８にはそのバイアスに応じた電流が流れ、これがトラ
ンジスタ４、６からなる差動対の動作電流となる。Further, in this differential amplifier circuit, a DC voltage applied to a terminal 26 as a bias circuit is divided by a series circuit of a resistor 18, first and second diodes 20 and 22, and a diode 22
The first bias voltage on the anode side of the diodes 20, 22
To generate the second bias voltage. Transistors 8 and 34 have a diode 2 at the base.
The midpoints of 0 and 22 are connected, a current mirror circuit is formed with the diode 22, and a first bias voltage is applied to the base. Therefore, a current corresponding to the bias of the transistor 8 flows, and this becomes the operating current of the differential pair composed of the transistors 4 and 6.
そして、この差動増幅回路には、差動増幅器２の入力
側のトランジスタ６のベースにアイドリング電流を流す
電流発生回路としての定電流回路48は設置されている。
この定電流回路48は差動増幅器２と共通の動作電流が与
えられ、所定の定電流をトランジスタ６のベースに加え
る。即ち、この定電流回路48は、第８のトランジスタ5
2、第９のトランジスタ50とともにトランジスタ54、56
及び抵抗58で構成され、トランジスタ52は、ベースにダ
イオード20、22の中点が接続されてダイオード22と電流
ミラー回路を構成するとともに、ベースには第２のバイ
アス電圧が与えられている。したがって、トランジスタ
52にはトランジスタ８と共通の電流が流れる。トランジ
スタ50はトランジスタ52と直列に接続され、また、トラ
ンジスタ54、56は、第２の電流ミラー回路を構成してお
り、トランジスタ50のベース電流を反転してトランジス
タ６のベースに加える。Further, in this differential amplifier circuit, a constant current circuit 48 is installed as a current generating circuit for supplying an idling current to the base of the transistor 6 on the input side of the differential amplifier 2.
The constant current circuit 48 is supplied with an operating current common to the differential amplifier 2, and applies a predetermined constant current to the base of the transistor 6. That is, the constant current circuit 48 is composed of the eighth transistor 5
2. Transistors 54 and 56 together with the ninth transistor 50
The transistor 52 has a base to which the middle points of the diodes 20 and 22 are connected to form a current mirror circuit with the diode 22, and a second bias voltage is applied to the base. Therefore, the transistor
A current common to the transistor 8 flows through 52. The transistor 50 is connected in series with the transistor 52, and the transistors 54 and 56 form a second current mirror circuit, which inverts the base current of the transistor 50 and adds it to the base of the transistor 6.
以上の構成に基づき、その動作を説明する。トランジ
スタ８に流れる電流をＩとすると、トランジスタ４、６
には1/2の電流が流れるので、トランジスタ56からトラ
ンジスタ６に加えるアイドリング電流の値は、電流増幅
率hFEを考慮し、I/2hFEに設定されている。この電流を
設定するため、トランジスタ54のエミッタ面積は、トラ
ンジスタ56のそれの２倍に設定する。The operation will be described based on the above configuration. When the current flowing through the transistor 8 is I, the transistors 4 and 6 are
Since a current of 1/2 flows through, the value of the idling current applied from the transistor 56 to the transistor 6 is set to I / 2h FE in consideration of the current amplification factor h FE . To set this current, the emitter area of transistor 54 is set to twice that of transistor 56.
このようにすれば、トランジスタ６のベースには信号
入力の有無に無関係に一定のアイドリング電流I/2hFEが
与えられ、トランジスタ６のベースバイアスが深くなる
ため、入力端子26に信号が与えられない限り、出力を生
じない。この結果、レベルメータ回路では零点調整が不
要になり、精度の高い計測出力を得ることができる。By doing so, a constant idling current I / 2h FE is applied to the base of the transistor 6 regardless of the presence / absence of signal input, and the base bias of the transistor 6 becomes deep, so that no signal is applied to the input terminal 26. As long as it produces no output. As a result, zero adjustment is unnecessary in the level meter circuit, and highly accurate measurement output can be obtained.
また、このような差動増幅回路を半導体集積回路で構
成する場合、構成トランジスタの整合性を向上させるこ
とができるので、量産によって電流増幅率hFEが相対的
に変動しても回路動作上何等不都合を生じないものであ
る。In addition, when such a differential amplifier circuit is configured by a semiconductor integrated circuit, the matching of the constituent transistors can be improved, so that even if the current amplification factor h FE relatively fluctuates due to mass production, it does not affect the circuit operation. It does not cause any inconvenience.
以上説明したように、この発明によれば、無入力時に
生じていた不要出力を抑制して入出力精度を高めること
ができ、しかも、差動増幅器の第２のトランジスタのベ
ースに加えるべきアイドリング電流は第１及び第２のト
ランジスタと同形式のトランジスタを以て形成されてお
り、半導体集積回路で構成した場合に異なる形式のトラ
ンジスタでアイドリング電流を形成した場合に比較して
第１及び第２のトランジスタに流れる電流と第９のトラ
ンジスタから供給されるアイドリング電流との間に生じ
るばらつきを抑制でき、安定した電流補償を行うことが
でき、しかも、入力ダイナミックレンジを拡大すること
ができる。As described above, according to the present invention, it is possible to suppress the unnecessary output that occurs when there is no input and improve the input / output accuracy, and further, to add the idling current to be added to the base of the second transistor of the differential amplifier. Are formed of transistors of the same type as the first and second transistors, and are formed in the first and second transistors as compared with the case where the idling current is formed by transistors of different types when configured in a semiconductor integrated circuit. It is possible to suppress the variation that occurs between the flowing current and the idling current supplied from the ninth transistor, perform stable current compensation, and expand the input dynamic range.
第１図は従来の差動増幅回路を示す回路図、第２図はそ
の動作波形を示す説明図、第３図はこの発明の差動増幅
回路の実施例を示す回路図である。 ２……差動増幅器 ４……第１のトランジスタ（差動対） ６……第２のトランジスタ（差動対） ８……第３のトランジスタ 10……トランジスタ（第１の電流ミラー回路） 12……ダイオード（第１の電流ミラー回路） 20……第１のダイオード 22……第２のダイオード 28……出力回路 32……第４のトランジスタ 34……第５のトランジスタ 36……第６のトランジスタ 38……第７のトランジスタ 40……抵抗 48……定電流回路（電流発生回路） 50……第９のトランジスタ 52……第８のトランジスタ 54、56……トランジスタ（第２の電流ミラー回路）FIG. 1 is a circuit diagram showing a conventional differential amplifier circuit, FIG. 2 is an explanatory diagram showing its operation waveforms, and FIG. 3 is a circuit diagram showing an embodiment of the differential amplifier circuit of the present invention. 2 ... Differential amplifier 4 ... First transistor (differential pair) 6 ... Second transistor (differential pair) 8 ... Third transistor 10 ... Transistor (first current mirror circuit) 12 ...... Diode (first current mirror circuit) 20 ...... First diode 22 ...... Second diode 28 ...... Output circuit 32 ...... Fourth transistor 34 ...... Fifth transistor 36 ...... Sixth Transistor 38 ...... 7th transistor 40 ...... Resistor 48 ...... Constant current circuit (current generation circuit) 50 ...... 9th transistor 52 ...... 8th transistor 54, 56 ...... Transistor (second current mirror circuit )
───────────────────────────────────────────────────── フロントページの続き (72)発明者 藤井 京吾 京都市右京区西院溝崎町21番地 ローム 株式会社内 (56)参考文献 特開 昭52−61459（ＪＰ，Ａ) 特開 昭57−60710（ＪＰ，Ａ) 特開 昭55−21700（ＪＰ，Ａ) 特開 昭57−155810（ＪＰ，Ａ) 特公 昭56−23323（ＪＰ，Ｂ２) ─────────────────────────────────────────────────── ─── Continuation of the front page (72) Inventor Keigo Fujii 21 No. 21, Mizozaki-cho, Saiin, Ukyo-ku, Kyoto ROHM Co., Ltd. (56) References JP-A-52-61459 (JP, A) JP-A-57-60710 ( JP, A) JP 55-21700 (JP, A) JP 57-155810 (JP, A) JP 56-23323 (JP, B2)
Claims (2)
イオードを以て直流電圧を分圧することにより前記第２
のダイオードを以て第１のバイアス電圧を発生するとと
もに前記第１及び第２のダイオードの直列回路を以て第
２のバイアス電圧を発生するバイアス回路と、 エミッタを共通化した第１及び第２のトランジスタから
なる差動対に動作電流を流す第３のトランジスタが直列
に接続されるとともに、前記第１及び第２のトランジス
タに能動負荷として第１の電流ミラー回路が接続され、
前記第１のトランジスタのベースに前記第２のバイアス
電圧が加えられるとともに、前記第３のトランジスタは
ベースに前記第１及び第２のダイオードの分圧点が接続
されて前記第２のダイオードと電流ミラー回路を構成し
て前記第１のバイアス電圧に応じた前記動作電流を前記
差動対に供給し、前記第２のトランジスタのベースに加
えられる入力信号を増幅する差動増幅器と、 この差動増幅器の前記第２のトランジスタ側から取り出
された増幅出力がベースに加えられる第４のトランジス
タが設置されるとともに、この第４のトランジスタに直
列に第５のトランジスタが接続され、この第５のトラン
ジスタはベースを前記第１及び第２のダイオードの中点
に接続して前記第２のダイオードと電流ミラー回路を構
成してそのベースに前記第１のバイアス電圧が加えら
れ、かつ、前記第４のトランジスタのベース・エミッタ
間を通してベース入力が加えられるとともに直列に接続
された第６及び第７のトランジスタが設置され、これら
第６及び第７のトランジスタに直列に抵抗が接続され、
この抵抗を通して出力を取り出す出力回路と、 この出力回路の前記第６及び第７のトランジスタの接続
点に現れる出力を前記第２のトランジスタのベースに帰
還する帰還回路と、 ベースに前記第１及び第２のダイオードの中点を接続し
て前記第２のダイオードと電流ミラー回路を構成すると
ともにベースに前記第１のバイアス電圧が加えられ、そ
のバイアス電圧に応じた電流を発生する第８のトランジ
スタが設置され、前記第１及び第２のトランジスタと同
形式のトランジスタで構成されて前記第８のトランジス
タにエミッタ電流を引き込む第９のトランジスタが設置
され、この第９のトランジスタに流れるベース電流を取
り出して前記第２のトランジスタのベースにアイドリン
グ電流を流し込む第２の電流ミラー回路が設置された電
流発生回路と、 を備え、無入力時、不要な出力を抑制したことを特徴と
する差動増幅回路。1. A first and a second diode connected in series in the forward direction to divide the DC voltage to divide the second voltage.
A bias circuit for generating a first bias voltage with a diode and a second bias voltage with a series circuit of the first and second diodes; and a first and a second transistor having a common emitter. A third transistor for flowing an operating current to the differential pair is connected in series, and a first current mirror circuit is connected to the first and second transistors as an active load,
The second bias voltage is applied to the base of the first transistor, and the voltage dividing points of the first and second diodes are connected to the base of the third transistor to connect the second diode and the current. A differential amplifier that configures a mirror circuit to supply the operating current according to the first bias voltage to the differential pair and amplify an input signal applied to the base of the second transistor; A fourth transistor, to which the amplified output extracted from the second transistor side of the amplifier is added to the base, is provided, and a fifth transistor is connected in series to the fourth transistor, and the fifth transistor is connected to the fifth transistor. Connects the base to the midpoint of the first and second diodes to form a current mirror circuit with the second diode, and connects the first diode to the base. Bias voltage is applied, and a base input is applied between the base and emitter of the fourth transistor, and sixth and seventh transistors connected in series are installed, and the sixth and seventh transistors are installed. A resistor is connected in series to
An output circuit for taking out an output through this resistor, a feedback circuit for feeding back an output appearing at the connection point of the sixth and seventh transistors of the output circuit to the base of the second transistor, and the first and the first for the base. A second mirror is formed by connecting the middle point of the second diode and a current mirror circuit, and an eighth transistor that generates a current according to the first bias voltage is applied to the base. A ninth transistor, which is installed and is composed of the same type of transistors as the first and second transistors and draws an emitter current into the eighth transistor, is installed, and a base current flowing in the ninth transistor is taken out. A current generator having a second current mirror circuit for injecting an idling current into the base of the second transistor. Comprising a circuit, a time of no input, the differential amplifier circuit is characterized in that to suppress unwanted output.
に流れる動作電流の1/2の電流を前記第２のトランジス
タの電流増幅率で除した値に設定したことを特徴とする
特許請求の範囲第１項に記載の差動増幅回路。2. The idling current is set to a value obtained by dividing a half current of an operating current flowing through the differential amplifier by a current amplification factor of the second transistor. The differential amplifier circuit according to item 1.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59009781A JP2500261B2 (en) | 1984-01-22 | 1984-01-22 | Differential amplifier circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59009781A JP2500261B2 (en) | 1984-01-22 | 1984-01-22 | Differential amplifier circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS60153207A JPS60153207A (en) | 1985-08-12 |
| JP2500261B2 true JP2500261B2 (en) | 1996-05-29 |
Family
ID=11729778
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59009781A Expired - Lifetime JP2500261B2 (en) | 1984-01-22 | 1984-01-22 | Differential amplifier circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2500261B2 (en) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0193908A (en) * | 1987-10-05 | 1989-04-12 | Rohm Co Ltd | Direct-coupled amplifier |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6034284B2 (en) * | 1975-11-14 | 1985-08-08 | 新白砂電機株式会社 | amplifier circuit |
| JPS5623323A (en) * | 1979-08-06 | 1981-03-05 | Toshiba Corp | Press forming method of metal plate material |
| JPS6057248B2 (en) * | 1980-09-27 | 1985-12-13 | パイオニア株式会社 | Amplifier input bias adjustment circuit |
| JPS58200610A (en) * | 1982-05-18 | 1983-11-22 | Sony Corp | Buffer circuit |
-
1984
- 1984-01-22 JP JP59009781A patent/JP2500261B2/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS60153207A (en) | 1985-08-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4437023A (en) | Current mirror source circuitry | |
| US5119015A (en) | Stabilized constant-voltage circuit having impedance reduction circuit | |
| JPH0561558A (en) | Reference voltage generating circuit | |
| JPH07271461A (en) | Stabilized-voltage generation and control circuit | |
| JP2500261B2 (en) | Differential amplifier circuit | |
| KR890004771B1 (en) | Differential amplication | |
| JPH0263206A (en) | Current mirror circuit | |
| US4369411A (en) | Circuit for converting single-ended input signals to a pair of differential output signals | |
| JP3134343B2 (en) | Bandgap reference voltage generation circuit | |
| JP3443266B2 (en) | Constant voltage circuit | |
| JPH0332096Y2 (en) | ||
| JP3529601B2 (en) | Constant voltage generator | |
| JP3671519B2 (en) | Current supply circuit | |
| JPH0379123A (en) | Constant current source circuit | |
| JPH0347010B2 (en) | ||
| JP2793194B2 (en) | Constant current circuit | |
| JP2547896B2 (en) | Current inversion circuit | |
| JPH0528809Y2 (en) | ||
| JPH0816267A (en) | Constant voltage circuit | |
| JPH0644690B2 (en) | Oscillator circuit | |
| JP2532900Y2 (en) | Limiter circuit | |
| KR830001932B1 (en) | Amplification circuit | |
| JPH0680997B2 (en) | Multiplication circuit | |
| JPH07336161A (en) | Differential amplifier | |
| JPS6256685B2 (en) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |