JPS59215014A - デジタル信号の波形処理方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （発明の対象） 本発明はデジタル信号の波形処理方式に関し、特にＰＣ
Ｍプロヒッリの再生信号の改首を行なうデータ取り込み
回路に関する。

〈発明の目的） 本発明は＼／ＴＲの長峙間モードにおいても安定にデー
タ取り込みが可０ヒなデータ取り込み回路を用いること
にＪ：す、デジタル伝送路の特性のばらつきによる再生
ＰＣＭ信号のアイパターンの劣化を自動的に補正し、正
確なｆ−夕取り込みが可能で、アープランニング］）、
１−の優れた、信頼性、安定性の極めて高いＰＣＭブロ
レッ１ノーのデジタル信号の波形処理方式を提供するこ
とを目的とする。

〈従来例の内容とその欠点） 音声倍量の新しい高忠実度録音・再生を行なうために、
１／２−インチテープを使用した家庭用ビデオフープレ
コーダ（以下ＶＴＲと記Ｊ−）に接続して音声信号の記
録・再生を行なうＰＣＭプロセツリ−が＠揚してからす
でに数年の歳月が流れている。これらのＰＣＭブロヒッ
サが設置Ｉされた時の家庭用ＶＴＲは標準時間モードで
あったが、近年高密爪記録・再生技術の進歩及びテープ
の改良等の技術午駈にＪ：す、現在の家庭用＼／ＴＲは
標準時間モードに比べＣ、テープの走行スピードを遅く
した長時間モードによる記録・再生対応型が主流となっ
ている。上述のような状況のため、記録・再生特性の良
好な標準時間モードで使用されるＪ：うに設置されたＰ
ＣＭプロセッリが家庭用ＶＴＲの長時間モードで使用ざ
１することがある。しかし、長時間モードにＪ：る記録
・再生特性は標準時間モードに比べて、あまり、良好で
ないため、ノイズの発生やミューティングの作動により
、問題を生じる場合がある。

家庭用ＶＴＲを用い−Ｔ’　Ｎ：：声１を日の記録・再
生を行なうＰ　ＣＭプロ【？ツ１月１−゛）い−（’Ｉ
Ｊ「Ｉ△Ｊ（１１本電子ｉｌｌ会工業会）のアーノー力
ルーノ／７−（ル（Ｓ　Ｔ　Ｃ−０（１７，００８）　
Ｉｃ　ｉＹ　ｌ１ｌｌイｆ内容カｎＱ　載すｌ”１．　
’Ｕ　Ａ）す、現存市販されＣいるＰ　ＣＭプ１−１シ
ツ１ノ゛は、いず杓もＩＴ　Ｉ　Ａ　Ｊ　：ｔクニカル
ノ７−　イルに記載さｈた記録フォーマツ］・（Ｉス下
、「Ｉ△Ｊ）４−ンツ１〜とＥＱすこともある）に？Ｍ
拠し７ｊ　ｊ；、Ｊｉ泪され−Ｃいる。

また、［■△１Ｊ）４−−、ノッ１−にｉｔ！ｊは１ノ
たＰ　ＣＭプ［ｌセラ４）の概要に′）いで（」多くの
資料が公開さｆ）でいるｔ＋　従−、＞て、ここでｉ、
Ｉ：　Ｖ　’Ｔ”　Ｒの再生信号からデジタル信用を仙
出了Ｉろ１５−めのノ゛−タ取り込み回路を中心にして
説明りる。

第１図１ｊ「１ΔＪ−ｊクニカルフ７・イルに記載され
た記↑、ｒ、フ４−マツ１へに準随（）たＰＣＭ侶弓０
波形を示した図、第２図は＼１１［でＪ、り再に］−さ
１またＰ　ＣＭ信号の波形の一例を示り図、第３図は第
２図に示したＶ　Ｔ’　Ｒの再イ１信月からｊ゛−夕を
抽出覆るデータ取り込み回路の一例を示寸図、第４図は
第３図に示し１＝ノゞ−夕取り込み回路に入力される３
− Ｖ　Ｔ　Ｒの再生信号の一例を示す図、第５図ＩＪ第３
図に示したデータ取り込み回路の動作を説明Ｊるための
図である。

第１図に承りようにＰ　ＣＭ　（ｉｌｌｊ弓は、水平同
期１言号、１０１０のデータ同期信号、データ信号、白
基準信号から構成されている。第１図に示したＰ　ＣＭ
信号をＶｌｌでテープに記録し再生すると、その再生１
１舅の波形は第１図に示したような波形にならず、ＶＴ
Ｒ及びアープの性能によって様々な波形を示す。その再
！１信号の波形の一例が第２図に示したような波形で、
特にデータ同期信号４−Ｊ近を拡大してデータ同期信号
とデータ信号のみを示しである。第２図に示したような
波形をアイパターンど呼んでいる。第２図に示した波形
は、比較的良好イｆ伝送特性でのアイパターンを示して
おり、ＶＴＲの標準時間モードで記録し再生した場合に
得られる。

次に、第３図に示したデータ取り込み回路について説明
する。第３図において、１は入ツノ端子、２．３は演算
増幅器、４はインバータ、５，６゜　１− ７　、８　ハ５　ラフＦｉ［（１，９にＩ分周回路、１
０ハＡＮｌ）回路、１１は出力端子、１２はインバータ
、１３Ｌｔ出力端了、１４はり１］ラックルス人力蛎１
了、ＶＲ＋。

ＶＲ２１Ｊ可変抵抗器゛（・ある。

入力端子１は演算増幅：招２．（３の非反転入力端子に
接続されており、演算増幅器２の反転入力端子は可変抵
抗器ＶＲＩの摺動端子に１１２続されており、出力端子
は一方が、インバータ４を介ｌ〕た後ラッチ回路５．６
のクロック端子（第３図中にン・で示し、他のラッチ回
路す同様に示しである。）に接続され他方がラップ回路
７のＤ端子に接続されている。演算増幅器３の反転入力
端子は可変抵抗器ＶＲ２の摺動端子に接続されでおり、
出力端子はラッチ回ｌ′８５．６．８の−６れぞれのク
リヤ一端子て゛あるＣ　Ｌ　Ｒ端子に接続されている。

ラッチ回路５のＤ端子（Ｊ電源端子に接続されており、
Ｑ端子はラップ回路６のＤ端子に接続されている。

ラップ回路６のＱ端子（Ｊラッチ回路８のＤ端子に接続
されるとＪ（に、分周回路０のＣＬＲ端了端子続されて
いる。ラッチ回ｈ”８８のＱ端子はラッチ回路７のＣＩ
Ｒ端子に接続されるとｊｔに、ＡＮＤ回路１０の入力端
子に接続されている。ラッチ回路７のＱ端子（，１出力
◇１１：子１１に接続している。分周回路路１０の入力
端子に接続し、ている。ＡＮＤ回路１０の出力端子（ｊ
ランチ回路７のクロック端子に接ｖＣすると共に、出力
☆ｉ１了１３に接続している。り［１ツクパルス入力端
子１４は分周回路９のクロック端子（第３図中＼で示し
である。）に接続している。

第３図（ごおいて、２入力端子１に第４図に示すような
Ｖ　Ｔ　ｆ＜より再生されたＰ　ＣＭ信号（以下再生Ｐ
　ＣＭ信号ど記ずこともある）が印加されると、演算増
幅器２．３のそれぞれの非反転入力端子に前記再牙信号
が入力され、それぞれの反転入力端子に可変抵抗器ＶＲ
１，ＶＲ２により分圧された比較用ｔｌｔｗ電圧が入力
されている。これらの比較用！、４１１１−＋市Ｆ■−
は、第１図に示したＥｌ及び［２なる値で、特にＥｌは
波形のクロスしたポイン１−（アイパターンのジッター
の位置）が最良である。以」−のように、入力値が設定
された演算増幅器２の出力端子からは第５図（Ａ）に示
ｔ　Ｊ、うな波形が出力さね、演算増幅器３３の出力端
子からは、第５図（Ｂ）に示ずＪ−うな波形が出力され
る７、第５５図（△）（Ｊ第１図にｄ３１Ｊるア゛−タ
同期信号及びデータ信号に（Ｄ当し、第！５図（Ｂ）は
水平同期信号に相当覆る。

ここで、第５図（△）に示した波形ＬＪ演痺増幅器２に
より単に２値の信号に変換されｌ、＝だ（）で、比較基
片電圧［１の伯により１，０のアコ−アイが変動１，１
５−リ、＼／　Ｔ　１１のジッター−等ににす、時間軸
も変動づ−るため、このままのｆｔ；号波形で・は以降
の信号例えばデータ同期信号１′）白基準信号も含まれ
ているので、データのみを第５図（△）に示した波形ｌ
）目ろ抽出Ｊることも必要となる。

イこで、１１）間軸を安定さＵ゛るために必要となるサ
ンプリング回路に加えられる１ノ゛ンプリングパルスで
あるス１〜「１−ブパルス及び正確にデータのみ　ｔ　
−− を抽出する方法について説明Ｊる。

時間軸の安定化はクロックパルスに同期して入力信号状
態が出力されるラッチ回路ににつで簡単に実現される。

従って、ラッチ回路を駆動Ｊ−るためのクロックパルス
の発生方法が重要となるので、クロックパルスの発生方
法について説明する。第３図においてラッチ回路７が上
述したラッチ回路に相当１ノ、ラッチ回路７はＡＮＤ回
路１０の出力であるスＩ−ローブパルスによって駆動さ
れている。

このス１−ローブパルスの周波数はＰＣＭ信例の伝）ｚ
ビットレートにＪ：り決定される。ＥＩＡＪフオーンツ
１〜での伝送ピッ１−レーｌ〜は約２．６４　Ｍ　ｌ−
Ｉ　Ｚであり、また、上述したように、演算増幅器２の
出ツノ信号１よ比較用基準電圧Ｅ１によりパルス０゜１
のデコーテイーが変化づる。例えば第４図において、Ｅ
ｌが点線で示したレベルより高（プれげ、演尊増幅器２
の出力波形はパルス１が細くパルス０が太くなる。従っ
て、演算増幅器２の出力信号を正確にラッチ覆るには周
波数だけでなく、位相（ラッチタイミング）も重要にな
ってくる。以上８− のＪ、うな必要条イ１を耀えｌこスト「１−ブバルスを
出力するに！ニド一般にＣＩ　Ｒ（クリ１２−）端子を
有する分周回路を用いる。つまり、ピッ１〜伝送レーｈ
周波数をｆとしたどき、Ｎｆ（Ｎは正の整数）なる周波
数のタロツクパルスをＣＬＲ（クリルアー）端子を有す
る分周回路に入力１ノ、分周回路の分周比を１．’Ｎに
することにより、周波数ｆのクロックパルスを生成し、
更に、位相は分周回路のクリＡ電（’ｌを解除ザるタイ
ミングを副部することにＪ：り調整さ４する。Ｎの値を
大きくとればそれだけ細かい精度での位相調節が可能で
あるが駆動パルスの周波数ら高くなるので、一般にＮの
値は４〜８稈度の整数（ぽ１が採用されている。第３図
において、分周回路９はＣＬＲ（クリｒ−）端子を有す
る分周回路で、り［コックパルス入力端了１ｆｌＪす、
周波数Ｎ「のり目ツクパルスが分周回路９のクロックパ
ルス入力端子に供給されている。分周回Ｗｈ）　＋、ｌ
ｊ力パルスはＡＮｒ１回路１０を介してラッチ回路７の
り「１ツク端子に入力されている。

次に分周回路９のクリヤ一端子に印加されている位相調
節用の信号について説明する。ラッチ回路５，６．８の
そ４１ぞれのＣＩ−Ｒ端子には直接演弾増幅器３の出力
が印加されている。通常は演咋増幅器３どラッチ回路５
．６．８のＣＬ　Ｒ端子どの間には同期信号保護回路が
介装されていることが多い。しかし、Ｐ　ＣＭ信号のｊ
′−タ取り込み回路の動作原理を理解する上で（Ｊ重要
ではイｉいので、第３図中に示すことを省略するど共に
、そのｄ１明を省略づる。第５図（Ｃ）（Ｄ）はラッチ
回路５゜６のＱ　Ｄｔａ子の出力波形を示し、第５図（
Ｆ）（まクロックパルス入ツノΩ；、；；了１４に入力
されるクロックパルスのタイミングヂャー１〜、第５図
（［）は分周回路９の出力信号波形、第５図（Ｇ）はラ
ッチ回路８のＱ端子の出力波形である４、回線増幅器３
の出力端子の出力信号にＪ：っで、ラッチ回路５，６゜
８は演算増幅器２の出力信号の最初の立下りエツジにて
、Ｑ喘了の出ノフが反転（）９のツチ回路ＯのＱ端子の
出力が反転し、ラッチ回路（３のＱ幡：丁の出力１１．
１　、！コイ１゛す、′ノリｊ−！−’１人態で（！う
−）た分周回路９がノノリ＼１−解除、ｌ゛＜；：　ｌ
）分周動作を開始し、第５図（Ｆ　）　＋：　；’、’
；りようイｉ：　／７＋：＋ツ′ノパルスを光コ１−？
ｌ“る。つ」、す、ス１〜ローブパルスの位（１１調整
Ｌ−Ｊ：１０１０のデータ同期信用の第２番［１−１の
１のＶｌら下がりに同期］ノた信号にＪ：つ’−’　ｆ
７　ｆＪ　：１つ１′シる３、このＪ、うに分周回路９
の出力信号Ｌ１．１７１波数及Ｃｊ−位相が共に調整さ
れたり［１ツクパルスに右４−）でいるが、最初のり］
−１ツクパルスは１０１０のデ゛−タ同１１信号の第２
番１］の０合ス１〜［１−／づることにイ１り不都合が
生じる。従っ′Ｃ分周回路９の出力（ｒｉ　ｒｊの最初
のり１］ツ′ノバルスを除ムづるために、ΔＮ　１１回
路１０が説（りである。Ａ　Ｎ　Ｄ回路１０の２つの入
力のう）−）ラッチ回路８のり（コック端子にはインパ
ーク１２の出力信ｇすなわら、分周回Ｖ１１９の出力１
．１号の反転１８号が１共給され−（いる３、また、ラ
ップ−回路８は第５図（０）に示Ｌ／た。ｊうに分周回
路９の出力信Ｓ３の最初のパルスのＮ″ノ下に同期して
、反転動ｆ１を−’＋　　１　− 胎奪う 卵４．　Ｔノツチ回路８のＱ端子の出力信号ににって１
、へＮＵ）回路１０の出力は、第５図（１１）のように
イｒす、ラッチ回路７のスト［１−ブパルスとイｒって
いる。１−）ホのＪ、うにして、第４図に示したＪ、う
＜ｒアナログ信号状態であった入力端子１に入力された
信号は第３図に示した回路にＪニー、）で、第３図に示
した回路以降の各（キデジタル処理を可能にする２値の
ア゛ジタル信号に変換され第５図（１１）に示したＪ：
う％　Ｐ　ＣＭ　”Ｆ−全部分が出力端子１３．７）１
１ろ出力される。

ト述したｊ−うなデータ取り込み回Ｆ８＋沫１）ＯＮ・
１ブ太 ［１セツリの安定度及び信頼性に李きく関与する部分で
あるため、実際のＰＣＭプロ［？ツリの回路においては
、第３図に示した以外の回路要素が含まれている。例え
ば、演詐増幅器２，３の反転入力端子に入力される比較
用基準電圧（Ｊｌ、可変抵抗器ＶＲ１，ＶＲ２Ｊ：り供
給さ１′１．ているが、これを自動的に最適値に設定す
る回路亡、入力１３号のレベル変動を補正するためにへ
ＧＣ回路を入力端子１の前段に挿入する手段等がとられ
ている。

−’１　２　’− ３〒−したｊ゛−夕取り込み回路の動作、ｒ（［明では
入力信号どして第１Ｉ　ｌ？Ｉじ示１．たＪ：　−）　
＜ｒ良好イｆアーｒパターンを有する信号を入力信８と
１．、、　’？Ｔ　ｌ及）（き１．−、　、。

しかし、実際には使用づる＼／　Ｔ　ＲにＪ：り保／イ
イＴ１古８波形及びアー（パターンを？する。１標準時
間上−ドでＶＴＲを使用した場合には第４図にホした」
、うな比較的良好な再生信号波形及びアイパターンが得
られるが、長時間−ロードで＼／丁［マを１土用した鳴
合には、−＝般拘に再生信ｎ　ｆＪ、’　Ｓ　　′Ｎ比
の劣化及び高域成分の低下が生じる３、第６図はＶＴＲ
を艮−アイパターン呑劣化して壬 る。１）に、ｊ゛−夕同期信ｑ　１０１０に相当Ｊる部
分の波形はデータ信号のアイパーンのレンターレベル［
１に対して、低めのレベル１．−などｒ　ｌｔＩ向があ
る。

このＩζめ、第３図に示したア゛−タ取り込み回路に第
６図に示しｋ　、、Ｊ、う＜、−再生信号波形を入力信
号どして入）〕すると、１０１０のデータ同期信［Ｊの
最初の１の検出の際に検出ミスが発と１−シ、結甲的に
誤ったデータを出力りることになる。更に、良好（７ア
イパターンが１すられないことに」：す、わずかな外乱
（例えば゛り１コス１〜−り、ジッタ）にＪ、っでもデ
゛−タ誤りを生ずることになる。

従って、上述した従来方式によるデータ取り込み回路で
構成されたＰＣＭブ１］セッサは、ＶＴＲの長時間士−
ドに対応する際にデータの誤りが多過ぎるため良好な再
生合声を得ることができないという欠点を有していた。

（問題点を解消するための手段） 本発明（，１、−１−述の問題点を解消するために、１
０１０のパターンのデータ同期信号とデータ低目どから
なるア゛ジタル信号を所定の７４−マツ１〜にＪ：り記
録・再生装置に記録・再生を行なうＰＣＭ記録・再生装
置において、前記データ同期信号を制御信号として、利
得制御回路にＪ：り前記ｆ−タ信用の利１！７制陣を行
なうデジタル信号の波形処理１５式を提供するものであ
る。

（発明の実施例） 以下に、本発明になるデジタル信号の波形処即方式の実
施例を第６図乃〒第１１図を参照１ノで説明Ｊる。第６
図はＶＴＲＧ長時間ｔ−１：で使用した場合の再生Ｐ　
ＣＭ信号波形の一例を示り′図、第７図は高域成分の補
正の方法を３１明するための図、第８図（Δ）（Ｂ）は
再生ｐ　ＣＭ信号のデータ同期信号の部分を拡大した波
形を示す図、第９図は本発明になるデータ取り込み回路
の一実施例を示すブ［１ツク図、第１０図は第９図に示
したデータ取り込み回路の刊１「１制御回路の一例を示
す回路図、第１１図（△）〜（、））は第９図に示（）
たデータ取り込み回路を説明するだめの図である。

最初に再生信号のアイパターンの改良について説明する
。ｊ゛ジタル信＠伝送において、一般に、信号のアイパ
ターンが劣化する原因どして考えられるのは、伝送路の
周波数特性、群ｊＹ延特↑ｊの不良、歪率、Ｓ　、−’
　Ｎ比の劣化等であり、航速したＶＴＲの長時間七−ド
で記録し再生した場合の再生ＰＣＭ信号波形の一例を示
す図である第６図においでアイパターンが劣化している
のはデータが　　　１０１０４０・・・の時及び１又は
０のｊ゛′−タが単発的に現１５− す れ７、：ときに信号レベルが減少＃＃≠るＩＬ７め（パ
ある。

即Ｉ）／イパターン劣化の原因は高域成分の減衰が主イ
ｆ原囚である。したがってＶ　Ｔ　ＲＦＴ　ａ：信号の
高域成分を補正してヤ）ればアイパターンを改善するこ
とができる。ここで、高域成分とはビット伝送周波数を
「どした時ｆ　／　２　ｍ後の周波数成分を示しており
、従って、例えば、第７図に示したＪンうに周波数ｆ／
２近傍を中心として周波数特性を変化させればアイパタ
ーンが改善される。

次に、周波数特性の変化量について考えてみると、これ
は、各種ＶＴＲの特性のばらつきに」：つＣ１、でれて
れの周波数特性の変化量が異なること（Ｊ明白である。

つまり、第６図に示したよ−うな信号に対Ｉ）で、最適
アイパターンが得られるように高域成分を補正した状態
のままで、第４図に示した良好なアイパターンの１１１
月を入力したとすれば、良好なアイパターンの高域成分
を補正し過ぎて良好イｒア７パターンを劣化さ「でしま
う。従って、上述したことより、ＰＣＭプロセッサに接
続する＼／　Ｔ　Ｒを変えた時１；Ｌ−ｂらろん、同一
のＶＴＲでも　１６− 長ＩＪｉ間′］云−ドと漂１ｉ！　ＩＩ；’１間■−ド
どの場合では周波数特性の補正量をそれぞれ別の藺で設
定する必要がある口とが４つかり、：１だ、再生Ｐ　Ｃ
Ｍ信号の状態によって高域成分の利得調整を自動的に行
イ１）ことが必要であり、高域成分の利１ｑ調整を自動
的に行なうために、再生ＰＣＭ信号中の１０１０のデー
タ同期信号の信号波形の状態より制御イ８目を１９にと
が考えられる。第８図（△）　　（１’３）は、再生Ｐ
ＣＭ信号のうら、特に、データ同期信号付近を拡大して
示した図で、第８図（△）は、良好ム伝送特性の場合、
第８図（Ｂ）は高域成分が減衰している場合である。第
８図（Ａ）に示すような伝送特性が良好な場合は、１０
１０のデータ同期信号の第１番目の１のピークレベルＦ
ａと第２１目の１のピークレベルＥｂどはほとｌυど等
Ｌノい。更に、データ同期信号中の第１番目の０のピー
クレベルＥｃと第２番［」の１のピークレベルＥｂとの
ピークレベルの差 １’Ｆ　１．）　−Ｅ　Ｃ も所定のＩｋ　（０，３［Ｖ　］　）となっている。こ
の所定の値とは第１図で示したよう＜＞　Ｐ　ＣＭ記録
時の信用波形におりるデータ同期信号及びデータ部分の
信号レベルで、ＦＩＡＪフ４−マットにおいては（１，
３［Ｖ］と４ｆつでいるものである。

一方、第８図（Ｂ）に示したように、高域成分が不足し
ている場合は１０１０のデ−タ同期信号の第１笛１］の
１のピークレベル［ａ　’　ＩＪ第２雷目の１のピーク
レベルＥ　ｈ　’より°ｂ低く、なる傾向に（１りり、
更に第１Ｍ目のＯのピークレベルをＦ　Ｃ１としたどき
、 Ｅｌ）’　−［ｃ’ は所定の値よりも小さくなりでいる。これらの現象を利
用して高域成分の利得制御用の制御信号をｉｑている。

イｒお、制御信号を生成するには次に示１３つの方法が
考えられる。

■　　　「ｂ’　−［ａ’ ■　　　ＩＥ　＋、）　’　−Ｅ　に　’■　　　■■
の方法を同時に用いる。

次に、ト述した制御信号を用いて、高域成分の利ＩＩ７
制御を行なう方法を第９図を参照して行な−う。

ｕｊＯ図にＪｊいて、第３図と同一の構成要素に（ｊ同
一＝の符号をイ」シてでのび１明を省略７）る。１“（
Ｊ１人力幅１子、５　’　、　６　’　ｌ；１．７　ラ
フ回路、ｉ　！ｉ　１．１：　Ａ　Ｇ　Ｃ回路、ＩＧＬ
ｉ利得＆ｌＩ　ｔｉｌｌ　？　路、１７　ｔＪ、　遅延
ｆｉ’ｌ路、１１１．１り、２０はサンプルホールド回
路、２１　＋、、ｉ加減紳回路、２２゜２３はラッチ回
路、２４，２５．２０１１ｉＡ　Ｎ　Ｉ）回路て゛ある
。

入力端子１’ｌＪ：ＡＧＣ回路１５及び刊１９制御回路
１６を介した後、−ｙノが演算増幅器２及び３の１［反
転入力端子に接続Ｊるとバに、他方は遅延回路１７を介
して、リーンプルホールド回路１１１．　ＩＪ　２０に
接続している。１）づ／プルホールド回路１８．１９．
２Ｑｔ；Ｌ加減算回路２１に接続されてｄ５す、加減停
回路２１は利得制御回路１Ｇに接続されＣＪｊす、利得
制御回路１６、遅延回路１７．１ｖンプルホ一ルド回路
１８．１９゜２０、加減輝回路２１に、ｊ；リフＣ−ド
パツクループを形成している。演算増幅器２の出力端子
１ｉ第３図に示したデータ取り込み回路と同様にインバ
ータ４を介した後にラッチ回路５，６にＱ端子の反転出
力端子であるＱ端子を設置Ｊたラップ回路５′。

６′のクロック端子（第９図中？・で示してＪｊす、　
１９− 他のラップ回路も同様に示しである。）に接続しており
、また、演算増幅器２の出力端子はラップ回路２２．２
３のクロック端子に接続されている。演算増幅器３の出
力端子はラッチ回路５１．６＋　。

２２、２３のＣＬ　Ｒ端子に接続している。ラップ回路
２２のＤ端子は電源端子に接続してＪｊす、Ｑ端子はラ
ッチ回路２３のＤ端子に接続Ｊ−ると共に、ＡＮＤ回路
２４の入力端子に接続している。ラッチ回路５′のＱ端
子）まＡＮＤ回路２４の入力端子に接続しでおり、ＡＮ
Ｄ回路２４の出力端子（：ｌサンプルホールド回路１８
に接続している。ラッチ回路５゛は第３図に示ｌ）た１
−り取り込み回路と同様にラッチ回路６′のＤ端子に接
続すると共に、ＡＮＤ回路２５の入力端子に接続してい
る。ラッチ回路２３のＱ端子はＡＮＤ回路２５０入り端
子に接続し、ＡＮＤ回路２５の出力端子はサンプルホー
ルド回路１９に接続している。ラッチ回路２３のＱ端子
はＡＮＤ回路２６の入力端子に接続中呑零洪＃、ラッチ
回路６′のＱ端子はＡＮＤ回路２６の入力端子に接続し
、ＡＮ　Ｄ６ 回路共の出力端子はサンプルボールド回路２０に接　２
０− 続している。

Ｖ　Ｔ　Ｒからの再生Ｐ　ＣＭ信ｊ；３１１人入力端子
′に入力され、ＡＧＣ回路１５に送られろＶ　Ｔ　Ｉ’
（の再生ＰＣＭ信号のレベルの変Ｖ口、１．わ１Ｊ’か
であるので、ＡＧＣ回路１５は省略しても問題はない。

前記再生信号は利ｉｎ　ｆｂｌ　ｔｉｌ１回路１６に入
ツノされる。利１７制御回路１６は後述する加減棹回路
２１の出力信［）を制御信号とし、入力信号の高域成分
の利得を変化させる回路で、例えば、第１０図に示ツＪ
：うな回路である。

第１０図において、２７１ま演算増幅器、２８はＩ”［
ＥＴ。

Ｒ１−Ｒ５は抵抗器、ＣＩ−Ｃ２はコンデンサである。

ＡＧＣ回路１５からのｖ　’ｒ　Ｒの再生的Ｐ　ＣＭ丹
が入力される入力端子は、抵抗器Ｒ１を介して演算増幅
器２７の非反転入力端子に接続されており、演算増幅器
２７の非反転入力端子には他端が接地された抵抗器Ｒ２
の一端が接続されている。演算増幅器２７の出力端子（
Ｊ遅延回路１６に接続すると共に、抵抗器Ｒ３及び二］
ンデンリＣＩからなる並列回路を介した後、他端が接地
された抵抗器Ｒ４の一端及び演算増幅器２７の反転入力
端子に接続している。

加減算回路２１の出力端子は、ＦＥＴ２８のグー］へに
１＆　８１１−／、Ｆ　［Ｔ　２８（７）　トＬ／　−
１’　ンＩＪ：　抵抗器Ｒ５、ｌ］　ンデシリ０２から
なる直列回路を介して、演算増幅器２７の反転入力端子
に接続し、ＦＥＴ２８のソースは接地されている。第１
０図に示した抵抗器Ｒ１゜１ｉ　２　ｆ、１刊１′７制
御回路１６全体の利１ｑを調整づるために挿入されてい
る。利得制御回路１Ｇで高域成分の刊１９を制御４るに
はＦＥＴ２８の可変抵抗特性を利用し０行＜、う。つま
り抵抗器Ｒ３，Ｒ４を等しく、史に抵抗器Ｒ１，Ｒ２を
等しくづれば低域での利ＩｑＬｊ、　１どなり、高域成
分はコンデンサＣ２に」、り補正され、その補正用は抵
抗器Ｒ５とＦ［Ｉ”２８のドしツイン・・ソース間の抵
抗値により決定される。

しかし、これだけでは高域成分の利得は第７図中に破線
で示したように不必要な高域成分も補↑Ｆされてしまい
、Ｓ　、／　Ｎ比が悪化するので、帰還抵抗（゛ある抵
抗器Ｒ３に適当な値のコンデンサＣ１を並列に接続した
方がＪ：り良い結果どなる。以］二のようにして、第１
０図に示しｉ＝利１！１制陣回路１６は抵抗器及び］ン
デンリで高域成分の利得を制御することができたが、こ
れ以外にもｎＴ遅延特（１−良好な１ヘランスバーサル
フイルタを用いろ方法等考え１うれる。

次に利得制御回路１６の制御を行イ（うたぬの制御信号
に−）い（第１１図を参照しながら八；（明りる。第１
１図（△）ＩＪ５△ＧＣ回路１５の出力信号の波形を示
す図、第１１図（Ｂ）は利得制御回路１６の出力信号の
波形を示Ｊ図、第１１図（Ｃ）　　■））（Ｅ）（Ｆ）
（Ｊラッチ回路５’　、　６’　、　２２．２３のＱ端
子の出ツノ信用波形を示Ｊ図、第１１図（Ｇ）（ト１）
（１）はＡＮＤ回路２４．２５．２６の出力信号の波形
を示ず図、第１１図（、Ｊ）は遅延回路１７の出力信号
の波形を示す図である。制御信号は、前述した１０１０
のデータ制御信＋３１／）ピーク１．ノベル「三ａ’　
、　Ｆｂ’　、ＥＣ’より生成される。。ピークレベル
［ａ’　、［ｂ’　。

「Ｃ′の検出はリンプルホールド回路１８．１９．２０
にＪ、り行イｉ：　ｔ）　４’１．　’Ｔいるａ＋ｆン
ブルホールドバルス１ｔｆｆｉ１１図（Ｇ　）　　（＋
−１）　　（Ｉ　）ｔ：示し７．Ｔりｒミング関係を有
する信８１゛、これらの信号はラッチ回路５’　、　Ｃ
Ｖ　、　２２．２３の出力及びＡＮＤ回路２４．２５゜
＝　２３− ２６ニ、１：す生成すｔＬル。１１１図（Ｃ）（Ｄ＞（
Ｅ）（Ｆ）はラッチ回路５’　、　６’　、　２２．２
３のＱ端子の出力のタイミング関係を示しており、Ｑ端
子の出力４．ＩＩ　Ｑ端子の出力の極性反転出力である
。すなわち、サンプルホールドパルスであるＡＮＤ回路
２４、２５．２６のそれぞれの出力信号は１０１０のデ
ータ同期信号の第１番目の１、第１番目の０１第２番目
の１にそれぞれ相当しており、他の回路によっても生成
可能であるが第９図に示した回路は従来の回路に若干の
回路要素を追加するだけで、実現することが可能である
。

ところで、上述した実施例においては、１ｏｉｏのデー
タ同期信号のピークレベルＥａ’　、Ｅｂ’　。

Ｅ　Ｃ）を検出するにあたり、ピーク値ホールド回路で
はなくサンプルホールド回路１８．１９．２０を用いて
いる。この理由はサンプルホールド回路はピーク値ホー
ルド回路に較べて検出時間が短いため、サンプルホール
ド回路の方がピーク値ホールド回路より回路構成が簡略
化できるからである。しかし、サンプルホールド回路を
用いたことにより、−２４− ［Ｌンプル小−ルトパルス１２Ｂ　３３　、（：、ある
ＡＮＤ回路２４゜２５、２６のイれぞれの出〕）　’ｌ
＋ｉ　ｎのタイミングではピーク値を検出り−るこがＴ
′さないのＣ・、第１１図（Ｂ）に示した利得制御回路
１６の出力信号を遅延回路１７（ごまって、遅延させる
ことが必要であり、ぞの；Ｙ延吊は→ｊシンブルールド
パルスのＳ’Ｚ下がり］−ツジにＪ３いて、データ同期
信号のピーク値どイするような値が選ばれる。第１１図
（Ｊ　）　Ｌｌ　ｉｌ′ｉ、延したＰＣＭ信８の波形で
（（りる。

」−）！ＩｉのＪ、うにして、リーンプルホールド回路
１８゜１９、２０において、データ同期信号のピークレ
ベルＥａ’　、Ｆｂ’　、ＥＣ’が検出され、加減算回
路２１に送られる。加減算回路２１（Ｊ演ｒ１増幅器に
よる直流信号（実際は若干のレベル変動を伴っている）
の加減管を行な）回路で、上述した ■　ＩＥ　１．）’−Ｆ　ａ’ ｑ）［１）′［Ｃ１ 笠の生成を行なうと几に、利４ｒ７制罪回路１６に用い
られているＦｌ：Ｔ’；’８の特性にあった利ｊり制御
、レベルシフ［〜雪す行なっている。ところで第９図に
示した回路においては、データ同期信号のピークレベル
検出信号どして刊１９制御回路１Ｇの出力信シ３を用い
ており、その検出結果Ｊ、す、生成した制御信号を利得
制御回路１６にフィードバックしている。

Ｅ＋−なわち高域成分のｉ！Ｊ　１！？制御はフィード
バックループを形成していることにｌＪ−る。これどは
別に遅延回路１７の入力信号どし−Ｕ、ＡＧＣ回路１５
の出力を用いるフィードフォワード方式も可能であるが
、上記実施例のフィードバック方式の方が制御回路に用
いるＦＥＴの特性のばらつきを吸収でき、Ｊ：り正確ｒ
ｈ利１９制御を行なうことが可能で（１’ｌる。このＪ
：゛うにフィードバックループが形成されるので、刊１
り制御回路の出力信号は第１１図（Ｂ）に示したＪ：う
に、第１１図（Ａ）に示したへＧＣ回路１６の出力と比
較してアイパターンが改善される。

ここで前）ホした高域成分の利得制御を行な−う制御信
用の生成に関づ−る■■■の３つの方法について詳しく
説明Ｊる。

■においては、篩用したＦｌ：）’−Ｅｒａ’がＯより
大きいとき、′ＴＪなわら［１〕″が［ａ′より太さい
どさは高域成分の利得を上げて、［Ｅ］′が［１つ′よ
り人さく４する」；うにする。多くの場合この乃ｄ１で
アイパターン（Ｌ改ｉ４されるが、ごく一部の用命にお
いて（Ｊ、高域成ブ）を補正１ノでｔ）Ｅ　ａ　’が１
１．′より大きくならない１ｎ合がある。このＪ−うな
口）（こはフィードバック方式よりもノイードフ月ワー
ド方式の方が有効となる。

■にＪ３いては、粋出しＬ：　［１，）　’−Ｅ　に　
’が所定値（０，３［Ｖ］　）　Ｊ、り小ざい場合ｌ−
１、高域成分の刊冑を上げるようなフィードバックルー
プのｉｊ、Ｓ成をとるどにり効果的である。

■においては、フィードバックループ、フィードフオワ
ードのどちらの構成に対【ノでも有効であるが、■■と
比較して？Ｓ　Ｔ部品点数が増加Ｊる。

ｈお（Ｊ）　（ｇ）に４３いて１：Ｊｌ、第９図中に示
したサンプルホールド回路及びＡ　Ｎ　Ｄ回路の一部を
省略することができる。上述したことＪ、す、ＶＴＲの
長時間モードに対応するＰ　ＣＭプロしツリｌＪ不安定
で、問題の多かったが上述のデータ取り込み回路を用い
ることにより、極めて安定なデータ取り込みが２７− 可能になり、また、従来のＰ　ＣＭプロセッサに用いら
れていたＬＳＩ等を流用してデータ取り込み回路を構成
することも可能である。

（発明の効果） 本発明は上述の如き構成Ｃあるので、テープランニング
コストが優れているＶＴＲの長時間モードにおいても、
デジタル伝送路の特性のばらつきによる再生ＰＣＭ信号
のアイパターンの劣化を自動的に補正し、安定に正確な
データ取り込みが可能で、信頼性、安定性が極めて高い
という利点を有Ｊ−る。

【図面の簡単な説明】

第１図はＥＩＡＪテクニカルファイルに記載されたフォ
ーマットに準拠したＰＣＭ信号の波形を示した図、第２
図はＶＴＲより再生されたＰ　ＣＭ信号の波形の一例を
示す図、第３図は第２図に示したＶｌ’Ｒの再生信号か
らデータを抽出するデータ取り込み回路の一例を示す図
、第４図は第３図に示したデータ取り込み回路に入力さ
れるＶＴＲの再生信号の一例を示す図、第５図は第３図
に示２８− したア゛−り取り込み回路の動作を説明りるための図、
第６図乃至第１１図１．１本発明の詳細な説明するため
のしので、第６図はＶＴＲを長時間モードで使用した場
合の再生ＰＣＭ侶月波形の　例を示す図、第７図は高域
成分の補正の方法を説明りるための図、第８図（Ａ＞（
Ｂ）は再生ＰＣＭ信号のア゛−タ同期信号の部分を拡大
ｌＪだ波形を示す図、第９図は本発明になるＴ’−夕取
り込み回路の一実施例を示すブロック図、第１０図は第
９図に示したデータ取り込み回路の利１Ｇ　ｆｆｉ！Ｉ
　ｎ回路の一例を示す回路図、第１１図（Ａ）−ＬＪ、
）は第９図に示したデータ取り込み回路を説明するため
の図である。 １．１′・・・・・・入力端子、？、３・・・・・・演
惇増幅器、４・・・・・・インバータ、 ５．５’　、６．６’　、７，８．・・・・・・ラッヂ
回路、９・・・・・・分周回路、１０・・・・・・Ａ　
Ｎ　＋’）回路、１１・・・・・・出力端子、１２・・
・・・・インバータ、１３・・・・・・出力端子、１４
・・・・・・クロックパルス入力端子、１５・・・・・
・△ＧＣ回路、１６川川利得制罪回路、１７・・・・・
・遅延回路、 １８，１９．２０・・・・・・ザンプルホールド回路、
２１・・・・・・加減碑回路、２２．２３・・・・・・
ラッチ回路、２４．２５．２６・・・・・・ＡＮＤ回路
、２１・・・・・・演算増幅器、２８・・・・・・ＦＥ
Ｔ１ＶＲ＋、ＶＲ２・・・・・・可変抵抗器、Ｒ１−Ｒ
５・・・・・・抵抗器、 Ｃ１〜Ｃ２・・・・・・コンデンサ。 特許出願人　　日本ビクター株式会社 ３１− −９４− 願　　　　セ　　　　≧　　　　ト ′１′９図 才１０目 １ ７１１目 ９５− （ｆｆ）

Claims (1)

【特許請求の範囲】
1. （１）１０１０のパターンのデータ同期信号とデータ信
   号とからなるデジタル信号を所定のフォーマツ１〜によ
   り記録・再生装置に記録・再生を行なうＰＣＭ記録・再
   生装置において、前記データ同期信号を制御信号として
   、利得制御回路により前記データ信号の利得制御を行な
   うデジタル信号の波形処理方式。 〈２）前記データ同期信号の第１番目の１の信号のレベ
   ルと第２番目の１の信号のレベルとのレベル差を検出し
   、これを制御信号とする特許請求の範囲第１項記載のデ
   ジタル信号の波形処理方式（３）前記データ同期信号の
   第２番目の１の信号のレベルと第１番目のＯの信号のレ
   ベルとのレベル差を検出し、これを制御信号とする特許
   請求の範囲第１項記載のデジタル信号の波形処理方式（
   ４）前記データ同期Ｉ＠呂の第１番目の１の信号のレベ
   ルと第２雷口の１の信シシの１．ノベルどのレベル差を
   検出し、前記データ同１１ＪＪＬ号の第２　？ｌｉ　ｌ
   −１の１の信号のレベルと第１笛目の０の信号のレベル
   とのレベル差を検出し、これらを制御信号とする特に′
   １請５１：の範囲第１項記載のデジタル信号の波形処理
   方式