JPS59210442A - 表面処理方法 - Google Patents

表面処理方法

Info

Publication number
JPS59210442A
JPS59210442A JP58084743A JP8474383A JPS59210442A JP S59210442 A JPS59210442 A JP S59210442A JP 58084743 A JP58084743 A JP 58084743A JP 8474383 A JP8474383 A JP 8474383A JP S59210442 A JPS59210442 A JP S59210442A
Authority
JP
Japan
Prior art keywords
level
time
processing
end point
etching
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP58084743A
Other languages
English (en)
Other versions
JPS6240701B2 (ja
Inventor
Masakazu Saida
斎田 政和
Takeshi Takada
剛 高田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Dainippon Screen Manufacturing Co Ltd
Original Assignee
Dainippon Screen Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Dainippon Screen Manufacturing Co Ltd filed Critical Dainippon Screen Manufacturing Co Ltd
Priority to JP58084743A priority Critical patent/JPS59210442A/ja
Publication of JPS59210442A publication Critical patent/JPS59210442A/ja
Publication of JPS6240701B2 publication Critical patent/JPS6240701B2/ja
Granted legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Preparing Plates And Mask In Photomechanical Process (AREA)
  • ing And Chemical Polishing (AREA)
  • Drying Of Semiconductors (AREA)
  • Investigating Or Analysing Materials By Optical Means (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 (イ)産業上の利用分野 この発明は、フォトマスクを製造する際のエツチング処
理等、基板の表面処理時の処理状態を検知し、その終点
を自動的に検出する方法に関するものである。
(ロン 従来技術 半導体の製造に使用されるフォトマスクは、通常、金属
を表面に蒸着したガラス等の基板に7オトレジスtを塗
布する工程と、当該フォトレジスト膜へマスクパターン
全焼(Jけ、しかる彼所要の現像液で現像することによ
って7オトレジスト膜をパターン化する工程と、現像処
理により露出した金属78膜をエツチングする工程等金
経て作成される。かかるフォトマスクの作成工程のうち
、特にエツチングの工程で(d1高V4度な処理が請求
され、その終点の正確な制御が必要となる。このため、
従来からこのエツチング処理の終点を高M度に検出する
ための種々の試みがなされている。
例えば、特開昭56−158872号では、]オドマス
ク面上の有効領域外にエツチングの進行度合を検出する
だめの光透過率測定用区域を設け、その区域における光
透過率を測定して、エツチングの終点を検出する方法が
提案されている。
しかしな示ら、この先M発明では、エツチングの終点を
検知する方法として、透過光量の前後2回のサンプル値
の差分をと9、それを連続した10点位で平均化する方
法が採られているので、エツチングの進行度合が一時停
滞するような場合、例えば、蒸着された金属薄膜の下に
難溶性の酸化膜が存在するような場合には、エツチング
処理の真の終点に到る前に、上記の一時停滞をもってエ
ツチング処理の終点と見看されてし捷う惧れがある。
また、金属薄膜を蒸着したガラス基板に対する透過光量
は、当該金属の種類や該金属の酸化膜の有無、或はガラ
ス基板の材質、厚さ等により様々に変化するので、上記
のような平均化処理では、正確にエツチング処理の終点
を検出することはできない難点がある。
一方、表面処理中における回転処理装置(ヌピンナー)
へのガラス基板等の保持手段としては、スピンナーヘッ
ド部の真空チャックによる真空吸着方式が一般的である
が、その他に、ガラス基板等の四隅を固定保持する簡易
型の固定保持桟方式のものが知られている。
かかる簡易型の固定保持桟方式のものを使用する場合に
は、ガラス基板等の四隅を保5持するための桟が、当該
基板等に対する透過光量を検出するだめの光ビームを断
続的に遮断してし1つので、前述したような平均化処理
では、エツチング処理の終点の正確な検出は更に難かし
くなる。
el)発明の目的 この発明は、かかる従来方法における不都合を解決すべ
く考えられたもので、前記簡易型の固定保持桟を用いた
場合でも、或は、エツチングの進行度合に前記した如き
一時的な停滞が生じる場合でも、さらにはいか社る透過
光量特注を有するフォトマフ、りであっても、極めて正
確にエツチング処理等の表面処理の終点を検出すること
ができる新たな方法を提供することにある。
に) 発明の4黄成 この発明は、上記目的を達成するために次のような技術
的手段を猫したもので、その要旨とするところは、被処
理物に苅する透過光量を光電変換素子で検出して、当該
検出レベルの変化から、該被処理物の表面処理状態を検
知する方法において、前記検出レベルが、段階的に設定
される所定の目標レベルを所定時11道内に越えたか否
かを各段階ごとに検知するもので、成る段階での所定の
目標レベルを越えた場合には、当該目標レベルに所定レ
ベルを力i」えたレベルを次なる段階の新たな目標レベ
ルとして設定し、再び検出レベルが所定時間内に当該新
なる[1標レベルを越えたが否かを検知し、検出レベル
が所定時間内に所定の目標レベルを越えなかった場合に
、当該時点をもって処理の終点とすることを特徴とする
ものである。換言すれば、検出レベルが所定時間内に所
定レベル幅変化したか否かを検知し、変化すれば、さら
に検出レベルが次なる所定し基ル幅を所定時間内に変化
した力・否かを検知し、こうして所定時間内という制限
の下で検出レベルの所定幅の変化を順次検知して、もは
や検出レベルが次なる所定レベル輻を越えることができ
なくなれば、その時点をもって処理の終点とするもので
ある。このように、この発明は、被処理物に対する処理
状態を、段階的に設定される目標レベルと処理時間とに
より検知しているため、適確に処理の終点を検出するこ
とができるのである。
したがって例えば、第1図に示すよりに、被処理物に対
する透過光す全特性がイ)〜に)の各線図に示すように
様々に変化する場合でも、表面処理の正確な終点検出が
できるのであるっ(ホ)発明の実施例 第3図、第4図は、この発明の実施に使用する固定保持
核酸のスピンナーヘッド部の概略構成を示すもので、そ
のうち第3図は、ヘッド部の平面図を示し、第4図は、
その側断面図を示す。
これらの肉において、被処理物(1)は、ガラス基板或
はシリコン等の半導体基板0の表面に金属薄膜を蒸着し
、その上面にフォトレジストを塗布乾燥した後、該フォ
トレジストに所要のパターンを焼付、現像したものであ
る。
ヘッド部(2)は、スピンドル(SP)に結合された中
央部(C)と、該中火部C)から水平面内において4方
に等距離延びるアーム向と、各アーム(B)の先端部に
形成された、−71の基板保持用ピン(3)と基板載置
用ピン(4)とから構成されており、被処理物(1)は
、基板載置用ピン(4)上に載置され、その四隅全基板
保持用ビン(3)で保持された1丑、水平面内で回転せ
しめられるようになっている。光源検出部(S)は、板
状の被処理物(1)の上下面に対向配設された、一対の
受光用ファイバー(5)と投光用ファイバー(6)、並
びに、これらのファイバーf5+ (61の一端を保持
するホルダー(7)とから構成されて訃9、被処理物(
1)に対する透過光@を検出するようにされている。
第5図は、前記スピンナーベッド部(21f: 含む全
体の概略構成図を示し、この図において、(810″i
前記受光用フアイバー(5)によって伝導された光をそ
の光量に比例した電気量に変換する光電変換素子で、こ
の実施例では、第2図に示すように、受光用ファイバー
(5)の受光hiが増すと、該変換素子(8)の出力電
圧は低下するようにロウアクティブに構成されている。
(9)は、該変換素子(8)の出力を増幅する増幅器で
、その出力(V+)はA/D変換器(10)に入力され
るとともに、比較器(il)の一方の端子に入力される
。比峻器圓の他方の端子には、D/A変換器(12)の
出力(v2)が基準電圧として入力され、前記出力(■
1)が当該基準電圧(■2)以下になると、判別信号(
Ep)を出力するよう構成されている。また、その判別
信号(EP )は、ラッチ回路時に所定時間保持された
後、後述するEND信号としてCP”0ft4)にカ輸
れる。CP U Q4) fd、内蔵のメモリ(図示せ
ず)にあらかじめ設定された所定レベル値Eを読出して
V2−V+ −Eに相当する演算を行ない、これを前記
した如(、D/A変−i?!器(1,21金介し、アナ
ログ基準電圧(■2)と12て、比較器(11)に出力
する一方、入力された前記END信号信号例制御プログ
ラムにタイマー等により、被処理物(1)の処理の終点
が検知できる構成となっている。
次に、かかる構成の装置全圧いてこの発明を実施する場
合の具体的歌手順金、第6.第7図に示すフローチャー
トに基づいて説明する。
まず初めに、図示しない入力装置?’? k用いてCP
Uf14)のメモリ装置に前記した最初の目1票レベル
値となるべき所定のレベル値Eと検出時間TEとを設定
する(ステップA、、B)。。
この場合の所定のレベル値E並びに検111詩間TBは
、実験等によってあらかじめ適宜に選定サレるべきもの
であるが、例えば第1図(ハ)に示すように被処理fl
/A(11に対する透過光量が処理進行中に一時停滞す
るような場合には、当該停滞時間(TD)よりも長くな
ければならない。
入力装置によるかかる設定が終了すると、次に被処理物
(1)の、処理前における固有の透過光量を測定し、そ
の時の検出レベ/I/(V’+’)をCPU (1(イ
)のメモリ装置に記憶する(ステップC)。次にcpu
j4)は、設定された所定のレベル値Eを用いて、Vu
 = Vl’ −Eなる演算を行ない、該演算値を検出
レベルを、到達すべき目標レベルとしてD/A変換変換
器弁して比較器01)に入力する(ステップD)。次に
被処理物(1)に対する表面処理、例えばエツチング処
理を開始する(ステップE)。この場合、スピンナーヘ
ッド部(2)(は、定速回転されているので、投光ファ
イバー(6)から照射される光ビームは、ヘッド部(2
)を構成するアーム但)によって1/4回転毎に遮断さ
れ、その結果光電変換累子(8)から出力される検出レ
ベルは、第2図に示すようにVoとV+’との間で周期
的に変化する。尚、この図において、Voけ、前記アー
ム(B)が投光ファイバー(6)からの照射光を遮断し
た時に出力される光電変換素子(8)の検出レベルであ
り、徐だ、V+’は、投光ファイバー(6)からの光ビ
ームがエツチング処理する前に被処理物(1)全透過し
た時に出力される光電変換素子(8)の検出レベルであ
る。そして、被処理物(1)に対するエツチング処理が
進むに連れ、当該被処理物(1)に対する透過光量が漸
増し、その結果、第2図に示すようなパルス信号が検出
される。これは、被処理物(1)に施されたマスクパタ
ーン、即チ、フォ1−レジヌトが残った部分と、レジス
トが除去された部分とに応じた同隔て出力されるもので
ある。
次にCPU(14)は、プログラムからの指令に基づい
て前記ラッチ回路(13)からのEND1言号全計数す
るための初期値として、例えば「3」全内蔵のレジスタ
にセットしくステップF)。
続いて上記END信号の有無を繰ジ返しチェックする(
ステップG)。そして、エツチング処理が進行し、パル
ス信号のレベルが第2これがラッチ回路(13)にいっ
たんラッチされた後、END信号としてCPUQ4)に
入力される。
CPU(14)は、このEND信号が入力された事を検
知すると、次のステップHで、前記レジスタの内容全1
だけ減少させ、続いて前記ラッチ回路(131をリセッ
トする(ステップI)。
これにより、ラッチ回路03)からCPU(14)への
END信号の入力は停止される。次に、前記CPU(1
4)内のレジスlの内容が0になったか否かをチェック
しくステップJ)、0になっていなければ、再びステッ
プGに戻って、前記END信号の有無をチェックする。
また、前記レジスタの内容が0になっておれば、次fx
ル目標vへtVVzx トL、”C1Vxz = Vg
+ −Hの演算を行ない、該演′Jf、値をD/A変換
変換器全2して比較器aυに入力する(ステップK)。
続いて、前記ステップFと同様に、END信号を計数す
るだめの初期鎖として例えば「3」がセットされ(ステ
ップL)、続くステップMでタイマーが所定の時間Ti
1.’−セットされる。
これは、以後の透過光量の変化を、前述した検出時間T
Eという時間を限って検知して行くためである。、これ
により、被処理物(1)に対する透過光量が第1図吋)
に示すように変化する場合でも、本発明に係る方法のよ
うに、検出時間TBを一時停滞時間TDよりも長く設定
しておくことにより1誤ってエツチング処理の終点を検
出することがなくなり、任意の透過光量特性を有する被
処理物(1)の場合でも処理の終点を正確に検出するこ
とができる。
次にCPU(14)は、前記ステップGと同様に、EN
D信号の有無をチェックしくステップN)、その結果、
END信号がラッチ回路仏りにラッチされでおれば前記
ステップH,I、Jと同一の処理を実イデする(ステッ
プ0.P、Q)。そして、ステップQ K +;けるチ
ェックの結果、レジスタの内容が0になっておれば、前
記タイマ金すセッI・して、再びステップにの処理に戻
る。そして、この時には、次の目標レベルとして、Vz
s = V12  Eを演算し、これを前記と同様に次
なる目標レベル値として比較器(11)に入力する。
また、ステップNにおけるチェックの結果、END信号
がラッチ回路(13)にラッチされていなければ、次の
ステップSでタイムオーバであるか否かをチェックし、
タイムオーバでなければ再びヌデッグNに戻って、上記
のチェック金繰り返す。
こうして、比較器(11)からの判別信号EPに応動し
て出力されるラッチ回路(L四のE N D信号がもは
や出力されなくなる寸で、前述した目標レベルを次4と
更新しながら(■!1→Vu→Vg1→・・・・・・→
Vty+、 ) 、上記各ステップ■(〜Rに対応する
処理を繰ジ返し突行する゛。
そして、ステップSにおけるチェックの結果、タイマー
の動作時間が前記の検出時間TV。
をオーバーしていれば、エツチング処理等は、一応終了
したものと見有すことができるので、この時点をもって
処理の終点としくステップT)、続くステップUでエツ
チング処理等を停止させる。
尚、被処理物の透過光量特注が第1図に示すように様々
に変化する各種の被処理物に対して、この発明方法を適
用するには、前記ステップMの開始時期を各透過光量特
性に合せてずらせることにより、対処することができる
。唸た、この実施例では、各段階における目標レベル値
を演算するために必要なレベル値Eとして、一定値を設
定する場合について記載し、だが、これに限定されるも
のではなく、例えば、E1≧E2≧E8≧E4≧E6・
・・・・・・・・≧E7Lといった各種のレベル値を設
定し、これらを、被処理物の種類や、透過光量特性等に
よp5種々選択してf史用しても良い。
また、前記した実施例では、被処理物の表面処理をエツ
チング処理として説明したが、本発明に係る方法は、例
えば基板等の現像処理における終点の検出にも適用する
ことができる。
また、前記した実施例では、検出時間TEの制限下で、
段階的に設定される所定の目標レベルを越えたか否かを
確認することにより表面処理の終点を検出するようにし
ているが、さらに別法として、例えば通常のフォトマス
クに対するエツチング開始から終了までの時間をあらか
じめ突験的に求めておき、当該時間に検出時間T、を加
算した時間が経過しても検出レベルが所定の目標レベル
ヲ綽えない時点をもってエツチング処理の終点とするよ
うにすることもできる。
(へ))発明の詳細 な説明1〜だように、この発明は、検出レベルが所定時
間内に2いて所定レベル幅変化したか否かを検知し、変
化すれば、さらに検出レベルが次なる所定レベル幅全所
定時間内において変化したか否かを検知すると云ったよ
うに所定時間内といつ制限の下で検出レベルの所定幅の
変化を段階的に順次検知し、もはや検出レベルが次なる
所定レベル幅を所定時間内に越えることができなくなる
甘で繰ジ返し、その時点をもって、処理の終点としてい
るため、被処理物に対する表面処理の終点を非常に正確
に検出することができる。
【図面の簡単な説明】
第1図は、各種の被処理物に対する透過光量の変化特性
を表わした特性曲線図、第2図は、光電変換素子が出力
する検出信号の波形を示す図、第3図は、この発明方法
の実施に使用する装置の特にヌピンナーヘッド部の平面
図、第4図は、同じくヌビンナーー・ラド部の側断面図
、第5図は、上記装置の全体の概略描成説明図、第6図
、第7図は、この発明の一笑施例を示したフローチャー
トである。 被処理物・・・・・・・・(1) 光電変換素子・・・・・・・・・・・・(8)目標レベ
ル・・・・・・・・・・・・・・・・・・・・V21 
、 V22 、 ■28所定レベル・・・・・・・・・
・・・・・・・・・・・E所定時間・・・・・・・・・
・・・・・・・・・・・・・・・TF。 第1図 第2図 終5転 第3図

Claims (3)

    【特許請求の範囲】
  1. (1)被処理物に対する透過光量全検出して、当該検出
    レベルの変化から、該被処理物の表面処理状態を検知す
    る方法において、前記検出レベlしが、段階的に設定さ
    れる所定の目標レベルを所定時間内において越えたか否
    かを各段階ごとに順次検知し、前記検出レベルが所定時
    間内にその段階における目標レベルを越えない場合に、
    当該時点をもって処理の終点とすることを特徴とする表
    面処理方法。
  2. (2)  被処理物に対する表面処理がエツチング処理
    である特許請求の範囲第1項記載の表面処理方法。
  3. (3)被処理物に対する表面処理が現像処理である特許
    請求の範囲第1項記載の表面処理方法。
JP58084743A 1983-05-13 1983-05-13 表面処理方法 Granted JPS59210442A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP58084743A JPS59210442A (ja) 1983-05-13 1983-05-13 表面処理方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP58084743A JPS59210442A (ja) 1983-05-13 1983-05-13 表面処理方法

Publications (2)

Publication Number Publication Date
JPS59210442A true JPS59210442A (ja) 1984-11-29
JPS6240701B2 JPS6240701B2 (ja) 1987-08-29

Family

ID=13839167

Family Applications (1)

Application Number Title Priority Date Filing Date
JP58084743A Granted JPS59210442A (ja) 1983-05-13 1983-05-13 表面処理方法

Country Status (1)

Country Link
JP (1) JPS59210442A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6435418A (en) * 1987-07-30 1989-02-06 Matsushita Electric Ind Co Ltd Method for evaluating liquid crystal orientational capacity of oriented film

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0161108U (ja) * 1987-10-13 1989-04-18
JPH0240208U (ja) * 1988-09-12 1990-03-19
US7607243B2 (en) 2006-05-03 2009-10-27 Nike, Inc. Athletic or other performance sensing systems

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6435418A (en) * 1987-07-30 1989-02-06 Matsushita Electric Ind Co Ltd Method for evaluating liquid crystal orientational capacity of oriented film

Also Published As

Publication number Publication date
JPS6240701B2 (ja) 1987-08-29

Similar Documents

Publication Publication Date Title
KR100334301B1 (ko) 가열 장치, 가열 장치의 평가법 및 패턴 형성 방법
JP2000124122A5 (ja)
JPS59210442A (ja) 表面処理方法
JPH0198214A (ja) マーキング方法
TW401587B (en) Method for monitoring the dosage/focus/leveling
JPH07142321A (ja) 電子ビーム露光装置の偏向量補正方法
JPS641293A (en) Aligner
JPH0142627B2 (ja)
JPH0142628B2 (ja)
JP3523819B2 (ja) 基板処理装置
JP2600434B2 (ja) レジスト膜欠陥の検出方法
JP3695677B2 (ja) 基板処理方法および装置
JPS6034856A (ja) マ−キング装置
JPH08191046A (ja) 基板処理方法およびそれに使用する装置
JPS6216523A (ja) レジストパタ−ンの現像方法および現像装置
US6643604B1 (en) System for uniformly heating photoresist
JPH0471457B2 (ja)
JPS63186125A (ja) 標準試料の製造方法
JPS63103951A (ja) ゴミ検査装置
JP2005303093A (ja) 熱処理評価方法及び現像処理評価方法
JPS62216230A (ja) 投影露光装置に於けるウエハステ−ジ上の異物検出方法
KR100529459B1 (ko) 노광 장비의 렌즈 균일도 측정 장치
JP2502341B2 (ja) プリント基板のはんだ付け検査方法および装置
Ku et al. Real-time process control to prevent CD variation induced by postexposure delay
JPH03266449A (ja) 機能評価用基板