JPS59208656A

JPS59208656A - Simulator

Info

Publication number: JPS59208656A
Application number: JP8393483A
Authority: JP
Inventors: Toshifumi Tanaka; 敏文田中
Original assignee: Tateisi Electronics Co; Omron Tateisi Electronics Co
Current assignee: Omron Corp
Priority date: 1983-05-12
Filing date: 1983-05-12
Publication date: 1984-11-27

Abstract

PURPOSE:To analyze a tested result after completing the test of a device to be tested by storing information transmitted/received between a processing means and the device to be tested in a memory and outputting the stored contents. CONSTITUTION:The device 1 to be tested is connected to a processing circuit through connection devices PIA1, PIA2. A timer 3, an RAM4, an ROM5, an input device 6, a display device 7, etc. are connected to the circuit 2. A test program loaded from a floppy disc is stored in the RAM2 under control by a control program OS and test data which are the executed result of the test program are stored in the RAM4. In this case, a different display corresponding to the existence of an input/output is executed every testing times and the tested result can be analyzed after the completion of the test of the device 1 to be tested by reading the display.

Description

【発明の詳細な説明】技術分野本発明は、試験対象となっている装置の動作を試験する
ためのシミュレータに関する。TECHNICAL FIELD The present invention relates to a simulator for testing the operation of a device under test.

背景技術先行技術でに、試験対象装置のｍｊ作状ｊ舐などを阿わ
はリアルタイムで陰極線管などの表示装置に表示してい
る。したがって瞬間の動作状態を目で視ることができる
だけであり、後でその試験結果を分析することなどがで
きなかった。BACKGROUND TECHNOLOGY In the prior art, MJ drawings, etc. of a device to be tested are displayed in real time on a display device such as a cathode ray tube. Therefore, it was only possible to visually observe the operating state at the moment, and it was not possible to analyze the test results later.

目　　　的本発明の目的は、試験対象装置の試験を行なったのちに
、その試験結果を分析することができるようにしたシミ
ュレータを提供することである。Purpose An object of the present invention is to provide a simulator that can analyze the test results after testing a device under test.

発明の構成と効果本発明は、（ａｌ試験対象装置に接続さ几る処理手段と
、（ｂ）処理手段と試験対象装置との間で授受された情
報をストアしておくメモリと、（Ｃ）そのメモリの内容
を出力する手段とを含むことを特徴とするシミュレータ
である。Structure and Effects of the Invention The present invention comprises (al) a processing means connected to the test target device; (b) a memory for storing information exchanged between the processing means and the test target device; ) means for outputting the contents of the memory.

本発明によれば、処理手段と試験対象装置との間で授受
された情報がメモリでストアさ几ており、このメモリに
ストアさ′ｎた内容を出力するようにしたので、試験対
象装置の試験を終了したのちに、その試験結果全分析す
ることなどができるようになる。According to the present invention, the information exchanged between the processing means and the device under test is stored in the memory, and the contents stored in this memory are output, so that the information exchanged between the processing means and the device under test is stored. After completing the test, you will be able to analyze all the test results.

実施例第１図は、本発り」の一実施例のグロック図である。試
験対象装＠ｌば、本発明に従うシミュレータによって試
験が行なわれる。この試験対象装置ｌは、夫際の装置で
あってもよく、あるいはマタプログラム動作を実行する
ようにして実際の装置と同様な信号を導出する擬似的な
装置であってもよい。試験対象装置１は、マイクロコン
ピュータなどによって実現される処理回路２に接続装置
ＰＩＡＩ　、ＰＩＡ２を介して接続される。接続装置Ｐ
ＩＡＩ　、ＰＩＡ２に、参照符ｐｉ−ｐ６４で示される
ボートが相互に接続される。処理回路２には、タイマ３
と、ランダムアクセスメモリ４と、リードオンリメモリ
５と、フロッピディスクＦＤと、コンソールタイプライ
クなどのような入力装置６と、陰極線管などの表示装置
７と、ラインプリンタ８とが接続さ几る。Embodiment FIG. 1 is a Glock diagram of an embodiment of this invention. The test device is tested by a simulator according to the invention. This device under test l may be a husband's device or may be a pseudo device that executes master program operations and derives signals similar to those of the actual device. The device under test 1 is connected to a processing circuit 2 realized by a microcomputer or the like via connection devices PIAI and PIA2. Connection device P
A boat indicated by reference numeral pi-p64 is interconnected to IAI and PIA2. The processing circuit 2 includes a timer 3.
A random access memory 4, a read-only memory 5, a floppy disk FD, an input device 6 such as a console type, a display device 7 such as a cathode ray tube, and a line printer 8 are connected.

第２図は、ランダムアクセスメモリ４とリードオンリメ
モリ５のメモリマツプである。リードオンリメモリ５は
、シミュレータの全体を管理するための第５図に示され
るプログラムＯ８が格納されており、また第６図に示さ
しる試験プログラムを翻訳実行するためのプログラムで
あるインタプリンクが格納されている。ランダムアクセ
スメモリ４には−Ｉは理プログラムＯ８の管理下でフロ
ッピディスクＦＤからロードさ扛た試験プログラ入力Ｓ
格納されるとともに、試験プログラムの実行を行なった
結果である試験データが格納される。フロッピディスク
ＦＤ［Ｈ１複数種頬の試験プログラムが格納されている
。FIG. 2 is a memory map of the random access memory 4 and the read-only memory 5. The read-only memory 5 stores a program O8 shown in FIG. 5 for managing the entire simulator, and an interlink which is a program for translating and executing the test program shown in FIG. Stored. In the random access memory 4, -I is the test program input S loaded from the floppy disk FD under the control of the physical program O8.
At the same time, test data that is the result of executing the test program is also stored. Floppy disk FD [H1 multi-species test program is stored.

入力装置６は、ユーザによって操作され、７０ツビデイ
スクＦＤ内の試験プログラムの選択を行ない、また試験
の開始および終了を指示し、さらにまた試験結果の出力
態様の指定などを行なうために操作される。表示装置７
ば、ユーザが操作すべき手順金示すいわゆるガイダンス
表示を行ない、また試験結果の一部またげ全部の表示を
指定された出力態様で行なう。ラインプリンタ８は、試
験結果の一部まｆＩ：、は全部を表にして印字出力する
。The input device 6 is operated by the user to select a test program in the 70-tube disk FD, to instruct the start and end of a test, and to designate the output mode of the test results. Display device 7
For example, a so-called guidance display is displayed to show the procedure to be performed by the user, and part or all of the test results are displayed in a specified output format. The line printer 8 prints out part or all of the test results as a table.

管理プログラムＯ８というのに、シミュレータ全体を管
理するプログラムであって、ユーザに対する操作手順を
示すガイダンス表示である操作手順に従って試験プログ
ラムのロードおよび実行、さらには試験データの出力を
行なうための動作音するためのものである。インクブリ
　タ　は、たとえば２．５ｍ５ｅｃの周期で割込み１作
を行なって試験プログラムを翻訳実行するために用いら
れる。Although the management program O8 is a program that manages the entire simulator, it is a guidance display that shows the operating procedure to the user.It loads and executes the test program according to the operating procedure, and also makes operating sounds to output the test data. It is for. The inkblitter is used to translate and execute a test program by generating one interrupt at a cycle of, for example, 2.5m5ec.

試験プログラムというのは、入出力体系を実現するため
のアプリクージョンプログラムであり、この試験プログ
ラムは試験対象装置ｌ毎に異なる。The test program is an application program for realizing an input/output system, and this test program differs for each device to be tested.

シタがってフロッピディスクＦ　Ｄ　ｖｃｔａＫ験対象
装置ｌ＠に異なる試験プログラムか前述のように複数種
類格納されている。試験データは、試験プログラムに従
って試験対象装置１が動作したことによって得らｆ’１
−ｆＣ入出力データである試験結果である。As mentioned above, a plurality of different test programs are stored on the floppy disk FD vctaK device under test. The test data is f'1 obtained by operating the device under test 1 according to the test program.
-fC input/output data is the test result.

１＜３図１’ｔ、ランダムアクセスメモリ４の試験デー
タが格納される領域ヲさらに詳細に示す。試験対象装置
１１の試験に、合計ｎ回行なわＬ５その度イσのボート
ｐｌ−ｐ６４のデータか順次的にストアされている。ボ
ー）　ｐ　ｌ　Ｎｐ　６４において、論理「１」汀入カ
才たに出力があったことを表わし１、処理「０」は入力
または出力がなかつたことを表わす。名ボートｐ１〜９
６４は、試験プログラムによって人カーｉｉ九に出力の
ために割当てられる。1<3 In FIG. 1't, the area in which the test data of the random access memory 4 is stored is shown in more detail. The test of the device under test 11 is carried out a total of n times L5, and the data of the boats pl-p64 of σ are stored sequentially each time. At p l Np 64, a logic "1" indicates that there was an input or output, and a logic "0" indicates that there was no input or output. Famous boats p1-9
64 is assigned by the test program to the person car II9 for output.

表示装＠７またはラインブリンク８によって出力される
態様に、第４図に示されている。第１行目において［Ｔ
ＩＭＥｊと表示されている欄１０ば。The manner in which it is output by the display @ 7 or the line blink 8 is shown in FIG. In the first line, [T
Column 10 displays IMEj.

試験の回数を表わす。この第１行目において「ＴＩＭＥ
　ｊ　に後続する１〜０の数字の繰り返し表示されてい
る欄１１は、ボートｐｌ〜ｐ６４の一位の値を表わして
いる。名試験回数毎においてボートｐ１〜ｐ６４から入
出力があったときには参照符ｒＸＪで表わされ、また入
出力がなかったときには［・ｊで表わされている。この
ような第４図に示された表を見ることによって、試験対
象装置１の試験終了後において試験結果全分析すること
ができる。Represents the number of tests. In this first line, “TIME
Column 11 in which numbers 1 to 0 are repeatedly displayed following j represents the first-place value of boats pl to p64. When there is an input/output from the boats p1 to p64 for each number of tests, it is represented by the reference mark rXJ, and when there is no input/output, it is represented by [.j. By looking at the table shown in FIG. 4, the entire test result can be analyzed after the test of the device under test 1 is completed.

第５図−ｉ　俗ｌｉｄしてステップｒｌからステップｒ
２に移り、表示装置６によって入力すべきことをユーザ
に知らせる。こｆ′ＬＶｃよってユーザが入力装置症６
を操作したときにｒｌ、ステップｒ３からステップｒ４
に移り、入力さ扛て指示された試験プログラムをフロッ
ピディスクＦＤから捜し出す。ステップｒ５においてそ
の入力されて指示された試験プログラムがフロッピディ
スクＦＤに存在したことが判断されるときにば、ステッ
プｒ６に移り、表示装置６によって試験の開始を表示す
る。ステップｒ７では、タイマ３によって設定された周
期たとえば前述のように２．５ｍ５ｅ：毎に第６図に示
された試験プログラム金側込んで実行する。ステップｒ
８では入力装置６によって試験の終了の指示がされたか
が判断され、そうであればステップｒ９に移り、その旨
の表示を行なう。試験が終了したときににステップｒｌ
ｏに移り、表示装置６によって出力開始時刻をユーザが
入力すべきことを表示する。この出力開始時刻は、試験
プログラムの割込みの回数に対応しており、シ九がって
試験結果の第何回目の試験結果を出力すべきかを入力す
ることになる。Figure 5-i From step rl to step r
2, the display device 6 notifies the user of what needs to be input. This f′LVc causes the user to input device syndrome 6.
When operating rl, step r3 to step r4
Then, the inputted and instructed test program is searched from the floppy disk FD. If it is determined in step r5 that the inputted and instructed test program exists on the floppy disk FD, the process moves to step r6, and the display device 6 displays the start of the test. In step r7, the test program shown in FIG. 6 is executed every 2.5 m5e set by the timer 3, for example, as described above. step r
At step 8, it is determined whether an instruction to end the test has been given by the input device 6, and if so, the process moves to step r9 and a display to that effect is made. Step rl when the exam is finished
Moving to step o, the display device 6 displays a message that the user should input the output start time. This output start time corresponds to the number of interruptions of the test program, and therefore, the number of test results to be output is input.

こうしてステップｒｌｌにおいて出力開始時刻の入力が
行なわｎたことか判断さｆ′したときには、７、テップ
ｒ１２に移り、出力すべきボートｐｌ〜ｐ６４を表示装
置７Ｖこよって入力装置６から入力すべきことをガイダ
ンス表示する。ステップｒ１３において出力すべきボー
トｐ１〜９６４が指示されることが判断されると、ステ
ップｒ１４に移り、その出力を表示装置７によって目視
表示するのか、あるいはラインプリンタ８によって印字
するのかを指示すべきガイダンス表示を行なう。ステラ
７’　ｒ　１５において表示装置７による表示すべきこ
とが指示されたときには、ステップｒ１６に移る。ここ
で指示された出力開始時刻すなわち出力すべき番号の試
験と、その試験によって得られｆｃ　ホー　）　ｐ　１
〜ｐ６４のうちの必要なボートとに従ってランダムアク
セスメモリ４にストアされている試験データを編集する
。ステップｒ１７でにこの編集された試験結果を表にし
て表示し−ステ７７”　ｒ　ｌ　８では入力装置６によ
って１作の終了が指示されたかが判断さル、そうであ几
ばステップｒ２３に移り、Ｕ１作を終了する。In this way, when it is determined in step rll that the output start time has been input n, the process moves to step r12, and the input boats pl to p64 to be output are input from the input device 6 via the display device 7V. Display guidance. When it is determined in step r13 that the ports p1 to 964 to be output are specified, the process moves to step r14, where it is necessary to specify whether the output should be visually displayed on the display device 7 or printed on the line printer 8. Display guidance. When the Stella 7' r 15 indicates what should be displayed on the display device 7, the process moves to step r16. Test the output start time specified here, that is, the number to be output, and the result obtained by that test.
~ Edit the test data stored in the random access memory 4 according to the required port of p64. In step r17, the edited test results are displayed in a table. In step 77" r l8, it is determined whether or not the end of one work has been instructed by the input device 6. If so, the process moves to step r23. Finished U1 work.

ラインプリンタ８によって試験結果を印字すべきときに
は、ステップｒ１５からステップｒｌＱを経てステップ
ｒ２０に移り、出力開始時刻およヒ出力すべきボートに
対応するデータをランダムアクセスメモリ４から読取っ
て編集を行ない、ステップｒ２１でぼラインプリンタ８
によって印字を行なう。その後、ステップｒ２２におい
て入力装置６からｕ１作の終了すべきことが指示された
ときには、ステップｒ２３に移り、１作を終了する。When the test results are to be printed by the line printer 8, the process moves from step r15 to step rlQ to step r20, and data corresponding to the output start time and the boat to be output is read from the random access memory 4 and edited. step r21 debo line printer 8
to print. Thereafter, when the input device 6 instructs to end the u1 work in step r22, the process moves to step r23 and the one work is ended.

なお第４図の出力態様でぼ、すべての試験回数毎のすべ
てのポー）ｐｉ−ｐ６４の試験結果を出力させた例を示
している。Note that the output mode shown in FIG. 4 shows an example in which test results of all ports (pi-p64) for all test times are output.

第６図は試験対象装＠ｌに対応した試験プログラムを示
す。ステップＳｌからステップＳ２に移り第１回目の試
験であることを計数し、ステップｓ３では接続装置ＰＩ
ＡＩ　、ＰＩＡ２においてボートｐ１〜ｐ３０を入力し
、ボートｐ３１〜ｐ６４を出力とするように指示する。FIG. 6 shows a test program corresponding to the test target device @l. The process moves from step Sl to step S2, and it is counted that this is the first test, and in step s3, the connection device PI
AI and PIA2 instruct boats p1 to p30 to be input and ports p31 to p64 to be output.

ステップＳ４ではボー）　ｐ　ｌ　−ｐ　３０のデータ
をランダムアクセスメモリ４にストアする。以後のステ
ップＳ５〜ｓ１２の名ステップおよび前述のステップＳ
３゜ｓ４の名１Ｍ１作は、試験対象装置１に対応して異
なっており、こ几らの試験対象装置１の卵１作が実行さ
れるように試験プログラムが作成さ几る。In step S4, the data of p l - p 30 is stored in the random access memory 4. The subsequent steps S5 to s12 and the above-mentioned step S
The name 1M1 operations of 3°s4 are different depending on the device to be tested 1, and the test program is created so that one of these operations for the device to be tested 1 is executed.

ステップｓ１３では試験回数を１だけインクリメントし
、ステップｓ１４ではその試験回数が予め定めた値ｎｖ
ｃ達したかが判断され、そうであれば第５図に示された
プログラムに戻る。試験回数が予め定めた値に達してい
ないときにば、ステップｓ１５に移り、タイマ３によっ
て定められる次の割込み動作音すべき時刻まで待機し、
その待期中にはその動作６理が行なわれる。In step s13, the number of tests is incremented by 1, and in step s14, the number of tests is set to a predetermined value nv.
It is determined whether c has been reached, and if so, the program returns to the one shown in FIG. If the number of tests has not reached the predetermined value, the process moves to step s15 and waits until the time when the next interrupt operation sound is to be made, which is determined by the timer 3.
During the waiting period, the six operations are performed.

[Brief explanation of the drawing]

第１図は本発明の一実施例のブロック図、第２図はラン
ダムアクセスメモリ４およびリードオンリメモリ５のメ
モリマツプを示す図、第３図はランダムアクセスメモリ
４にストアされている試験データのストア状態を詳細に
示す図、第４図は表示装置７およびラインプリンタ８に
よって出力される態様を示す図、第５図は管理プログラ
ムケ示すフローチャート、第６図は試ＷＡ　フログラム
ラ示すフローチャートである。ｌ・・・試験対象装置、２・・・処理回路、３・・・タ
イマ、４・・・ランダムアクセスメモリ、５・・・リー
ドオンυメモリ、６・・・入力装置、７・・・表示装置
、８・・・ラインプリンタ、ＰＩＡＩ　、ＰＩＡ２・・
・接続装置、ＦＤ・・・フロンビディスク、ｐ１〜Ｉ）
６４・・・ボート代理人　　　弁理士　四教圭一部FIG. 1 is a block diagram of an embodiment of the present invention, FIG. 2 is a diagram showing a memory map of the random access memory 4 and read-only memory 5, and FIG. 3 is a storage of test data stored in the random access memory 4. 4 is a diagram showing the state of output in detail by the display device 7 and line printer 8, FIG. 5 is a flowchart showing the management program, and FIG. 6 is a flowchart showing the test WA program. l...Device under test, 2...Processing circuit, 3...Timer, 4...Random access memory, 5...Lead-on υ memory, 6...Input device, 7...Display device , 8... line printer, PIAI, PIA2...
・Connection device, FD...Fronbi disk, p1~I)
64...Boat agent, patent attorney, Shikyo Keibu

Claims

[Claims] A processing means connected to the device under test, a memory for storing information exchanged between the means and the device under test, and means for outputting the contents of the memory. A simulator comprising: