JPS58121437A - Testing device for input and output controller - Google Patents
Testing device for input and output controllerInfo
- Publication number
- JPS58121437A JPS58121437A JP57003853A JP385382A JPS58121437A JP S58121437 A JPS58121437 A JP S58121437A JP 57003853 A JP57003853 A JP 57003853A JP 385382 A JP385382 A JP 385382A JP S58121437 A JPS58121437 A JP S58121437A
- Authority
- JP
- Japan
- Prior art keywords
- channel
- input
- dkc
- commands
- microprogram
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
Abstract
Description
【発明の詳細な説明】
ビ） 発明の分野
本発明は入出力制御ａｍの試験員置に係り、譬に人出力
制御ｌＩ置のマイクロプログラムの実行に関して動作環
境をシ＆ミレートする装置に関Ｔる。[Detailed Description of the Invention] B) Field of the Invention The present invention relates to a tester station for an input/output control unit, for example, to a device for simulating the operating environment for executing a microprogram in a human output control unit. Ru.
（ロ）技術の背景
一般に入出力制御鏝１を試験する事が行なわれるが、主
番ｃマイクログログラムの駿作について試験δれる〇
これは、マイクロプログラムが正常に動作するかをチェ
ックするために行なわれる。(b) Background of the technology The input/output control trowel 1 is generally tested, and the main number C microprogram is tested δ〇 This is to check whether the microprogram operates normally. It is done.
Ｐｉ 従来技術と間趙点
この人出男制御裂１のマイクロプログラムの試験方法と
しては、従来ＣＰＬＩ（上位ｆｉｇ）の試験の如く単純
な環境上でマイクロインストラクシ替ンを実行してい（
方法が採られている。Pi Conventional technology and Zhao point The method for testing the microprogram of this popular control crack 1 is to execute the microinstruction change in a simple environment like the conventional CPLI (upper fig) test (
method is adopted.
しかしながら入出力制御ｊ！鑑のマイクロプログラムで
は環境として上位（ＣＰＵ）・下位（１０）’のインタ
フェースが存在し、マイクロプログラムの走行にいくつ
かの条件を与える’Ｉ＃ｃなるので動作が非常に複雑で
あり、このような賦績を行なう事が出来なかった。However, input/output control j! In this microprogram, there are upper (CPU) and lower (10) interfaces as environments, and there are some conditions for the microprogram to run, so the operation is very complicated. I was unable to make any appropriate awards.
に）発明の目的
本発明は入出力制御装置のマイクロプログラムに、外部
インタフェースとの応答を含めたｍ夷に近い走行環境を
提供し、実行をｇ馴Ｔる試−装置を提供Ｔる事を目的と
している。OBJECT OF THE INVENTION The present invention provides a test device that provides a running environment close to the real one, including responses to external interfaces, to the microprogram of an input/output control device, and allows the microprogram to become familiar with its execution. The purpose is
… 発明の構成
不発ＩＪ１１は入出力制御ｆｉｊ＆瀘及びインタフェー
スを持っているチャネル、デバイスの動作を試験する手
段を・ｎし、入出力ｍＪＷ４鉄置のマイクロプログラム
から見た勘作壌境を＊ｍに近いものとした試験装置によ
り連成Ｔる事が出来る。... The structure of the invention is the IJ11, which has input/output control fij & filter and an interface, and a means to test the operation of the device, and the input/output mJW4 iron station's input/output mJW4 iron station microprogram. Coupled T can be achieved using a test device that is close to .
げ） 発明の実施例
本発明の一貢）Ｉ４Ｒとして、以下に磁気ディスク制御
装置の場合について説明Ｔるり
ＤＣＫは纂１図に示されるように上位にチャネ少インタ
フェース、下位にデバイス／コントローＩレインタフエ
ースをもりている。又１）ＫＣそのものはｗ＆２図に示
これるような構造になっている。Embodiments of the Invention Contribution to the Present Invention) As I4R, the case of a magnetic disk control device will be explained below. As shown in Figure 1, the DCK has a small channel interface at the upper level and a device/controller I lane at the lower level. He has a tough ace. Also, 1) The KC itself has a structure as shown in Figure w&2.
マイクロプログラムは次のように実行される・台インス
トラクシ■ン制御記憶ＩＪ）らｌインストラクシ箇ンず
つ取り出されて実行ξれる・インストラクシ冒ンは典盤
的な水平臘ンイクロインストラクシ冒ンの場合１１３１
１１のような構造になりていダ
る。フォーマットＳは演算部で記述される動作指定の区
分をｌＩ本する・演算部ではレジスタ間の算術及び論塩
演算、 ｍｕ御紀儂に対す６データのフェッチ及びスト
ア、ハードｕ２１略ｔこＮｆ６特別な動作を指定する。The microprogram is executed as follows: ・Instructions are retrieved one by one from the instruction control memory IJ) and executed ξInstructions are executed using a standard horizontal program. 1131 for
It has a structure like 11. Format S has lI divisions of operation specifications described in the arithmetic unit. In the arithmetic unit, arithmetic and logic operations between registers, fetching and storing of 6 data for the mu master, hardware U21 abbreviation and Nf6 special Specify the behavior.
アドレス部で番工久のインストラクシ■ンのアドレスを
指足す６゜従って分岐条件もこの中で記述され、次のア
ドレスを切換えるために便用される。分岐未件には演算
の結果、外部インタフェースからの信号ＷＡｌハードウ
ェア回路の状］ｌｉ等がある。今、第４図のようなフロ
ーを例にとりそれがどのように実行されるかを記述’！
”４ｚ■ ＲＷＧＡの内容とＫｇ（）Ｂの内容が７１０
算されてＭＥＧＡに格納される〇
■ 外部ｆｌ！９Ｍ８ＥＬＯＵＴｆ＋１１ ｋｃｆｌ
りでに％ルかどうか調べ、Ｉｓこなっていれば■に進む
。In the address field, add the address of the instruction for the bank. Therefore, the branch condition is also written in this field, and is conveniently used to switch the next address. The unresolved branch includes the result of the operation, the signal WAl from the external interface, the state of the hardware circuit]li, etc. Now, take the flow shown in Figure 4 as an example and describe how it is executed!
"4z■ The contents of RWGA and the contents of Kg()B are 710
〇■ External fl! is calculated and stored in MEGA! 9M8ELOUTf+11 kcfl
Check whether it is %le or not, and if it is, proceed to ■.
０ならば■にもどる。If it is 0, return to ■.
■ 定数（１０）１・とＲＥＧＪの内容の論理和をとり
、結果８ルＷＧＪに格納Ｔ６゜この場合ｌにしたＲＮＧ
Ｊのビット３は外部信号＠８ｊｉｉＬＯＵＴに対する応
答であり、ＤＫＣからの外部信号−をセットＴ６もので
ある。■ Take the logical OR of the constant (10) 1 and the contents of REGJ and store the result in WGJ T6゜In this case, RNG
Bit 3 of J is a response to the external signal @8jiiLOUT, which sets the external signal - from the DKC to T6.
な８■■■は１それぞれｌインストラクシ曹ンを表ｊａ
ｆａものではなく、例えば■■Ｊｋｌインストラクシー
ンで実行してしまうこともある・Ｃのようなマイクロプ
ログラムの実行を試験するために必要な試験装置の機能
は次のようなものである。Each of the 8■■■ and 1 represents an instruction.
The functions of the test equipment required to test the execution of microprograms such as C are as follows.
１、インストラクシ冒ンの各Ｓをデコードする。1. Decode each S in the instruction.
即ちフォーマット部の指定＃Ｃ従って演算Ｓをデコード
し、指定基れた動作を行ない、次のインストラクシ曹ン
Ｖアドレスを決定する。That is, the operation S is decoded according to the designation #C of the format section, the operation based on the designation is performed, and the next instruction code V address is determined.
λ 外場インタフェースの条件を発生させ分岐条件やレ
ジスタに値をセットＴる・
３、 ＤＫＣマイクロプログラムがセットした外部イ
ンタフェースへの信号を解親して遍切な応答をする。λ Generates conditions for the external field interface and sets branch conditions and values in registers. 3. Disassembles the signal to the external interface set by the DKC microprogram and gives a uniform response.
以上のうち１．は単純なデコードと演算機能があればよ
（、ＣＰＵのマイクロプログラムのための試験装置でａ
に夷楓６れているものである。入出力制御装置のシミ＾
レータとして関鴫ｋｃｆｌ’ｂところは２．．３．であ
る。この外部インタフェースとの応答を行なうζころが
不発明の轡黴である。Among the above, 1. is a test device for CPU microprograms that only has simple decoding and arithmetic functions.
This is what Kaede Issei6 is known for. Stains on input/output control device ^
However, 2. ．． 3. It is. The part that responds to this external interface is the uninvented part.
ＤＫＣの外部インタフェースを形成しているものは畠１
図にあるよう番こ、チャネルとデバイスである・憾りて
試験ｉｉｔは８鄭にナヤ矛Ｉし郵とデ／（イス部を持ち
、ｐｉｃｅｓで行なうインストラフシーンの実行と連絡
している。Hatake 1 forms the external interface of DKC.
As shown in the figure, there are channels and devices in the 8th part of the test IIT, which is connected to the 8th generation, has a mail and de/chair part, and is in communication with the execution of the infrastructural scene performed in pices.
不発明にｓｉける試験装置（以下シーミレータと称Ｔ・
）でのチャオ・ル部及びデバイス部の機能を次に記述す
る。A testing device for non-invention (hereinafter referred to as a simulator)
) The functions of the Chao Ru part and the device part are described below.
チャネＩし鄭は夾除のチャネルと同碌にＬ）Ｋ（、’と
チャネＩレインタフエース値号の応答を行なう。但しマ
イクロプログラムから見えるｗＡ−で応答Ｔるクシ！ル
−タ番ことけるチャイｌｌ／部はざらに、ＤＫＣにコマ
ンドを送り込むため曇こチャネルコマンドワード（ＣＣ
Ｗ）及びそのデータを内部に保持する０この機能により
、外部からの指示でＤＫＣにコマンドを発行し、データ
転送を行なう。When channel I is connected, Zheng responds with L)K(,' and the channel I interface value number as well as the excluded channel.However, the response with wA- which can be seen from the microprogram is the router number. In order to send commands to the DKC, the channel/department that sends them uses the cloud channel command word (CC) to send commands to the DKC.
W) and retains the data internally 0 This function issues commands to the DKC in response to instructions from the outside and performs data transfer.
〔デバイス部（１／Ｌ）））
デバイス部は１）ＫＣ４ｔｌｌが出すｒ１ｇに対応して
遍機な応答を行なう・又データ転送できるように円部に
トラックフォーマットを形成している。実梶手段として
、以上の各機能はｅＯＭ （コマンド）という単位に分
割されている。％ｅＯＭはそれが要求される時に呼び出
されて実行される０時間経過をシミ、レートするため番
こシミユレータの時間軸は谷ＣＯＭ災行に従りて＃ｊＩ
理的曇こ進むようになっている。[Device Section (1/L)) The device section 1) makes a uniform response in response to r1g issued by KC4tll, and forms a track format in the circular portion so that data can be transferred. As a practical means, each of the above functions is divided into units called eOMs (commands). Since the %eOM is called and executed when it is requested, the time axis of the bank simulator is #jI according to the tani COM disaster.
Things are becoming more and more logical.
以上のよう−こしてマイクロプログラムから見た実行環
境は、現実に近いものとなっているが、実画にシミーレ
ージ豐ンを行なう時には外部からいろいわな指定パラメ
ータが与えられ動作環境が設足される。As described above, the execution environment seen from the microprogram is close to reality, but when shimmying a real image, various specified parameters are given from the outside and an operating environment is established. .
不発′ｄＡ８−賃處例では、第５図のような構成となる
。即ち前述のように、マイクロインストラクシ冒ンのデ
コード、実行を行なう装置足ａｉＩ１．シミーレージ１
ンに先立って動作環境Ｊｌ１作条件を与え、シミ島し−
ジ冒ンの開始、停止、トレース・プ
法、＊呆の出力の出し万、等８指示するシミ島し−ジ瑠
ン制御部、対象となるマイクロプログラムのオブジェク
トコード、シミル−シ四ン制御部の指定に値って７ミエ
レーシーンを進め結果を出力するシミニレ−’／ｗンモ
ニタから成る。又シミエレーシ■ンモニタは操作者とは
（４木）キーボードディスプレイでパフメータの人力そ
の朋の応答を行なう◎
（ト）発明の幼果
不発明によれは、人出力制御装置マイクロプログラムに
関して次のような利点がある。In the example of the misfiring 'dA8-rental room, the configuration is as shown in FIG. That is, as mentioned above, the device legs aiI1. Shimmy range 1
Before starting the program, give the operating environment Jl1 operating conditions, and then
Start, stop, trace/pull method, output output, etc. 8 instructions, object code of target microprogram, simulator control unit It consists of a simulator/w monitor that advances seven scenes according to the specifications of the unit and outputs the results. Also, the operator of the simulation monitor is the one who uses the keyboard display to respond to the human input of the puff meter. There are advantages.
１、実際の装置が無くてもマイクロプログラムの実行が
できる。1. Microprograms can be executed without an actual device.
２、マイクロプログラムの実行に関ｆ６ｔｌｆ報が出力
として得られるり
３、実際（／Ｊｆｃ１１では起こし憂こくい伏線でも拠
塊できる。2. The f6tlf information regarding the execution of the microprogram can be obtained as an output.
８８１図は磁気ディスク制御装置の外部インタフェース
を示す因、＃＆２凶は磁気ディスク制御装置のハードウ
ェア構造を下すブロック図、第３図はマイクロインスト
ラクシ冒ンのフォーマットを示す図、纂４図はマイクロ
インストラクシ曹ン夾行の儒を示す図、ｍ５図は不発明
によるシミユレータを操作ｆ６＆に必要な構成ユニット
を示す図。
芽Ｉ田
＄３ ［ＪFigure 881 shows the external interface of the magnetic disk controller, #&2 is a block diagram showing the hardware structure of the magnetic disk controller, Figure 3 shows the format of the microinstruction, and Figure 4 shows the format of the microinstruction. A diagram showing the Confucianism of the micro-instruction, M5 is a diagram showing the constituent units necessary for operating the simulator according to the invention f6&. Meida $3 [J
Claims (1)
は配下の入出力装置を制御する入出力制御装置の試験ｉ
ｉｗに８いて、上記入出力制御装置への上位装置から指
令及び入出力装置からの応答を、記憶する記憶手段を備
え、上記入出力制御装置へ上位ｉａｔからの指令と同一
の指令を発生するとともに、これに対する入出力装置か
らの応答と同一の応答を返す事をｑ！＃砿とする人出力
制−装置の試験装置・Testing of input/output control devices that operate on microprograms and receive commands from higher-level devices to control subordinate input/output devices.i
The IW is equipped with a storage means for storing commands from the higher-level device to the input/output control device and responses from the input/output device, and generates the same commands as the commands from the higher-level IAT to the input/output control device. Also, return the same response as the response from the input/output device in response to q! ＃Solid human output control - Equipment testing equipment
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57003853A JPS58121437A (en) | 1982-01-13 | 1982-01-13 | Testing device for input and output controller |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57003853A JPS58121437A (en) | 1982-01-13 | 1982-01-13 | Testing device for input and output controller |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS58121437A true JPS58121437A (en) | 1983-07-19 |
| JPS6244299B2 JPS6244299B2 (en) | 1987-09-19 |
Family
ID=11568735
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57003853A Granted JPS58121437A (en) | 1982-01-13 | 1982-01-13 | Testing device for input and output controller |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58121437A (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6095648A (en) * | 1983-10-28 | 1985-05-29 | Fujitsu Ltd | Virtual fba pseudo processing device |
| JPH02195460A (en) * | 1989-01-25 | 1990-08-02 | Nec Eng Ltd | Data transfer equipment |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5031746A (en) * | 1973-07-21 | 1975-03-28 | ||
| JPS5285436A (en) * | 1976-01-09 | 1977-07-15 | Nec Corp | Data channel device |
| JPS52107739A (en) * | 1976-03-08 | 1977-09-09 | Hitachi Ltd | Diagnosis method for input/output control unit |
| JPS5617418A (en) * | 1979-07-20 | 1981-02-19 | Fujitsu Ltd | Input-output diagnosis system |
-
1982
- 1982-01-13 JP JP57003853A patent/JPS58121437A/en active Granted
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5031746A (en) * | 1973-07-21 | 1975-03-28 | ||
| JPS5285436A (en) * | 1976-01-09 | 1977-07-15 | Nec Corp | Data channel device |
| JPS52107739A (en) * | 1976-03-08 | 1977-09-09 | Hitachi Ltd | Diagnosis method for input/output control unit |
| JPS5617418A (en) * | 1979-07-20 | 1981-02-19 | Fujitsu Ltd | Input-output diagnosis system |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6095648A (en) * | 1983-10-28 | 1985-05-29 | Fujitsu Ltd | Virtual fba pseudo processing device |
| JPH0320772B2 (en) * | 1983-10-28 | 1991-03-20 | Fujitsu Ltd | |
| JPH02195460A (en) * | 1989-01-25 | 1990-08-02 | Nec Eng Ltd | Data transfer equipment |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6244299B2 (en) | 1987-09-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20170161175A1 (en) | Application development environment for portable electronic devices | |
| US10713139B2 (en) | System level testing of multi-threading functionality including building independent instruction streams while honoring architecturally imposed common fields and constraints | |
| US9262299B1 (en) | Simulation observability and control of all hardware and software components of a virtual platform model of an electronics system | |
| US9262305B1 (en) | Simulation observability and control of all hardware and software components of a virtual platform model of an electronics system | |
| US10678670B2 (en) | Evaluating fairness in devices under test | |
| US11237948B2 (en) | Rendering engine component abstraction system | |
| CN112416318A (en) | Micro-service development method and device, storage medium and electronic equipment | |
| US3700873A (en) | Structured computer notation and system architecture utilizing same | |
| JPS58121437A (en) | Testing device for input and output controller | |
| US10289512B2 (en) | Persistent command parameter table for pre-silicon device testing | |
| US20200174863A1 (en) | Failure estimation in circuits | |
| JP2019179284A (en) | Simulation system and simulation program | |
| US20210303766A1 (en) | Pre-silicon chip model of extracted workload inner loop instruction traces | |
| CN110968519A (en) | Game testing method, device, server and storage medium | |
| CN114547521A (en) | Authority-based interactive interface publishing method and device and electronic equipment | |
| US20200218624A1 (en) | Method and apparatus for test generation | |
| CN112527571A (en) | CPU instruction set coverage rate calculation method and device | |
| CN110958243A (en) | Network vulnerability submitting method and device, storage medium and electronic equipment | |
| CN111026371A (en) | Game development method and device, electronic equipment and storage medium | |
| WO2023221066A1 (en) | Operating system performance detection method and apparatus, electronic device, and storage medium | |
| KR20230048666A (en) | Workload pipeline specification method for machine learning model development and cloud applying the same | |
| JPS59117660A (en) | Processing system for restoration of simulation state | |
| CN117130846A (en) | Chip verification method, device, electronic equipment and storage medium | |
| JPS59229651A (en) | Device for developing system | |
| CN117251118A (en) | Virtual NVMe simulation and integration supporting method and system |