JPS6244299B2 - - Google Patents
Info
- Publication number
- JPS6244299B2 JPS6244299B2 JP57003853A JP385382A JPS6244299B2 JP S6244299 B2 JPS6244299 B2 JP S6244299B2 JP 57003853 A JP57003853 A JP 57003853A JP 385382 A JP385382 A JP 385382A JP S6244299 B2 JPS6244299 B2 JP S6244299B2
- Authority
- JP
- Japan
- Prior art keywords
- input
- simulation
- microprogram
- output control
- control device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 238000004088 simulation Methods 0.000 claims description 22
- 238000012360 testing method Methods 0.000 claims description 15
- 230000004044 response Effects 0.000 claims description 9
- 238000010586 diagram Methods 0.000 description 5
- 230000006870 function Effects 0.000 description 4
- 101100321720 Arabidopsis thaliana PP2AA1 gene Proteins 0.000 description 2
- 238000004364 calculation method Methods 0.000 description 2
- 230000009118 appropriate response Effects 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Computer Hardware Design (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Debugging And Monitoring (AREA)
- Test And Diagnosis Of Digital Computers (AREA)
Description
【発明の詳細な説明】
(イ) 発明の分野
本発明は入出力制御装置の試験装置に係り、特
に入出力制御装置のマイクロプログラムの実行に
関して動作環境をシユミレートする装置に関す
る。DETAILED DESCRIPTION OF THE INVENTION (a) Field of the Invention The present invention relates to a testing device for an input/output control device, and more particularly to a device for simulating an operating environment for executing a microprogram of an input/output control device.
(ロ) 技術の背景
一般に入出力制御装置を試験する事が行なわれ
るが、主にマイクロプログラムの動作について試
験される。(b) Technical background Generally, input/output control devices are tested, but the operation of microprograms is mainly tested.
これは、マイクロプログラムが正常に動作する
かをチエツクするために行なわれる。 This is done to check whether the microprogram operates normally.
(ハ) 従来技術と問題点
この入出力制御装置のマイクロプログラムの試
験方法としては、従来CPU（上位装置）の試験
の如く単純な環境下でマイクロインストラクシヨ
ンを実行していく方法が採られている。(c) Prior art and problems The conventional method for testing microprograms for this input/output control device is to execute microinstructions in a simple environment, such as when testing a CPU (upper-level device). ing.
しかしながら入出力制御装置のマイクロプログ
ラムでは環境として上位（CPU）・下位（IO）の
インタフエースが存在し、マイクロプログラムの
走行にいくつかの条件を与える事になるので動作
が非常に複雑であり、このような試験を行なう事
が出来なかつた。 However, the microprogram of the input/output control device has an upper (CPU) and lower (IO) interface as an environment, which imposes several conditions for the microprogram to run, making the operation very complicated. It was not possible to conduct such a test.
(ニ) 発明の目的
本発明は入出力制御装置のマイクロプログラム
に、外部インタフエースとの応答を含めた現実に
近い走行環境を提供し、実行を試験する試験装置
を提供する事を目的としている。(d) Purpose of the Invention The purpose of the present invention is to provide a test device for testing the execution of a microprogram of an input/output control device by providing a realistic running environment including responses with an external interface. .
(ホ) 発明の構成
本発明は、マイクロプログラムで動作し、上位
装置からの指令を受け、配下の入出力装置を制御
する入出力制御装置に使用するマイクロプログラ
ムの試験装置において、前記マイクロプログラム
によつて仮想的に入出力制御装置として動作する
シユミレーシヨンモニタと、シユミレーシヨンに
先立つて少なくとも動作環境、動作条件を制御す
るシユミレーシヨン制御部と、前記入出力制御装
置への上位装置からの指令と、入出力装置からの
応答を記憶する記憶手段とを少なくとも備え、
前記シユミレーシヨン制御部によつて決定され
たシユミレーシヨンの動作によつて前記シユミレ
ーシヨンモニタに対して前記記憶手段より前記上
位装置からの指令と同一の指令を発生するととも
に、これに対する入出力装置からの応答と同一の
応答を前記シユミレーシヨンモニタに返すように
構成することにより前記入出力制御装置を動作さ
せる前記マイクロプログラムを試験することによ
り達成することが出来る。(E) Structure of the Invention The present invention provides a microprogram testing device for use in an input/output control device that operates on a microprogram, receives commands from a host device, and controls subordinate input/output devices. A simulation monitor that thus virtually operates as an input/output control device, a simulation control unit that controls at least the operating environment and operating conditions prior to simulation, and instructions from a host device to the input/output control device; and storage means for storing responses from input/output devices, and the storage means sends commands from the host device to the simulation monitor according to the simulation operation determined by the simulation control unit. testing the microprogram that operates the input/output control device by configuring the simulation monitor to generate the same command as the input/output control device and return the same response to the input/output device to the simulation monitor; This can be achieved by
(イ) 発明の実施例
本発明の一実施例として、以下に磁気デイスク
制御装置の場合について説明する。(a) Embodiment of the Invention As an embodiment of the present invention, a magnetic disk control device will be described below.
DCKは第１図に示されるように上位にチヤネ
ルインタフエース、下位にデバイス／コントロー
ルインタフエースをもつている。又DKCそのも
のは第２図に示されるような構造になつている。 As shown in Figure 1, the DCK has a channel interface at the upper level and a device/control interface at the lower level. Furthermore, the DKC itself has a structure as shown in Figure 2.
マイクロプログラムは次のように実行される。 The microprogram is executed as follows.
各インストラクシヨン制御記憶から１インスト
ラクシヨンずつ取り出されて実行される。インス
トラクシヨンは典型的な水平型ンイクロインスト
ラクシヨンの場合第３図のような構造になつてい
る。フオーマツト部は演算部で記述される動作指
定の区分を表示する。演算部ではレジスタ間の算
術及び論理演算、制御記憶に対するデータのフエ
ツチ及びストア、ハード回路に対する特別な動作
を指定する。アドレス部では次のインストラクシ
ヨンのアドレスを指定する。従つて分岐条件もこ
の中で記述され、次のアドレスを切換えるために
使用される。分岐条件には演算の結果、外部イン
タフエースからの信号線、ハードウエア回路の状
態等がある。今、第４図のようなフローを例にと
りそれがどのように実行されるかを記述する。 One instruction is retrieved from each instruction control memory and executed. In the case of a typical horizontal micro-instruction, the instruction has a structure as shown in FIG. The format section displays the classification of the operation specification described in the calculation section. The arithmetic section specifies arithmetic and logical operations between registers, data fetches and stores to control storage, and special operations for the hard circuits. The address part specifies the address of the next instruction. Therefore, branch conditions are also written here and used to switch the next address. Branch conditions include calculation results, signal lines from external interfaces, states of hardware circuits, and the like. Now, using the flow shown in FIG. 4 as an example, we will describe how it is executed.
REGAの内容とREGBの内容が加算されて
REGAに格納される。 The contents of REGA and REGB are added
Stored in REGA.
外部信号線SELOUTが１になつているかど
うか調べ、１になつていればに進む。０なら
ばにもどる。 Check whether the external signal line SELOUT is set to 1, and if it is set to 1, proceed to step. If it is 0, go back.
定数(10)16とREGJの内容の論理和をとり、結
果をREGJに格納する。この場合１にした
REGJのビツト３は外部信号線SELOUTに対す
る応答であり、DKCからの外部信号線をセツ
トするものである。 Logically OR the constant (10) 16 and the contents of REGJ and store the result in REGJ. In this case I set it to 1
Bit 3 of REGJ is a response to the external signal line SELOUT, and is used to set the external signal line from DKC.
なおは、それぞれ１インストラクシヨン
を表現するものではなく、例えばを１インス
トラクシヨンで実行してしまうこともある。 Note that each instruction does not represent one instruction, and for example, may be executed as one instruction.
このようなマイクロプログラムの実行を試験す
るために必要な試験装置の機能は次のようなもの
である。 The functions of a test device required to test the execution of such a microprogram are as follows.
１ インストラクシヨンの各部をデコードする。
即ちフオーマツト部の指定に従つて演算部をデ
コードし、指定された動作を行ない、次のイン
ストラクシヨンのアドレスを決定する。1. Decode each part of the instruction.
That is, the arithmetic section is decoded in accordance with the specification of the format section, performs the specified operation, and determines the address of the next instruction.
２ 外部インタフエースの条件を発生させ分岐条
件やレジスタに値をセツトする。2 Generate external interface conditions and set branch conditions and register values.
３ DKCマイクロプログラムがセツトした外部
インタフエースへの信号を解読して適切な応答
をする。3 Deciphers the signal to the external interface set by the DKC microprogram and responds appropriately.
以上のうち１は単純なデコードと演算機能があ
ればよく、CPUのマイクロプログラムのための
試験装置で既に実現されているものである。入出
力制御装置のシユミレータとして問題になるとこ
ろは２、３である。この外部インタフエースとの
応答を行なうところが本発明の特徴である。 Among the above, 1 requires simple decoding and arithmetic functions, which have already been realized in test equipment for CPU microprograms. There are two and three points that are problematic for a simulator of an input/output control device. A feature of the present invention is that it responds to this external interface.
DKCの外部インタフエースを形成しているも
のは第１図にあるように、チヤネルとデバイスで
ある。従つて試験装置は内部にチヤネル部とデバ
イス部を持ち、DKC部で行なうインストラクシ
ヨンの実行と連絡している。 As shown in Figure 1, the external interface of DKC is made up of channels and devices. Therefore, the test equipment has an internal channel section and a device section, which communicate with the execution of instructions performed by the DKC section.
本発明における試験装置（以下シユミレータと
称す。）でのチヤネル部及びデバイス部の機能を
次に記述する。 The functions of the channel section and device section in the test apparatus (hereinafter referred to as simulator) in the present invention will be described next.
チヤネル部は実際のチヤネルと同様にDKCと
チヤネルインタフエース信号の応答を行なう。但
しマイクロプログラムから見える範囲で応答す
る。シユミレータにおけるチヤネル部はさらに、
DKCにコマンドを送り込むためにチヤネルコマ
ンドワード（CCW）及びそのデータを内部に保
持する。この機能により、外部からの指示で
DKCにコマンドを発行し、データ転送を行な
う。
The channel section responds to DKC and channel interface signals in the same way as an actual channel. However, it responds within the range visible to the microprogram. The channel part in the simulator is further
Internally holds the channel command word (CCW) and its data to send commands to the DKC. This feature allows you to
Issue commands to DKC and perform data transfer.
〔デバイス部（Ｉ／Ｏ）〕
デバイス部はDKC部が出すTagに対応して適
当な応答を行なう。又データ転送できるように内
部にトラツクフオーマツトを形成している。実現
手段として、以上の各機能はCOM（コマンド）
という単位に分割されている。各COMはそれが
要求される時に呼び出されて実行される。時間経
過をシユミレートするためにシユミレータの時間
軸は各COM実行に従つて論理的に進むようにな
つている。[Device section (I/O)] The device section makes an appropriate response in response to the Tag issued by the DKC section. A track format is also formed internally to enable data transfer. As a means of implementation, each of the above functions uses COM (command)
It is divided into units. Each COM is called and executed when it is required. To simulate the passage of time, the simulator's time axis advances logically with each COM execution.
以上のようにしてマイクロプログラムから見た
実行環境は、現実に近いものとなつているが、実
際にシユミレーシヨンを行なう時には外部からい
ろいわな指定パラメータが与えられ動作環境が設
定される。 As described above, the execution environment seen from the microprogram is close to reality, but when actually performing a simulation, various specified parameters are given from the outside to set the operating environment.
本発明を一実施例では、第５図のような構成と
なる。即ち前述のように、マイクロインストラク
シヨンのデコード、実行を行なう装置定義部、シ
ユミレーシヨンに先立つて動作環境、動作条件を
与え、シユミレーシヨンの開始、停止、トレース
法、結果の出力の出し方、等を指示するシユミレ
ーシヨン制御部、対象となるマイクロプログラム
のオブジエクトコード、シユミレーシヨン制御部
の指定に従つてシユミレーシヨンを進め結果を出
力するシユミレーシヨンモニタから成る。又シユ
ミレーシヨンモニタは操作者とは（端末）キーボ
ードデイスプレイでパラメータの入力その他の応
答を行なう。 One embodiment of the present invention has a configuration as shown in FIG. That is, as mentioned above, the device definition section decodes and executes microinstructions, provides the operating environment and operating conditions prior to simulation, and controls the start, stop, tracing method, output of results, etc. It consists of a simulation control section that gives instructions, an object code of the target microprogram, and a simulation monitor that advances the simulation according to the specifications of the simulation control section and outputs the results. In addition, the simulation monitor allows an operator (terminal) to input parameters and make other responses using a keyboard display.
(ト) 発明の効果
本発明によれば、入出力制御装置マイクロプロ
グラムに関して次のような利点がある。(G) Effects of the Invention According to the present invention, there are the following advantages regarding the input/output control device microprogram.
１ 実際の装置が無くてもマイクロプログラムの
実行ができる。1. Microprograms can be executed without the need for actual equipment.
２ マイクロプログラムの実行に関する情報が出
力として得られる。2. Information regarding the execution of the microprogram is obtained as output.
３ 実際の装置では起こしにくい状態でも実現で
きる。3. Can be achieved even in conditions that are difficult to occur with actual equipment.
第１図は磁気デイスク制御装置の外部インタフ
エースを示す図、第２図は磁気デイスク制御装置
のハードウエア構造を示すブロツク図、第３図は
マイクロインストラクシヨンのフオーマツトを示
す図、第４図はマイクロインストラクシヨン実行
の例を示す図、第５図は本発明によるシユミレー
タを操作する際に必要な構成ユニツトを示す図。
FIG. 1 is a diagram showing the external interface of the magnetic disk control device, FIG. 2 is a block diagram showing the hardware structure of the magnetic disk control device, FIG. 3 is a diagram showing the microinstruction format, and FIG. 4 5 is a diagram showing an example of microinstruction execution, and FIG. 5 is a diagram showing the constituent units necessary for operating the simulator according to the present invention.
Claims (1)
の指令を受け、配下の入出力装置を制御する入出
力制御装置に使用するマイクロプログラムの試験
装置において、 前記マイクロプログラムによつて仮想的に入出
力制御装置として動作するシユミレーシヨンモニ
タと、 シユミレーシヨンに先立つて少なくとも動作環
境、動作条件を制御するシユミレーシヨン制御部
と、 前記入出力制御装置への上位装置からの指令
と、入出力装置からの応答を記憶する記憶手段と
を少なくとも備え、 前記シユミレーシヨン制御部によつて決定され
たシユミレーシヨンの動作によつて前記シユミレ
ーシヨンモニタに対して前記記憶手段より前記上
位装置からの指令と同一の指令を発生するととも
に、これに対する入出力装置からの応答と同一の
応答を前記シユミレーシヨンモニタに返すように
構成することにより前記入出力制御装置を動作さ
せる前記マイクロプログラムを試験するようにし
たことを特徴とする入出力制御装置の試験装置。[Scope of Claims] 1. In a microprogram testing device used for an input/output control device that operates on a microprogram, receives commands from a host device, and controls subordinate input/output devices, a simulation monitor that operates as an input/output control device; a simulation control section that controls at least the operating environment and operating conditions prior to simulation; a command from a host device to the input/output control device; and storage means for storing a response from the host device, and the storage means sends the same command to the simulation monitor from the higher-level device according to the simulation operation determined by the simulation control unit. The microprogram that operates the input/output control device is tested by generating a command and returning a response identical to the response from the input/output device to the simulation monitor. A test device for input/output control devices characterized by:
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57003853A JPS58121437A (en) | 1982-01-13 | 1982-01-13 | Testing device for input and output controller |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57003853A JPS58121437A (en) | 1982-01-13 | 1982-01-13 | Testing device for input and output controller |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS58121437A JPS58121437A (en) | 1983-07-19 |
| JPS6244299B2 true JPS6244299B2 (en) | 1987-09-19 |
Family
ID=11568735
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57003853A Granted JPS58121437A (en) | 1982-01-13 | 1982-01-13 | Testing device for input and output controller |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58121437A (en) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6095648A (en) * | 1983-10-28 | 1985-05-29 | Fujitsu Ltd | Virtual fba pseudo processing device |
| JPH079635B2 (en) * | 1989-01-25 | 1995-02-01 | 日本電気エンジニアリング株式会社 | Data transfer device |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5031746A (en) * | 1973-07-21 | 1975-03-28 | ||
| JPS5285436A (en) * | 1976-01-09 | 1977-07-15 | Nec Corp | Data channel device |
| JPS52107739A (en) * | 1976-03-08 | 1977-09-09 | Hitachi Ltd | Diagnosis method for input/output control unit |
| JPS5617418A (en) * | 1979-07-20 | 1981-02-19 | Fujitsu Ltd | Input-output diagnosis system |
-
1982
- 1982-01-13 JP JP57003853A patent/JPS58121437A/en active Granted
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5031746A (en) * | 1973-07-21 | 1975-03-28 | ||
| JPS5285436A (en) * | 1976-01-09 | 1977-07-15 | Nec Corp | Data channel device |
| JPS52107739A (en) * | 1976-03-08 | 1977-09-09 | Hitachi Ltd | Diagnosis method for input/output control unit |
| JPS5617418A (en) * | 1979-07-20 | 1981-02-19 | Fujitsu Ltd | Input-output diagnosis system |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS58121437A (en) | 1983-07-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3800291A (en) | Data processing system memory relocation apparatus and method | |
| US5794013A (en) | System and method for testing computer components in development environments | |
| US3700873A (en) | Structured computer notation and system architecture utilizing same | |
| JPS6244299B2 (en) | ||
| Schoen et al. | A Burroughs 220 Emulator for the IBM 360/25 | |
| Marsland et al. | A case study of computer emulation | |
| Broadbent | Microprogramming and system architecture | |
| Goldberg et al. | The PRIM System: An alternative architecture for emulator development and use | |
| JPH07219980A (en) | Test execution system | |
| JPH11282693A (en) | Mcu simulation device, its simulation method and computer redable recording medium recording simulation program | |
| JP2001209555A (en) | Device for input/output emulation, method for emulating input/output device and storage medium which stores input/output emulation program | |
| JPS61239345A (en) | I/o simulator | |
| JPS59229651A (en) | Device for developing system | |
| Nahouraii | Direct-access device simulation | |
| JPH0540661A (en) | Simulator | |
| JP2000194582A (en) | Emulation system | |
| JPH02284205A (en) | Simulation system for pc | |
| Dagless et al. | A keyboard-oriented microprogram emulator and tester | |
| JPS63208146A (en) | Computer environment converter | |
| Djordjevic et al. | An Integrated Educational Environment for Computer Architecture and Organisation | |
| Habib | Recent abstracts | |
| Iliffe | DIGITAL SYSTEMS LABORATORY I | |
| JPH08221296A (en) | Built-in software debug support device | |
| Habib | News control data | |
| JPH0373035A (en) | Debugging device |