JPS592078A - 画像記憶装置 - Google Patents
画像記憶装置Info
- Publication number
- JPS592078A JPS592078A JP57111213A JP11121382A JPS592078A JP S592078 A JPS592078 A JP S592078A JP 57111213 A JP57111213 A JP 57111213A JP 11121382 A JP11121382 A JP 11121382A JP S592078 A JPS592078 A JP S592078A
- Authority
- JP
- Japan
- Prior art keywords
- pixel data
- image
- dots
- address
- access
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Controls And Circuits For Display Device (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
本発明は表示画像情報を表示形態に応じて効率良く読出
すことのできる画像記憶装置に関する。
すことのできる画像記憶装置に関する。
近時、文書作成装置を高効率に行うべく電子iI算機を
用いた文書作成装置に多くの関心が寄せられている。そ
して、この種の装置にあっては、作成した文書をディス
プレイ装置で表示しながら対話的に文書作成装置を行う
ようになっている。
用いた文書作成装置に多くの関心が寄せられている。そ
して、この種の装置にあっては、作成した文書をディス
プレイ装置で表示しながら対話的に文書作成装置を行う
ようになっている。
ところが作成される文書は単に文章だけによって構成さ
れるものではなく、必要に応じてグラフ等の図形、画像
等の要素も多く用いられる。
れるものではなく、必要に応じてグラフ等の図形、画像
等の要素も多く用いられる。
このような文書のイメー−)全表示する為にけ、し11
えはグラフの縦軸に付される文字のように文字方向を適
宜回転させる交とも必要となる。
えはグラフの縦軸に付される文字のように文字方向を適
宜回転させる交とも必要となる。
従来、この釉の表示画像の縦横変換は、専ら専用のハー
ドウェア回路を用いて行ったり、或いに計算機による画
素データの縦横変換処理によって行われている。然し乍
ら、上記専用のハードウェア回路を構成することは、任
意の2次元的な大きさを持つ画素データの変換処理に対
処する為には、その構成があ壕シにも複雑化し、大損り
なものとhるので実用上問題があった。
ドウェア回路を用いて行ったり、或いに計算機による画
素データの縦横変換処理によって行われている。然し乍
ら、上記専用のハードウェア回路を構成することは、任
意の2次元的な大きさを持つ画素データの変換処理に対
処する為には、その構成があ壕シにも複雑化し、大損り
なものとhるので実用上問題があった。
また上記のように計算機を用いて処理を行わせようとす
ると、その処理に多くの時間が必要となり、対話型式で
効率良く文書を作成することが困難になると云う問題が
あった。
ると、その処理に多くの時間が必要となり、対話型式で
効率良く文書を作成することが困難になると云う問題が
あった。
本発明はこのような事情を考慮してなされたもので、そ
の目的とするところは、大損りなハードウェアを必要と
することなく、また!1′算機の大幅な負担を招くこと
なしに表示画像の縦横変換処理等を効率良く行うことの
できる実用性の高い画像記憶装置を提供することにある
。
の目的とするところは、大損りなハードウェアを必要と
することなく、また!1′算機の大幅な負担を招くこと
なしに表示画像の縦横変換処理等を効率良く行うことの
できる実用性の高い画像記憶装置を提供することにある
。
本発明は表示すべき画像情報の画素データをスタガ状に
n4分割してn個の画像メモリに1込み、これらの画像
メモリのアクセスアドレスを画素データの読出し或いは
書込み方向に応じて制御して同時アクセスするように画
像記憶装置を構成したものである。
n4分割してn個の画像メモリに1込み、これらの画像
メモリのアクセスアドレスを画素データの読出し或いは
書込み方向に応じて制御して同時アクセスするように画
像記憶装置を構成したものである。
従って本発明によれば画素データを横方向または縦方向
に簡易にアクセスすることが可能となり、このアクセス
方向の制御によって記憶装置自体に画素データの縦横変
換機能を持たせることができる。、しかもn分割して記
憶されたれ画素のデータを同時にアクセスできるので、
縦方向・横方向のアクセス形態に拘らず同一速度で高速
にデータアクセスを行い得る。そして、従来のような縦
横変換の為の専用のハードウェアを必要とせず、また計
算機にさほど負担をかけることがないので、対話的に文
荀作成を効率良く行わしめることを可能とする等、実用
上絶大なる効果を奏する。
に簡易にアクセスすることが可能となり、このアクセス
方向の制御によって記憶装置自体に画素データの縦横変
換機能を持たせることができる。、しかもn分割して記
憶されたれ画素のデータを同時にアクセスできるので、
縦方向・横方向のアクセス形態に拘らず同一速度で高速
にデータアクセスを行い得る。そして、従来のような縦
横変換の為の専用のハードウェアを必要とせず、また計
算機にさほど負担をかけることがないので、対話的に文
荀作成を効率良く行わしめることを可能とする等、実用
上絶大なる効果を奏する。
以下、図面′f参照して本発明の一実施例につき説明す
る。
る。
第1図は実施例装置の要部を示す概略構成図である。本
装置は横方向(n−X)ドツト、縦方向(n−Y)ドツ
トの画素からなる画像を処理対象とするものであり、こ
こではn=2.X=512.Y=1024として説明す
る。第1および第2の画像メモリ1,2fよ、それぞれ
横方向512ドツト、縦方向1024ドツトの画素デー
タ記憶アドレスを有するもので、同時にアクセス可能な
構成を有する。尚、これらの第1および第2の画像メモ
リ1.2は1つの大容量メモリの記憶領域を分割して構
成されるものであってもよい。しかしてこれらの第1お
よび第2の画像メモリ1,2は、アドレス賃1算器3゜
4によって各別、にアドレス指定されて同時アクセスさ
れるものである。ν11ち、アドレス81算器、”)、
4Jdホスト制却装置(図示せず)より与えられるアク
セス画素データ(x、y)eそれぞれ格納し7たXレジ
スタ5.Yレジスタ6よりアクセスアドレスデータを入
力して、前記第1および第2の画像メモリ1.2に対す
るアクセスアドレスを計qするように々っている。尚、
画素入換器7は第1および第2の画像メモリノ。
装置は横方向(n−X)ドツト、縦方向(n−Y)ドツ
トの画素からなる画像を処理対象とするものであり、こ
こではn=2.X=512.Y=1024として説明す
る。第1および第2の画像メモリ1,2fよ、それぞれ
横方向512ドツト、縦方向1024ドツトの画素デー
タ記憶アドレスを有するもので、同時にアクセス可能な
構成を有する。尚、これらの第1および第2の画像メモ
リ1.2は1つの大容量メモリの記憶領域を分割して構
成されるものであってもよい。しかしてこれらの第1お
よび第2の画像メモリ1,2は、アドレス賃1算器3゜
4によって各別、にアドレス指定されて同時アクセスさ
れるものである。ν11ち、アドレス81算器、”)、
4Jdホスト制却装置(図示せず)より与えられるアク
セス画素データ(x、y)eそれぞれ格納し7たXレジ
スタ5.Yレジスタ6よりアクセスアドレスデータを入
力して、前記第1および第2の画像メモリ1.2に対す
るアクセスアドレスを計qするように々っている。尚、
画素入換器7は第1および第2の画像メモリノ。
2に書込むべく2ドツトの画素データを入換えるもので
あり、!!た画素入換器8は、第1および第2の画像メ
モリ1.2から読、出された計2ドツトの画素データを
入換えるものである。またフリップフロップ9け前記ホ
スト制御装置より与えられるアクセス方向情報を記憶す
るものて、このフリップフロップ9に格納された情報、
および前記レジスタ5.6に格納された情報を受けて制
御装置10は、前述した各部の動作をそれぞれ開目1し
ている。
あり、!!た画素入換器8は、第1および第2の画像メ
モリ1.2から読、出された計2ドツトの画素データを
入換えるものである。またフリップフロップ9け前記ホ
スト制御装置より与えられるアクセス方向情報を記憶す
るものて、このフリップフロップ9に格納された情報、
および前記レジスタ5.6に格納された情報を受けて制
御装置10は、前述した各部の動作をそれぞれ開目1し
ている。
さて、このように構成された装置において前8〔:第1
および第2の画像メモIJ J l l;lx表示画像
の各面累をスタガ状にれ(=2)分割して。
および第2の画像メモIJ J l l;lx表示画像
の各面累をスタガ状にれ(=2)分割して。
記憶している。即ち、第2図(、)に示すように横方向
1024ド、ト、縦方向2048ドツトからなる表示画
像を図中○印、C)印に示すようICスタガ状(千鳥格
子状)に画素選択して2分割し、第2図(b) (c)
にそれぞれ示すようにして第1および第2の画像メモリ
1.2に格納している。
1024ド、ト、縦方向2048ドツトからなる表示画
像を図中○印、C)印に示すようICスタガ状(千鳥格
子状)に画素選択して2分割し、第2図(b) (c)
にそれぞれ示すようにして第1および第2の画像メモリ
1.2に格納している。
つ190行0列の画素データ、および0行1列の画素デ
ータは第1および第2の画像メモリ1゜2の0行0列ド
ツトのアドレスにそれぞれ記憶され、0行2列および0
行3列の各画素データはメモリ1,2の0行1列ドツト
のアドレスにそれぞれNQ憶されている。そして次の行
にあっては、@1および第2の画像メモリ1,2が入換
えられて同様に記憶される。このような画素データのス
タガ状に分割した画像メモリノ、2への1込みは、フリ
ッゾフロッ′f9に4黄方向アクセスモードをセットし
、レジスタ5,6にそれぞれ書込みアドレス(x、y)
を与え、且つこれらのアドレス(x、y)の最下位ビッ
トの情報から検出される上記アドレスの行および列の奇
数偶数判定に従う画素入換えを制御し乍ら杓われる。
ータは第1および第2の画像メモリ1゜2の0行0列ド
ツトのアドレスにそれぞれ記憶され、0行2列および0
行3列の各画素データはメモリ1,2の0行1列ドツト
のアドレスにそれぞれNQ憶されている。そして次の行
にあっては、@1および第2の画像メモリ1,2が入換
えられて同様に記憶される。このような画素データのス
タガ状に分割した画像メモリノ、2への1込みは、フリ
ッゾフロッ′f9に4黄方向アクセスモードをセットし
、レジスタ5,6にそれぞれ書込みアドレス(x、y)
を与え、且つこれらのアドレス(x、y)の最下位ビッ
トの情報から検出される上記アドレスの行および列の奇
数偶数判定に従う画素入換えを制御し乍ら杓われる。
ところで、上述したスタガ状に分割した画像情報の書込
みを始めとする、後述する画像情報の読出しにおける制
菌装置10の制御モードは、レリえは次表のように定め
られている。
みを始めとする、後述する画像情報の読出しにおける制
菌装置10の制御モードは、レリえは次表のように定め
られている。
上記表に制飢装装置100制御モードを示すように、制
御装置1θは画素データのアクセス方向、アクセス画素
位置に応じて、2ドツトの画素データの第1および第2
の画像メモリ1.2に対するアクセスアドレスを制御し
、且つ画素入換えを制御して上記2ドツト単位の画素デ
ータの書込みおよび読出しを行わしめている。
御装置1θは画素データのアクセス方向、アクセス画素
位置に応じて、2ドツトの画素データの第1および第2
の画像メモリ1.2に対するアクセスアドレスを制御し
、且つ画素入換えを制御して上記2ドツト単位の画素デ
ータの書込みおよび読出しを行わしめている。
従って今、第1および第2の画像メモリ1゜2に対して
画像情報をスタガ状に2分割して1込む場合には、0行
目の1込み時には制御モード(1)にセットし、2ドツ
トの画素データを上記第1および第2の画像メモリ1.
2にそれぞれ分割し乍らl1fR次態込む。その後、1
行目の書込み時には制御モードを(2)に設定して、2
ドツトの画素データを入換え乍ら第1および第2の画像
メモリ1.2に順次書込む。これを4に数行および奇数
行に応じて順次繰返すことにより、全画像に亘る画素デ
ータがスタガ状に分割されて第1および第2の画像メモ
リ1,2に書込まれることになる。
画像情報をスタガ状に2分割して1込む場合には、0行
目の1込み時には制御モード(1)にセットし、2ドツ
トの画素データを上記第1および第2の画像メモリ1.
2にそれぞれ分割し乍らl1fR次態込む。その後、1
行目の書込み時には制御モードを(2)に設定して、2
ドツトの画素データを入換え乍ら第1および第2の画像
メモリ1.2に順次書込む。これを4に数行および奇数
行に応じて順次繰返すことにより、全画像に亘る画素デ
ータがスタガ状に分割されて第1および第2の画像メモ
リ1,2に書込まれることになる。
さて、このようにして記憶された画素データ′ft横方
向に2ドツト単位で読出す場合には、次のようにして行
われる。即ち、偶数行、偶数列の画素から2ドツト分の
画素データを読出す場□合、1ドツト目の画素データは
第1の画像メモ+)IK格納され、2ドツト目の画素デ
ータは第2の画像メモリ2の上記第1の画像メモリ1と
同じアドレスに格納されていることから、第1および第
2の画像メモリ1.2の同じアドレスを同時アクセスし
て画素r−夕を第3図に示すようにそれぞれ読出して出
力する。つまり制御モード(])に従ってアクセス制間
する。また箱数行、偶数列の画素から2ドツト分の画素
データを読出すときには、前述したように画素データの
配列が入換えられて第1および第2の画像メモリ1,2
に記憶されていることから、側内1モード(2)に従っ
て、同じアドレスを同時アクセスして読出した画素デー
タを入換えたのち、つまり配列を元に戻したのち出力す
る。
向に2ドツト単位で読出す場合には、次のようにして行
われる。即ち、偶数行、偶数列の画素から2ドツト分の
画素データを読出す場□合、1ドツト目の画素データは
第1の画像メモ+)IK格納され、2ドツト目の画素デ
ータは第2の画像メモリ2の上記第1の画像メモリ1と
同じアドレスに格納されていることから、第1および第
2の画像メモリ1.2の同じアドレスを同時アクセスし
て画素r−夕を第3図に示すようにそれぞれ読出して出
力する。つまり制御モード(])に従ってアクセス制間
する。また箱数行、偶数列の画素から2ドツト分の画素
データを読出すときには、前述したように画素データの
配列が入換えられて第1および第2の画像メモリ1,2
に記憶されていることから、側内1モード(2)に従っ
て、同じアドレスを同時アクセスして読出した画素デー
タを入換えたのち、つまり配列を元に戻したのち出力す
る。
次に、偶数行、奇数列の画素から2ドツト分の画素デー
タを睨出す場合、第1ドツトの画先と第2ドツトの画素
とのスタガ分割のブロックが1段異なることから、第4
図に示すよ・うに制量モード(3)に従って第1の画像
メモリ1のアクセスアドレスをインクリメントして画素
データ’f: 軌出す。そしてこの場合にも画素配列が
逆転(7ていることから画素入換えを行ったのち出力す
る。また奇敬行、奇数列からの読出し時には、第2の画
像メモリ2に対するアクセスアドレスをインクリメント
して画素データを読出す。この場合、画素配列の入換え
を要しない。
タを睨出す場合、第1ドツトの画先と第2ドツトの画素
とのスタガ分割のブロックが1段異なることから、第4
図に示すよ・うに制量モード(3)に従って第1の画像
メモリ1のアクセスアドレスをインクリメントして画素
データ’f: 軌出す。そしてこの場合にも画素配列が
逆転(7ていることから画素入換えを行ったのち出力す
る。また奇敬行、奇数列からの読出し時には、第2の画
像メモリ2に対するアクセスアドレスをインクリメント
して画素データを読出す。この場合、画素配列の入換え
を要しない。
一方、画素フー゛−夕を縦方向にアクセスする場合、読
出し、書込みに拘らず、第1および第2の画像メモリ1
.2のアクセスアドレスヲ縦方向に異ならせるようにす
ればよい。即ち、縦方向に連続する2ドツトの画素デー
タも第1および第2の画像メモリ1,2に分割嘔れて記
憶されているので、これ?同時アクセスすることができ
る。従って1ltil Hモード(5)〜(8)にそれ
ぞれ示すように、第1および第2の画像メモリ1.2に
対するアクセスアドレスfI:1行分異々らせば、第5
図に示すように縦方向に連続する2ドツトの画素データ
を同時にアクセスすることができ、その指定アドレスに
応じて適宜画素大損えを行えば、ここに上記画素データ
を正しい配列で得ることができる。
出し、書込みに拘らず、第1および第2の画像メモリ1
.2のアクセスアドレスヲ縦方向に異ならせるようにす
ればよい。即ち、縦方向に連続する2ドツトの画素デー
タも第1および第2の画像メモリ1,2に分割嘔れて記
憶されているので、これ?同時アクセスすることができ
る。従って1ltil Hモード(5)〜(8)にそれ
ぞれ示すように、第1および第2の画像メモリ1.2に
対するアクセスアドレスfI:1行分異々らせば、第5
図に示すように縦方向に連続する2ドツトの画素データ
を同時にアクセスすることができ、その指定アドレスに
応じて適宜画素大損えを行えば、ここに上記画素データ
を正しい配列で得ることができる。
このように本装置によれば、第3図〜第5図にアクセス
画素のデータを四角で囲んで示すように、第1および第
2の画像メモリ1.2−より簡易にアク七ス制御して読
出すことができ、また豐込むことができる。しかも1回
のアクセス処理によって連続する画素データを同時にア
クセスすることができ、そのアクセス時間は横方向アク
セス時と縦方向アクセス時とで変化することがない。
画素のデータを四角で囲んで示すように、第1および第
2の画像メモリ1.2−より簡易にアク七ス制御して読
出すことができ、また豐込むことができる。しかも1回
のアクセス処理によって連続する画素データを同時にア
クセスすることができ、そのアクセス時間は横方向アク
セス時と縦方向アクセス時とで変化することがない。
かくして画素を水平(横方向)走適して画像表示するデ
ィスプレイに対して、上述した画像メモリ1.2から画
素データ’Th f&力方向アクセスして供給すれば、
ここに簡易に縦横変換を行わしめることができ、従来の
ような専用のハードウェアを全く必要としない。しかも
アクセス速度が早いので、l+lえは対話型式の文壱作
成装置に組込んで、多大なる効果が奏せられ、その実用
的利点は極めて絶大である。また画像メモリの縦方向ア
クセスを簡易に可能ならしめる点においても、その効果
は非常に大きい。
ィスプレイに対して、上述した画像メモリ1.2から画
素データ’Th f&力方向アクセスして供給すれば、
ここに簡易に縦横変換を行わしめることができ、従来の
ような専用のハードウェアを全く必要としない。しかも
アクセス速度が早いので、l+lえは対話型式の文壱作
成装置に組込んで、多大なる効果が奏せられ、その実用
的利点は極めて絶大である。また画像メモリの縦方向ア
クセスを簡易に可能ならしめる点においても、その効果
は非常に大きい。
尚、本発明は」二配実施例に限定されるものではない。
実施例では2ドツト単位のアクセスを行う場合について
示したが、一般にnドツト単位のアクセスを行う装置に
も同様に適用できる。
示したが、一般にnドツト単位のアクセスを行う装置に
も同様に適用できる。
この場合にはn個の画像メモリを準備し、表示画像を第
6図に示すようにスタガ状にn分割するようにすればよ
い。そして、アクセスアドレスの切換え制量および画素
データの入換え全上記スタガ分割の分割単位の境界部に
お・いて杓うようにすればよい。従ってこの場合には、
横方向アクセス時には(X−y+[ニー:] )、(X
・y+C−’:]+1)なるアクセスアドレスの選択と
、縦方向アクセス時には(X−y+(:]+m−X)な
るアクセスアドレスのmの[直(m=0.1〜n−1)
の選択とを行うようにすればよい。また処理対象とする
画像の縦横のiil+i素数は仕(])1に応じて与え
られるものである。以上要するに本発明はその吸上を逸
脱し々い範囲で7.LJf。
6図に示すようにスタガ状にn分割するようにすればよ
い。そして、アクセスアドレスの切換え制量および画素
データの入換え全上記スタガ分割の分割単位の境界部に
お・いて杓うようにすればよい。従ってこの場合には、
横方向アクセス時には(X−y+[ニー:] )、(X
・y+C−’:]+1)なるアクセスアドレスの選択と
、縦方向アクセス時には(X−y+(:]+m−X)な
るアクセスアドレスのmの[直(m=0.1〜n−1)
の選択とを行うようにすればよい。また処理対象とする
画像の縦横のiil+i素数は仕(])1に応じて与え
られるものである。以上要するに本発明はその吸上を逸
脱し々い範囲で7.LJf。
h変形して実施する・・ことができる。
第1図は本発明の一実施例装置の要部分示す概略構成図
、第2図(a)〜(c)は表示画像のスタガ状分割を駁
、明する為の模式図、第3図乃至第5図はそれぞれ画素
アクセスの形明を示す模式図、第6図は画像のスタガ状
分割の一般例を示す図である。 1.2・・・画像メモリ、3,4・・・アドレス計算器
、5,6・・・レソスタ、7,8・・・画素入換器、9
・・・フリップフロップ、1θ・・・制御装置。 出願人代理人 弁理士 鈴 江 武 彦第1図 第2図 (a) (b”)(C”)
、第2図(a)〜(c)は表示画像のスタガ状分割を駁
、明する為の模式図、第3図乃至第5図はそれぞれ画素
アクセスの形明を示す模式図、第6図は画像のスタガ状
分割の一般例を示す図である。 1.2・・・画像メモリ、3,4・・・アドレス計算器
、5,6・・・レソスタ、7,8・・・画素入換器、9
・・・フリップフロップ、1θ・・・制御装置。 出願人代理人 弁理士 鈴 江 武 彦第1図 第2図 (a) (b”)(C”)
Claims (2)
- (1) 横方向に(n−X )ドツトおよび縦方向に
(n−Y)ドツト(但しn 、 X 、 Yは整数)の
画素からなる画像の各画素データを横方向にXドツトお
よび縦方向にYドツトのアドレスを治するn個の画像メ
モリにスタガ状にn分割しで書込む一手段と、(x、y
)なる画累位i(但し、x=o〜n ・(X −1)、
y=o〜n ・(Y −1)の整数)から横方向に連
続するnドツトの画素データの読出し時には前記n個の
画像メモリの(X−y 十(五〕)アドレス(但し、〔
五〕は五の整数部)または(X−y+〔五〕+1)ア1
nドレスを上記nドツトの画素位置に
応じて同時アクセスする手段と、前記(x、y)なる画
素位置から縦方向に連続するnドツトの画素データの書
込みあるいは読出し時には前記n個の画像メモリの(X
−y+[五〕+m−X)アドレス(但し、m = 0〜
n −1の整数)を同時アクセスする手段とを具備した
ことを特徴とする画像記憶装置。 - (2) (X−y +C五〕)アドレスと、(]・y
十[五)+1 )アドレスとの選択は、スタガ状にn分
割された1ブロツク内の画素位置に応じて選択副脚され
るものである特許請求の範囲第1項記載の画像記憶装置
。
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP57111213A JPS592078A (ja) | 1982-06-28 | 1982-06-28 | 画像記憶装置 |
EP83106246A EP0099989B1 (en) | 1982-06-28 | 1983-06-27 | Image display control apparatus |
DE8383106246T DE3381991D1 (de) | 1982-06-28 | 1983-06-27 | Bildanzeigesteuereinrichtung. |
US06/879,539 US4688032A (en) | 1982-06-28 | 1986-06-24 | Image display control apparatus |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP57111213A JPS592078A (ja) | 1982-06-28 | 1982-06-28 | 画像記憶装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS592078A true JPS592078A (ja) | 1984-01-07 |
Family
ID=14555388
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP57111213A Pending JPS592078A (ja) | 1982-06-28 | 1982-06-28 | 画像記憶装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS592078A (ja) |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5185346A (ja) * | 1974-11-07 | 1976-07-26 | Ibm | |
JPS5216935A (en) * | 1975-07-30 | 1977-02-08 | Hitachi Ltd | Memory system |
JPS5667888A (en) * | 1979-11-06 | 1981-06-08 | Tokyo Shibaura Electric Co | Imageehandling memory unit |
-
1982
- 1982-06-28 JP JP57111213A patent/JPS592078A/ja active Pending
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5185346A (ja) * | 1974-11-07 | 1976-07-26 | Ibm | |
JPS5216935A (en) * | 1975-07-30 | 1977-02-08 | Hitachi Ltd | Memory system |
JPS5667888A (en) * | 1979-11-06 | 1981-06-08 | Tokyo Shibaura Electric Co | Imageehandling memory unit |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3309253B2 (ja) | マルチバンクフレームバッファランダムアクセスポートへ書込み、およびそれから読出すための装置および画素をマルチバンクフレームバッファへ書込む速度を向上させる方法 | |
US4618858A (en) | Information display system having a multiple cell raster scan display | |
EP0099989B1 (en) | Image display control apparatus | |
US3973245A (en) | Method and apparatus for point plotting of graphical data from a coded source into a buffer and for rearranging that data for supply to a raster responsive device | |
JPH03290765A (ja) | ビットマップ・イメージの90度回転方法 | |
JPS60153088A (ja) | メモリ・デ−タ・シフト装置 | |
JPS61103189A (ja) | デ−タ転送方法 | |
JPS61186991A (ja) | メモリシステム | |
JPH06223099A (ja) | 削減されたメモリ空間を持つ信号処理システム | |
JPS592079A (ja) | 画像記憶装置 | |
JPS592078A (ja) | 画像記憶装置 | |
US6275243B1 (en) | Method and apparatus for accelerating the transfer of graphical images | |
JPS6037930B2 (ja) | 情報記憶装置 | |
JP2708841B2 (ja) | ビットマップメモリの書き込み方法 | |
JPH0581940B2 (ja) | ||
JPH0425555B2 (ja) | ||
JP2633251B2 (ja) | 画像メモリ素子 | |
JPH061449B2 (ja) | 画像編集用イメ−ジメモリ | |
JPS60198652A (ja) | 画像記憶装置 | |
JPS58129473A (ja) | メモリ制御方式 | |
JP2546247B2 (ja) | 文字拡大縮小回路 | |
JPS6271990A (ja) | 画像情報記憶方法 | |
JPS58116581A (ja) | 表示装置 | |
JPS6011891A (ja) | 表示装置制御方式 | |
JPS6132136A (ja) | 画像表示装置 |