JPS59204298A - 印刷回路板の形成方法 - Google Patents

印刷回路板の形成方法

Info

Publication number
JPS59204298A
JPS59204298A JP7955383A JP7955383A JPS59204298A JP S59204298 A JPS59204298 A JP S59204298A JP 7955383 A JP7955383 A JP 7955383A JP 7955383 A JP7955383 A JP 7955383A JP S59204298 A JPS59204298 A JP S59204298A
Authority
JP
Japan
Prior art keywords
printed circuit
circuit board
semiconductor chip
resin
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP7955383A
Other languages
English (en)
Inventor
綱島 「えい」一
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP7955383A priority Critical patent/JPS59204298A/ja
Publication of JPS59204298A publication Critical patent/JPS59204298A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は印刷回路板の形成方法、詳しくは、印刷回路板
に対する半導体チップおよび他の電子部品の実装方法に
関する。
従来例の構成とその問題点 印刷回路板は、従来、第1図の断面図に示すように、絶
縁基板1の所定面に配線導体2を設け、これに、それぞ
れの電子部品3,4.5の谷接続端子をはんだ6を用い
て接続することによって、混成回路装置として組立てら
扛る。ところが、最近では、電子部品の多くがリードレ
ス化され、第2図のように、チップ部品の電極端子を配
勝専体2」二に、はんだ層6を介して、接着する実装方
法に移ってきた。この場合、はんだ層6は、予め、配線
導体2上に、フラックスと混合したけん/こクリームを
塗イtJするか、あるいは、はんだティノブ法で形成さ
れており、これに、予め、はずだティグされた電子部品
3’、4’、5’を接着することによって実装される。
このようなチップ部品の実装方法は、個々のチップ部品
が完全に外装封止されておれば問題もないが、たとえば
、半導体チップを、直接、配線導体2上に塔載する場合
には、同半暦体チップ上へのはんだ粒の飛散、フラック
スによる汚染防上などの対策が不可欠である。とくに、
半導体へのイオン的汚染は、接続不良捷たは回路機能低
下の要因になり、信頼性を低下させる。
発明の目的 本発明は、上述の問題点を解消するものであり、とくに
、半導体チップを絶縁基板上の配線導体に直接塔載して
も、十分に信頼性を保持しつる実装方法を提供するもの
である。
発明の構成 本冗明は、要約するに、絶縁基板面上の一部配線N体に
半導体チップを塔載し、所望の接続をなしlこのち、前
記半導体チップの塔載部分を樹脂でおおい、ついで、前
記絶縁基板面上の他部配線導体に7L子)′113品k
triんた利けする工程をそなえた印刷回路板の形成方
法であり、これにより、電子部品の実装過程Vこおける
半導体チップの汚染はなくなる。
実施例の説明 つぎに、本発明を実施例により詳しくのべる。
丑す、第3図に示すように、絶縁基板1上の所定配線得
体2に、適当な導電接着層7を介して、半導体チップ8
ケ塔載し、電極接続は釜(・バ細線9を用いて行なう。
絶縁基板1は、好丑しくr」絶縁f」に表面処理された
アルミニウム板を用い、これVこ。
配線導体2として、厚さ数十μmの銅箔を、たとえば芳
香族アミン系硬化剤配合のエホキ/仙j(iT Vこよ
って、張り合わせて用いる。そして、4’lIL接11
′接層1′?金、銀のような貴金属のj1気めっき層か
好適で、ときに、こ力貴金属層と鋼納との間Vこニッケ
ル層をはさむこともある。なお、春電接jrf層7の電
気めっき法は局部に限定する、いわゆる、部分めっき形
成方法が適当で、通常、厚さ3〜5μmの金めつき層が
利用できる。半導体チップ8の塔載は、通常のグイボン
ティング技術が適用「1」能であり、捷だ、金属細線9
による電極接続も、通常の金細線を用いるワイヤボンデ
インク技術か利用できる。
つきに、第4図のように、半碑俸チップ8および金属細
線9をおおって、樹脂10を被)「1する。
この樹脂10は、芳香族アミノ系硬化斉(配合のニボキ
ン仙脂に第4燐酸塩を添加したものが通し、粘度調節し
た樹脂剤を滴下させることによって、前述の半導体チッ
プの塔載部分Vこ配設される。なお、この樹脂10は、
2〜3気圧のプレッシャークツカーテストに面子え、址
だ、260°C110秒のディップソルダリンクおよび
240’C,20秒のりフローソルダリング(再溶融)
にも耐え、さらに、温度ザイクルテスト、−65℃−+
150’C,100回の水準をこえるものであった。経
験にょ゛れは、酸無水物1馴化剤配合のエポキシ樹脂、
フェノール妃脂を硬化剤としたエポキシ樹脂、ポリブタ
ジェン樹脂などに[上述のテスト条件に合格せず、不適
当であり、ポリイミド系位1脂では硬化温度が300°
Cをこえるので好ましくなかった。
第4図では、丑だ、樹脂10でおおったのちに、他の配
線導体2へはんた層6をティップ形成したものkMした
が、このディノプ工程でも、樹脂10の損傷、劣化は全
く起こらず、さらに、他の電子部品を細んだイ」け実装
した後のクロロセン、フレオンなどの洗伊剤処理に対し
ても、それらの浸透性は認められなかった。一方、メチ
ルエチルケトン、7十トン薄の溶剤(で対しても、溶解
性&1なく、劇溶剤性の面での問題点は認められなが−
2た〇発明の効果 本発明によれば、絶縁基板−にの配線得体に平尋体チッ
プを直接塔載したのち、この栄’4′!一体チツノ塔載
部分を樹脂でおおうことにより、次工程でその印刷回路
板を用いて、他の配線44体 部分Vこ電子部品をはん
だ付は実装しても、同t」んた例は工程で前記半導体チ
ップが汚染されたり、接続不良を起こすことがなく、回
路装置の信頼性が顕名に向上する。したがって、本発明
に、プリント配線基板への半導体チップ直接塔載を1可
能ンこなしたこ、との実用的効果がきわめて太きいもの
である。
【図面の簡単な説明】
第1図および第2図1−i従来1りIJのI’ht而1
ン面、第3図および第4図は本発明の実施例ヶ示す工程
+11〔11・・)[面図である。 1・−絶縁基抵、2−・・・・配線ij≠体、3.3’
、44’、5.5’  −各電子部品、6・ はんだ層
、7−・導電接着層、8−−一半群体チツブ、9金属細
線、10 ・−樹脂。

Claims (3)

    【特許請求の範囲】
  1. (1)絶縁基板面上の一部配線導体に半導体チップを塔
    載し、所望の接続をなしたのち、前記半導°体チップの
    塔載部分全樹脂でおおい、ついで、前記絶縁基板面上の
    他部配線導体に電子部品をは・んだ付けする工程をそな
    えた印刷回路板の形成方法。
  2. (2)電子部品のはんだ付は工程がフラックス処理金と
    もなう特許請求の範囲第1項に記載の印刷回路板の形成
    方法。
  3. (3)樹脂が第4燐酸塩添加、芳香族アミン系硬化剤配
    合のエポキ/樹脂でなる特許請求の範囲第1項に記載の
    印刷回路板の形成方法。
JP7955383A 1983-05-06 1983-05-06 印刷回路板の形成方法 Pending JPS59204298A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP7955383A JPS59204298A (ja) 1983-05-06 1983-05-06 印刷回路板の形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP7955383A JPS59204298A (ja) 1983-05-06 1983-05-06 印刷回路板の形成方法

Publications (1)

Publication Number Publication Date
JPS59204298A true JPS59204298A (ja) 1984-11-19

Family

ID=13693196

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7955383A Pending JPS59204298A (ja) 1983-05-06 1983-05-06 印刷回路板の形成方法

Country Status (1)

Country Link
JP (1) JPS59204298A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6355574U (ja) * 1986-09-29 1988-04-14

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5780796A (en) * 1980-11-07 1982-05-20 Matsushita Electric Ind Co Ltd Method of mounting electronic circuit
JPS59144146A (ja) * 1983-02-07 1984-08-18 Mitsubishi Electric Corp 混成集積回路装置の製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5780796A (en) * 1980-11-07 1982-05-20 Matsushita Electric Ind Co Ltd Method of mounting electronic circuit
JPS59144146A (ja) * 1983-02-07 1984-08-18 Mitsubishi Electric Corp 混成集積回路装置の製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6355574U (ja) * 1986-09-29 1988-04-14

Similar Documents

Publication Publication Date Title
JPH1050886A (ja) グリッドアレイ半導体パッケージへの導電ポリマボールの接着
JPH0399456A (ja) 半導体装置およびその製造方法
JP2781019B2 (ja) 半導体装置およびその製造方法
JPS59204298A (ja) 印刷回路板の形成方法
JPH05183017A (ja) Tab用テープキャリア
JP3582111B2 (ja) プリント配線板の製造方法
JPH1074859A (ja) Qfn半導体パッケージ
JPS60120588A (ja) 印刷配線板
JP2974840B2 (ja) 半導体素子の実装方法
JPH0888248A (ja) フェイスダウンボンディング方法及びそれに用いる接続材料
JPH05226430A (ja) プローブカード構造体およびその製法
JP2652222B2 (ja) 電子部品搭載用基板
JPH01297828A (ja) 半導体装置
JP4067027B2 (ja) プリント配線板及びその製造方法
JPS63122135A (ja) 半導体チツプの電気的接続方法
JP2822987B2 (ja) 電子回路パッケージ組立体およびその製造方法
JP2782374B2 (ja) 電子部品搭載装置及びその製造方法
JPH1092964A (ja) 半導体装置
JPH05855B2 (ja)
JP2001250886A (ja) 配線基板
JPH04326747A (ja) 部品実装方法
JPH04287937A (ja) プリント配線板
JPS6045089A (ja) 回路配線用基板
JPS63261778A (ja) プリント配線板
JPS63254788A (ja) プリント配線板