JPS5920355U - アドレスバス監視回路 - Google Patents
アドレスバス監視回路Info
- Publication number
- JPS5920355U JPS5920355U JP11297082U JP11297082U JPS5920355U JP S5920355 U JPS5920355 U JP S5920355U JP 11297082 U JP11297082 U JP 11297082U JP 11297082 U JP11297082 U JP 11297082U JP S5920355 U JPS5920355 U JP S5920355U
- Authority
- JP
- Japan
- Prior art keywords
- address bus
- monitoring circuit
- bus monitoring
- circuit
- address
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Debugging And Monitoring (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
第1図は本考案の実施例を示−すブロック図、第2図は
第1図における各部の波形を示すタイミングチャートで
ある。 AD1〜AD、・・・・・・アドレスバス、FF1〜F
F、・・・FFC(フリップフロップ回路)、G1〜G
、・・・・・・EXOR(排他的論理和)ゲート、a、
b・・・・・・クロックパルス、C・・・・・・ア
ドレス指定信号。
第1図における各部の波形を示すタイミングチャートで
ある。 AD1〜AD、・・・・・・アドレスバス、FF1〜F
F、・・・FFC(フリップフロップ回路)、G1〜G
、・・・・・・EXOR(排他的論理和)ゲート、a、
b・・・・・・クロックパルス、C・・・・・・ア
ドレス指定信号。
Claims (1)
- アドレスにおけるアドレス指定信号の読み取り時点を1
旨定するクロックパルスに応じて前記アドレス指定信号
の状態を保持する第1の保持回路と、該保持回路の保持
出力と前記アドレス指定信号との不一致を検出する不一
致検出回路と、前記アドレス指定信号のチェック時点を
指定するクロックパルスに応じて前記不一致回路の出力
を保持する第2の保持回路とを備えたことを特徴とする
アドレスバスの監視回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP11297082U JPS5920355U (ja) | 1982-07-26 | 1982-07-26 | アドレスバス監視回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP11297082U JPS5920355U (ja) | 1982-07-26 | 1982-07-26 | アドレスバス監視回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS5920355U true JPS5920355U (ja) | 1984-02-07 |
Family
ID=30261690
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP11297082U Pending JPS5920355U (ja) | 1982-07-26 | 1982-07-26 | アドレスバス監視回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS5920355U (ja) |
-
1982
- 1982-07-26 JP JP11297082U patent/JPS5920355U/ja active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPS5920355U (ja) | アドレスバス監視回路 | |
JPS6020695U (ja) | 入力信号検出回路 | |
JPS6090911U (ja) | デジタル形波形発生装置 | |
JPS5836445U (ja) | デ−タ選択回路 | |
JPS59147232U (ja) | 転送デ−タ誤り検出回路 | |
JPS5996610U (ja) | バス異常検出回路 | |
JPS60164258U (ja) | デ−タ転送制御装置 | |
JPS58522U (ja) | パルス幅整形回路 | |
JPS59161185U (ja) | デジタル画像表示回路 | |
JPS58161335U (ja) | 単安定マルチバイブレ−タ | |
JPS59118036U (ja) | デ−タ入力回路 | |
JPS601037U (ja) | 二者択一回路 | |
JPS6074297U (ja) | Ramアクセス回路 | |
JPS5986742U (ja) | プログラマブルタイミング発生回路 | |
JPS60181697U (ja) | 目覚し時計 | |
JPS59118200U (ja) | バブルメモリ装置 | |
JPS5847945U (ja) | 要求信号処理回路 | |
JPS58104042U (ja) | 同期検出回路 | |
JPS5928722U (ja) | バツクアツプ電源利用のカウンタメモリ方式における保護回路 | |
JPS5823433U (ja) | 雑音抑圧回路 | |
JPS5988946U (ja) | 入力回路 | |
JPS6025240U (ja) | 周波数変換回路 | |
JPS59185792U (ja) | 高速メモリアドレツシング装置 | |
JPS5851361U (ja) | マイクロコンピユ−タ制御回路 | |
JPS59165027U (ja) | マイクロコンピユ−タのリセツト回路 |