JPS5920069A - １チツプマイクロコンピユ−タ - Google Patents
１チツプマイクロコンピユ−タInfo
- Publication number
- JPS5920069A JPS5920069A JP57129798A JP12979882A JPS5920069A JP S5920069 A JPS5920069 A JP S5920069A JP 57129798 A JP57129798 A JP 57129798A JP 12979882 A JP12979882 A JP 12979882A JP S5920069 A JPS5920069 A JP S5920069A
- Authority
- JP
- Japan
- Prior art keywords
- address
- test
- vector
- rom2
- read out
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
- G06F11/2205—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing using arrangements specific to the hardware being tested
- G06F11/2236—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing using arrangements specific to the hardware being tested to test CPU or processors
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Computer Hardware Design (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Microcomputers (AREA)
- Debugging And Monitoring (AREA)
- Test And Diagnosis Of Digital Computers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
この発明はＲυＭｉ内蔵した７’ｌＦ−ツブマイクロコ
ンピュータ（１関する。
ンピュータ（１関する。
Ｉｆツブマイクロコンピュータは、基本的（二は単独で
コンピュータとしての機能？果た丁ものであり、ＣＰＬ
Ｉ（中央演算処理ユニットン。
コンピュータとしての機能？果た丁ものであり、ＣＰＬ
Ｉ（中央演算処理ユニットン。
Ｒ（ＪＭ（記憶専用メモ！Ｊ ）、ＲＡＭ（続出し書込
みメモリ）や１１０（人出カニニット）等乞内蔵してい
る。そして上記Ｒ（ＪＭ、ＲＡＭおよび１／（Ｊそれぞ
れには所定のアドレスが付されていて、従来のマイクロ
コンピュータではこれらのアドレスはすべて非重複とな
っている。これはＣＰ ＬｌがＲｕＭ 、ｌ（ＡＭ等の
デバイスｗＶ別してアクセスするために必要なことであ
る口また上記アドレスはすべてがそれぞれ同じ意味ヲ持
つものではなく、コンピュータシステムによって事情は
異なるが、特別な意味？持つアドレスもある０これには
たとえばある種のコンピュータシステムＣ二お（するイ
ニシャルスタート時のＯ番地や割込み等のりスンートア
ドレスがあり、またある不束のコンピュータシステム（
二おけるリセットベクターアドレス格納番地“ＦＦ１ｉ
”ｋ″と°Ｉ−’ Ｆ Ｆ Ｆ″や割り込みベクターア
ドレス格納番地等がある。そして上記リセットベクター
アドレス格納番地等の特別な意味を持つアドレスは、Ｒ
ｔＪＭ＆内＋ＭＴるｌチップマイクロコンピュータでは
１通常、そのＲｔＪＭに割り合てられている。またこの
ベクターアドレスなどの特別なアドレスの内容は、ｌテ
ップマイクロコンピュータのユーザープログラムに応じ
て任意に決められている。このために従来では、製造後
にｌテップマイクロコンピュータが正常に動作するか否
かの判定テストＹ行なうためにベクターアドレスの内ｇ
ｋある値に設定下ることは不可能であった。したがって
この場合、従来では、ｌ（ＡＭのアドレス頭域内にテス
ト用のベクターアドレスを書き込み、これを使用てるよ
うにしている。しかしながらこのような方法では、ベク
ターアドレスを予めＲＡＭに書込む必要が有り、このた
め（−テスト時開が長くかがり。
みメモリ）や１１０（人出カニニット）等乞内蔵してい
る。そして上記Ｒ（ＪＭ、ＲＡＭおよび１／（Ｊそれぞ
れには所定のアドレスが付されていて、従来のマイクロ
コンピュータではこれらのアドレスはすべて非重複とな
っている。これはＣＰ ＬｌがＲｕＭ 、ｌ（ＡＭ等の
デバイスｗＶ別してアクセスするために必要なことであ
る口また上記アドレスはすべてがそれぞれ同じ意味ヲ持
つものではなく、コンピュータシステムによって事情は
異なるが、特別な意味？持つアドレスもある０これには
たとえばある種のコンピュータシステムＣ二お（するイ
ニシャルスタート時のＯ番地や割込み等のりスンートア
ドレスがあり、またある不束のコンピュータシステム（
二おけるリセットベクターアドレス格納番地“ＦＦ１ｉ
”ｋ″と°Ｉ−’ Ｆ Ｆ Ｆ″や割り込みベクターア
ドレス格納番地等がある。そして上記リセットベクター
アドレス格納番地等の特別な意味を持つアドレスは、Ｒ
ｔＪＭ＆内＋ＭＴるｌチップマイクロコンピュータでは
１通常、そのＲｔＪＭに割り合てられている。またこの
ベクターアドレスなどの特別なアドレスの内容は、ｌテ
ップマイクロコンピュータのユーザープログラムに応じ
て任意に決められている。このために従来では、製造後
にｌテップマイクロコンピュータが正常に動作するか否
かの判定テストＹ行なうためにベクターアドレスの内ｇ
ｋある値に設定下ることは不可能であった。したがって
この場合、従来では、ｌ（ＡＭのアドレス頭域内にテス
ト用のベクターアドレスを書き込み、これを使用てるよ
うにしている。しかしながらこのような方法では、ベク
ターアドレスを予めＲＡＭに書込む必要が有り、このた
め（−テスト時開が長くかがり。
テストに要するコストが高価となる欠点がある◎さら（
二従来ではある種のコンピュータシステムに見られるよ
うに、予めＲＬＪＭ内にテスト用のプログラムおよびデ
ータを格納させるようにしているものがある０ところが
この場合にもベクターアドレスなどの特別なアドレスの
内容はユーザプログラム≦二応じて任意（二決められて
いるため１割込み等のテストが正確に行なわれないこと
があるという欠点がある。
二従来ではある種のコンピュータシステムに見られるよ
うに、予めＲＬＪＭ内にテスト用のプログラムおよびデ
ータを格納させるようにしているものがある０ところが
この場合にもベクターアドレスなどの特別なアドレスの
内容はユーザプログラム≦二応じて任意（二決められて
いるため１割込み等のテストが正確に行なわれないこと
があるという欠点がある。
この発明は上記のような事情？考慮してなされたもので
、その目的は各種テストが正確に行なえる乏ともにテス
トに要下るコストも安価な！チップマイクロコンピュー
タ？提供Ｔにとにある。
、その目的は各種テストが正確に行なえる乏ともにテス
トに要下るコストも安価な！チップマイクロコンピュー
タ？提供Ｔにとにある。
上記目的を達成するためこの発明にあっては。
あるアドレス空間？有ＴるＲ（ＪＭ頗域にユーザ用のプ
ログラム・データ等を格納し、上記ＲＯＭ頭域と同一の
アドレス空間？有するＲ（ＪＭ饋城し、外部信号に応じ
て上記１（［ＪＭ領域のいずれか一方？アクセス可能に
設ｉＴるようにしている。
ログラム・データ等を格納し、上記ＲＯＭ頭域と同一の
アドレス空間？有するＲ（ＪＭ饋城し、外部信号に応じ
て上記１（［ＪＭ領域のいずれか一方？アクセス可能に
設ｉＴるようにしている。
以下図面を参照してこの発明の一実施例を説明下る。第
１図はこの発明Ｃ１係るｌテップマイクロコンピュータ
のブロック構成図である。このコンピュータは、ＣＰＵ
１ 、ＲＵＭ２ 、ＲＡＭ３およびＩ／Ｕ ４ ｗ
ｌｊ＃え、これら各デバイスは内部パス５によって結合
されている。そして上記１１０４には？ＪＦ ｅの外部
端子が設けられていて。
１図はこの発明Ｃ１係るｌテップマイクロコンピュータ
のブロック構成図である。このコンピュータは、ＣＰＵ
１ 、ＲＵＭ２ 、ＲＡＭ３およびＩ／Ｕ ４ ｗ
ｌｊ＃え、これら各デバイスは内部パス５によって結合
されている。そして上記１１０４には？ＪＦ ｅの外部
端子が設けられていて。
このうち１つの端子（二与えられる信号ＴＥＳＴの論理
レベルに応じて上記ＲＣＪＭ２のアクセス制 状態がＩ御される。
レベルに応じて上記ＲＣＪＭ２のアクセス制 状態がＩ御される。
第２図は上記ＲＬＪＭＺにおけるデータ格納状態？示す
図である・図示するよう（二このＲＵＭ２は、アドレス
“５ｕｕｏ”からアドレス“Ｆ Ｄ ＦＦ１までのアド
レス空間Ａと、アドレス＠ＦＢ（ＪＯ”からアドレス”
）’ Ｆ Ｆ Ｆ”までのアドレス空間Ｂと、上記と同
一のアドレス”１・’ｇｏＵ”から”ＦＦＦＦ”までの
アドレス空間Ｂ′とヲ備えている。そして上記アドレス
空間Ａは常（−アクセス可能状態（二設定されており、
アドレス空間Ｂは前記（ｉｑＴＥ８Ｔの論理レベルが高
レベルの時にアクセス可能状態に設定され、またアドレ
ス空ｉＺＩ Ｂ’は酊記伯号’Ｊ’ ｇ Ｓ Ｔの論理
レベルが低レベルの時にアクセス可能状態に設定される
０そして上記アドレス空間Ａの全部とアドレス空間Ｂの
一部にはユーザー用のプログラムが予め格納されている
。さら（二上記アドレス空間Ｂの残りの部分（アドレス
°）ＩＩＩＪＩ’；’から°ＦＦＦＦ’）−二は上記ユ
ーザー用プログラム（１児・じた各種ベクターアドレス
が予め格納されている。また、上記アドレス空間Ｂ′に
はテスト用のプログラムおよびテスト用のベクターアド
レスが格納されている。
図である・図示するよう（二このＲＵＭ２は、アドレス
“５ｕｕｏ”からアドレス“Ｆ Ｄ ＦＦ１までのアド
レス空間Ａと、アドレス＠ＦＢ（ＪＯ”からアドレス”
）’ Ｆ Ｆ Ｆ”までのアドレス空間Ｂと、上記と同
一のアドレス”１・’ｇｏＵ”から”ＦＦＦＦ”までの
アドレス空間Ｂ′とヲ備えている。そして上記アドレス
空間Ａは常（−アクセス可能状態（二設定されており、
アドレス空間Ｂは前記（ｉｑＴＥ８Ｔの論理レベルが高
レベルの時にアクセス可能状態に設定され、またアドレ
ス空ｉＺＩ Ｂ’は酊記伯号’Ｊ’ ｇ Ｓ Ｔの論理
レベルが低レベルの時にアクセス可能状態に設定される
０そして上記アドレス空間Ａの全部とアドレス空間Ｂの
一部にはユーザー用のプログラムが予め格納されている
。さら（二上記アドレス空間Ｂの残りの部分（アドレス
°）ＩＩＩＪＩ’；’から°ＦＦＦＦ’）−二は上記ユ
ーザー用プログラム（１児・じた各種ベクターアドレス
が予め格納されている。また、上記アドレス空間Ｂ′に
はテスト用のプログラムおよびテスト用のベクターアド
レスが格納されている。
このような構成の１チツプマイクロコンピユータにおい
て、まず正常に動作するが否かの判定テストヲ行なう場
合には信号’１’ＥＳＴ、７低レベルに設定１−るｒｌ
ＴるとＲ（Ｊ Ｍ ２では２つのアドレス空間Ｂ 、
Ｂ’、のうち−万のＢ′のみがアクセス可能状態に設定
されるＯＴなわらこの場合。
て、まず正常に動作するが否かの判定テストヲ行なう場
合には信号’１’ＥＳＴ、７低レベルに設定１−るｒｌ
ＴるとＲ（Ｊ Ｍ ２では２つのアドレス空間Ｂ 、
Ｂ’、のうち−万のＢ′のみがアクセス可能状態に設定
されるＯＴなわらこの場合。
ＲＣＪＭｌ内でアクセス可能なデータは第３図（３３の
状態図に示Ｔよう（二なり２このときアドレス−Ｆｂｕ
ｕ”からＦＥＤＩ）’７アドレス指定下ればテスト用の
プログラムが読み出され、またアドレス°ＦＦＤＥ″か
ら”ＦＦＦ’、Ｆ”全 アドレス指定Ｔればテスト用の
ベクターアドレスが読み出される０そしてこのベクター
アドレスはユーザー用プログラムとは無関係に目出（二
設定下ることができるため、テスト用プログラムに基づ
きかつこのベクターアドレスを用いてテストヲ行なえは
、従来では正確（１行なえることが期待できない割込み
等のテストも正確に行なうことができる０しかもテスト
用のプログラムおよびベクターアドレスは予めＲＯＭＺ
内（−格納されており、ｌ（ＡＭを便用するような従来
の方法とくらべてデータ？書込む必要がないので、テス
トに要する時間は従来よりも短縮下ることができる◎こ
のためテスト（１要するコストヲ安価とすることができ
る。
状態図に示Ｔよう（二なり２このときアドレス−Ｆｂｕ
ｕ”からＦＥＤＩ）’７アドレス指定下ればテスト用の
プログラムが読み出され、またアドレス°ＦＦＤＥ″か
ら”ＦＦＦ’、Ｆ”全 アドレス指定Ｔればテスト用の
ベクターアドレスが読み出される０そしてこのベクター
アドレスはユーザー用プログラムとは無関係に目出（二
設定下ることができるため、テスト用プログラムに基づ
きかつこのベクターアドレスを用いてテストヲ行なえは
、従来では正確（１行なえることが期待できない割込み
等のテストも正確に行なうことができる０しかもテスト
用のプログラムおよびベクターアドレスは予めＲＯＭＺ
内（−格納されており、ｌ（ＡＭを便用するような従来
の方法とくらべてデータ？書込む必要がないので、テス
トに要する時間は従来よりも短縮下ることができる◎こ
のためテスト（１要するコストヲ安価とすることができ
る。
一方、上記テストが終了したならば、ユーザーがこのマ
イクロコンピュータ？使用する場合には、角１１記信号
’ｌ’ＭｓＴを与える外部端子を高しベル≦ニブルアッ
プてれはよいｏＴｏとＲｕ Ｍ ２では２つのアドレス
空間Ｂ 、 Ｈ’のうち他方のＢのみがアクセス、可能
状態に設定される。この場合、ｌ（（ＪＭ２内でアクセ
ス可能なデータは第３図（ｂｌに示す状態図のようにな
る。丁なゎち、ユーザー用のプログラムおよびユーザー
用のベクターアドレスのみがアクセス時（二読み出され
るようになる。
イクロコンピュータ？使用する場合には、角１１記信号
’ｌ’ＭｓＴを与える外部端子を高しベル≦ニブルアッ
プてれはよいｏＴｏとＲｕ Ｍ ２では２つのアドレス
空間Ｂ 、 Ｈ’のうち他方のＢのみがアクセス、可能
状態に設定される。この場合、ｌ（（ＪＭ２内でアクセ
ス可能なデータは第３図（ｂｌに示す状態図のようにな
る。丁なゎち、ユーザー用のプログラムおよびユーザー
用のベクターアドレスのみがアクセス時（二読み出され
るようになる。
このよう（二上記実施例では、ユーザー用のプログラム
に無関係なベクターアドレスを読み出てことができるた
め、テス）Ｙ正確に行なうことができしかもテスト（１
要Ｔるコストは安価とすることができる口またプログラ
ムやデータの一部または全部を置き替えるこ七ができる
ため。
に無関係なベクターアドレスを読み出てことができるた
め、テス）Ｙ正確に行なうことができしかもテスト（１
要Ｔるコストは安価とすることができる口またプログラ
ムやデータの一部または全部を置き替えるこ七ができる
ため。
外部信号（二基づいてテスト以外の複雑な制？ＫＪｗ行
なわせることも可能である。またこの発明はアドレス空
間の小さなマイクロコンピュータ（−実施下れば特（二
有効である〇 〔発明の効果〕 以上説明したようにこの発明ｌ二よれば、各種テストが
正確（１行なえるとともＣニテストに要Ｔるコストも安
価とすることができるｌチップマイクロコンピュータを
提供Ｔることができる◎
なわせることも可能である。またこの発明はアドレス空
間の小さなマイクロコンピュータ（−実施下れば特（二
有効である〇 〔発明の効果〕 以上説明したようにこの発明ｌ二よれば、各種テストが
正確（１行なえるとともＣニテストに要Ｔるコストも安
価とすることができるｌチップマイクロコンピュータを
提供Ｔることができる◎
第１図はこの発明の一実施例のブロック構成図、第２図
は第１図中のＲＯＭのデータ格納状態ン示Ｔ図、第３図
（ａ） 、 （ｂ）は上記Ｒ（ＪＭｆ二おいてアクセス
可能なデータ格納状態を示Ｔ図である。 ！・・・ＣＰＬｌ、２・・・ＲＩＪＭ、３・・・ＲＡＭ
、４・・・Ｉ／ＬＪ、５・・・内部パス、Ａ 、 Ｂ
、 Ｂ’・・・アドレス空間Ｏ 出願人代理人弁理土鈴江武 彦
は第１図中のＲＯＭのデータ格納状態ン示Ｔ図、第３図
（ａ） 、 （ｂ）は上記Ｒ（ＪＭｆ二おいてアクセス
可能なデータ格納状態を示Ｔ図である。 ！・・・ＣＰＬｌ、２・・・ＲＩＪＭ、３・・・ＲＡＭ
、４・・・Ｉ／ＬＪ、５・・・内部パス、Ａ 、 Ｂ
、 Ｂ’・・・アドレス空間Ｏ 出願人代理人弁理土鈴江武 彦
Claims (1)
- 第１のＲ（ＪＭ饋域と、この第１のＲすＭ領域と同一の
アドレス空間？有する第２のＲ（Ｊ Ｍ 領域と、外部
信号（１応じて上記側Ｒ（ＪＭ領領域いずれか一万をア
クセス可能状態に設定する手段と？具備したことを特徴
とでるｌチップマイクロコンピュータ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57129798A JPS5920069A (ja) | 1982-07-26 | 1982-07-26 | １チツプマイクロコンピユ−タ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57129798A JPS5920069A (ja) | 1982-07-26 | 1982-07-26 | １チツプマイクロコンピユ−タ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5920069A true JPS5920069A (ja) | 1984-02-01 |
Family
ID=15018484
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57129798A Pending JPS5920069A (ja) | 1982-07-26 | 1982-07-26 | １チツプマイクロコンピユ−タ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5920069A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6125456A (en) * | 1996-08-28 | 2000-09-26 | Nec Corporation | Microcomputer with self-diagnostic unit |
-
1982
- 1982-07-26 JP JP57129798A patent/JPS5920069A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6125456A (en) * | 1996-08-28 | 2000-09-26 | Nec Corporation | Microcomputer with self-diagnostic unit |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5263168A (en) | Circuitry for automatically entering and terminating an initialization mode in a data processing system in response to a control signal | |
| JPH0228179B2 (ja) | ||
| JPH02133834A (ja) | インサートキットエミュレータ | |
| US5652844A (en) | Flexible pin configuration for use in a data processing system during a reset operation and method therefor | |
| US5168559A (en) | Emulation system capable of complying with microcomputers having different on-chip memory capacities | |
| US5724604A (en) | Data processing system for accessing an external device and method therefor | |
| JP2000132430A (ja) | 信号処理装置 | |
| JPS5920069A (ja) | １チツプマイクロコンピユ−タ | |
| US5826059A (en) | Microcomputer for emulation | |
| JPH05233834A (ja) | シングルチップマイクロコンピュータ | |
| US5797032A (en) | Bus for connecting extension cards to a data processing system and test method | |
| JPS646489B2 (ja) | ||
| JPH0749785A (ja) | プログラムをプロセッサに接続されるプログラム・メモリにロードする方法 | |
| KR960001096B1 (ko) | 부팅 드라이브 시스템 | |
| JP2876909B2 (ja) | 割込みエミュレータ | |
| JPS60258654A (ja) | 半導体記憶装置 | |
| JPH02302855A (ja) | メモリ制御装置 | |
| JPH01318127A (ja) | メモリ・バンクの切換方式 | |
| JPH01204118A (ja) | 情報処理装置 | |
| JPH03118648A (ja) | Ｃｐｕ制御におけるメモリ領域の有効活用方法 | |
| JPH0457287A (ja) | マルチポートメモリ | |
| JPH03211641A (ja) | メモリ装置のアドレス指定方法 | |
| JPS60252980A (ja) | デユアルポ−トメモリ構成方式 | |
| JPH0363832A (ja) | エミュレーションチップ | |
| JPH03191487A (ja) | シングルチップマイクロコンピュータ |