JPS59200292A

JPS59200292A - 表示回路

Info

Publication number: JPS59200292A
Application number: JP58075211A
Authority: JP
Inventors: 悟前田; 泰野口; 本木　和男
Original assignee: Sony Corp
Current assignee: Sony Corp
Priority date: 1983-04-28
Filing date: 1983-04-28
Publication date: 1984-11-13

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】産業上の利用分野この発明は、う−レテキス１−やヒデオテソクスなどの
文字画像情報システムにお＆Ｊる表示回路に関する。

背景技術とその問題点まず、第１図により一般的なテレビ文字多重放送受信機
のアウトラインについて説明しよう。

第１図において、（１）は１ｒｌＨ周波同調回路から映
像検波回路までを含むチューナ回路、（２）は色Ｉｎ　
謁！などの処理を行うビデオ回路、（３）はカラー受像
管を示し、チューナ回路（１１からのカラー１１！１．
！　＋８！信呼がヒデオ回路（２）に供給されて三原色
信号が取り出され、この信１弓が受ｊ象管（３）に供給
されて放送によるカシ−画像が再生される。

なお、このとき、チューナ回路（１）からのカラー映像
信号が同期パルス形成回路（４）に供給され゛ζルＫ　
同ＪＩＩＪパルスＶＤ、水平同期パルスｌ−ｌｏ、クシ
ドックＣＫが取り出され、そのパルス■ｏ　＋　　ＨＤ
が偏向回路（５）に供給されて垂直及び水平偏向電流が
形成され、これらは受像管（３）の偏向コイル（６）に
供給される。

また、（１０）は文字放送によるカラー画像を自生ずる
ためのマイクロコンピュータを示し、（１１）は８ビッ
ト並列処理のＣＰＵ、（１２）は文字放送によるカラー
画像を再生するためのプログラムが吉き込まれているＲ
ＯＭ、（１３）はワークエリア用のＲＡＭ、（１４）は
文字放送の選択などを行うキーボード、（１５）はアナ
ログ大刀用のインターフェイスで、これら回路（１２）
〜（１５）はシステムハス（１９）を通じｒｃＰＵ　（
１１）　ニ接続すレテいる。

さらに、（１６）は文字放送の１ペ一ジ分（１画面分）
の表示データを記憶するビデオＲＡＭ、（Ｉ７）はその
アトルス借り及びリード・ライト信号などを形成するメ
モリコントローラ、（１８）はディスプレイコントロー
ラで、これらは相互に接続されると共に、システムバス
（１９）に接続されている。また、コントローラ（１７
）にはパルスＶＤ、Ｈａ）、ＣＫが供給されζいる　。

そし゛Ｃ１キーボード（１４）↓こより文字放送を選択
すると、これが割り込のによりＣＰＵ（１１）に知らさ
れ、どの文字放送を必要としているかがＲＡＭ（１３）
にストアされる。

一力、チューナ回路（１）からのカラー映像信号がイン
ターフェイス（１５）に供給されて垂直プランキンク期
間における文字放送信号が取り出され、この信号がイン
ターフェイス（１５）に一度バソファされると共に、こ
の文字放送信号がバッファされたことが割り込みにより
ＣＰＵ（１１）に知らされる。すると、インターフェイ
ス（１５）にバッファされている文字放送信号が、キー
ボード（１４）で選択しものの信号であるかどうかがＣ
ＰＵ（１１）によりチェックされ、キーボード（１４）
で選択したちのでないときには無視されるが、キーボー
ド（１４）で選択したもののときにはその゛′バッファ
されている文字放送信号がＣＰＵ（１１）により処理さ
れ、ビデオＲＡＭ（１６）に供給されると共に、居き込
みアドレス信号及びライト信号がＣＰＵ（１１）からコ
ントローラ（１７）を通じζＲＡＭ（１６）に供給され
る。

こうし−Ｃ、キーボード（１４）で選択した文字放送信
号の表示データが１走査線分づつが、ｃｐｕ（１１）に
よりＲＡＭ（１６）に順次書き込まれる。

そして、このとき、コントローラ（１７）においき読み
出しアドレス信号及びリードｆｉＮ号が形成さ　　　　
　　　νれ、これら４４号が書き込み用の信号とは時分
割式にメモリ　（１６）に供給されてＲＡＭ（１６）の
表示データが、垂直走査及び水平走査に同期して順次読
み出され、この読め出された表示データがコントローラ
（１８）により三原色信号Ｒ，Ｇ、Ｂ及び輝度信号Ｙに
デコードされる（信号Ｒ〜Ｙのそれぞれはｌヒツトのシ
リアル信号であり、全体としては４ビット並列である）
。そして、これら信号Ｒ−Ｙが、ビデオ回路（２）を通
じ一ζ受像管（３）に供給され、従１．て、受像管（３
）には文字放送によるカラー画像が４１１生される。

以上が、一般的なテレビ文字多重放送受信機のアウトラ
インごある。

ところで、テレビ文字多重放送では、１ページ（１両面
）の画像を伝送するのに、２２２フイ一ルド期間、ずな
わら、３．７秒を必要とするので、希望するページの番
号を入力してからそのページが表＞１（されるまでの待
ち時間が長くなることがあり、最悪の場合には３０秒以
上Ｇとなることがある。

そこで、ＲＡＭ（１６）の容量を、第２図に示すように
領域＃（）〜＃３の４ペ一ジ分の大きさとしておくと共
に、よく必要とするページ、例えば文字放送の番組案内
やお知らせなどは、當に受信して領域＃０〜＃３のいず
れかに古き込んでおく方法が考えられている。すなわち
、そのようにずれば、領域＃０〜＃３のうち、必要とす
るページが書ぎ込まれている領域を選択しζ読み出しを
行・）ことにより、その必要とするページを直ぢに表示
することができ、非富に便利である。

ところで、このようにＲＡＭ（１６）が複数ページ分の
容量を有しているとき、これに記憶され°ζいるすべて
のページを受像管（３）に同時に表示できれば、さらに
便利である。ずなわぢ、例えば第３図に示すように、受
像管（３）のスクリーン（３Ｓ）にＲＡＭ（１６）の領
域＃０〜＃３の両像（＃０）〜（＃３）を縮小して同時
に表示できれば、目的とするページをすばやく見つける
ことができ、あるいはあるページが見ながら現在受信中
で完成しつつあるページをモニタできるなど、より−Ｉ
ｔ’ｆ便利に使用できる。

ところが、そのようなマルチ画像表示を行うときには、
ＲＡＭ（１６）から表示データを読み出すときの速度や
その読め出された表示データの処理速度が、通常の肉面
表示の場合の例えば４倍と早くなるので、通１θ′の肉
面表示のシステムと構想そのものからして別のものとな
り、あるいはコントローラ（１Ｂ）のように構成が複雑
な回路では設計が田無になっ“ζくる。

また、このようにシステム構想が異なると、マルチ画１
１１１表示の回路と、通常の両ｒＮｉ表示の回路とを共
通化守ることは難しく、完全に２つのシステムを持つこ
とになり、無駄が多くなると共に、きわめて１１１１価
になっ゛ζ価格的に実用性がなくなってしまう。さらに
、これらの点が解決できたとしても、ＣＰＬｌ（１１）
がビデオＲＡＭ（１６）をアクセスできる期間が大幅に
現象するので、ＣＰＵ（１１）の見かりの処理速度や処
理能力が低ドしてしまう。

発明の目的この発明は、以トの問題点を解決して第３図に示すよう
なマルチ画面表示を実現しようとするものである。

発明の概要このため、この発明においては、受像管（３）における
ラスタを第５図に示すようにノンインターレースとする
と共に、ビデオＲＡ　Ｍ　（ＩＥｉ）と同じ容９を有す
るバッファメモリを設け、このメモリを使用してコント
ローラ（１８）から得られる表示信号Ｒ−Ｙをマルチ画
面表示用の表示信号に変換して受像管（３）に供給する
ようにしたものである。

すなわち、第４図は一般のインターレースにおける表示
ｉ！ｉｉ　ｎｉｉを簡略化して示し、（ｔ）〜（ｉｘ）
の数字は走査線の番号であり、走査線（ｉ）〜（ｖ）が
奇数フィールド期間に表示され、走査線（ｖ）〜（ｉｘ
）が偶数フィールド期間表示される。

これに対し、受像管（３）における垂直走査周波数は標
準値（＝　５９．９４Ｈｚ　）とし、水）Ｖ周波数を２
倍（’ｌ：　１５．７３４　ｋＨｚ　ｘ　２）にし゛ζ
表表示行うと、そのラスタ（走査線）は第５図に承ずよ
うになり、これは奇数フィールドでも偶数フィールドで
も同　　　　　　　　　Ωじである。すなわち、ノンイ
ンターレースの画面となる。

従ゲ乙このノンインターレース画面の左上の２の期間、
右」−の２の期間、左１・の％の期間、右ドＺの期間に
、ＲＡＭ（１６）の領域＃０〜＃３からデコードした表
示信号Ｒ−Ｙを受像管（３）に供給すれば、第３図のマ
ルチ画面を実現できることになる。

そして、文字放送信号を受信したとき、その受信した文
字数送信号によりＲＡＭ（１Ｂ）の対応するｌ走査線分
の表示データが更新されるので、続いてＲＡＭ（１６）
からその更新された１走査線分の表刃くデータを読み出
せば、コントローラ（１８）からはその新しい表示デー
タによる新しい表示信号Ｒ〜Ｙが１走査線分だけ得られ
る。そこで、この新しい１走査線り〕の表示（Ｈ＝、　
Ｒ−Ｙをノペ・ノンァメモリにｔ１；き込めば、バッフ
ァメモリは常に最新の表示信号Ｒ−Ｙを有していること
になる。

また、マルチｌＩＩ＋ｉ　’＋ｆ＋ｉ　＜第３図及び第
５似ｌ）では、水平走査周波数は標準値の２倍であると
共に、そのマルチ両面の１本の走査線に、通常の画面の
走査線の２本分を表ネオるのであるから、マルチ画面に
おける表示速度は、通常の画面の４倍になる。

従って、バッファメモリには標準の速度で新しい表示信
号Ｒ−Ｙを宵き込み、受像管（３）の垂直及び水ｓｋｌ
走査に同期して４（Ｎの速度で睨み出しを行えばよいこ
とになる。

実施例第６図において、ＲＡＭ（１６）のアドレス（及びアド
レス信号）のうち、ＲＡＭ（１６）の領域＃０〜＃３を
指定するビットを領域′７ドレスＡＤＲ。

表示画面の走査線に対応するビットをラインアドレスＡ
　Ｄ　Ｌ　、各走査線におりる水平位置にり１応１゛る
ビットを水平方向アドレスＡＤＨとすると、コントロー
ラ（１７）からの書き込みアドレス信号及び読め出しア
ドレス信号のうぢ、水平方向アドレス信号ＡＤＨはその
ままＲＡＭ（１６）のアドレスＡ　Ｄ　Ｈに供給される
が、領域アドレス信号ＡＤＨ及びラインアドレス信号Ａ
ＤＬはセレクタ爪３１）の８人力を通じζＲＡＭ（１６
）のアドレスＡＤＨ。

ＡＤＬに供給される。そして、通常の画面表示時には、
セレクタ（３Ｉ）は１３人力がセレクトされる。

従って、通常の両面表示時には、第１図の場合と同様に
してＲＡＭ（１６）の岩き込み及び読み出しが行われる
ので、ＲＡＭ（１６）に記憶されている４ページの画面
のうらの任怠の画面を見ることができる。

さらに、（２１）はハソファメモリをボし、このメモリ
（２１）はＲＡＭ（１６）に等しい客車、ずなわぢ、第
２図にボずように４ペ一ジ分の領域＃０〜＃３を有し、
コントローラ（１８）からの信号１２〜Ｙが（バ給され
ると共に、メモリ　（２１）の出力はランチ（２４）を
通じ゛ζビデオ回路（２）に（Ｊｋ給される。

また、（３２）はマルチ画面表示用の同期パルス形成回
路を示し、これには形成回路（４）からパルスＶ　ｌ）
　＋　１ｉ　ｏ　、Ｇ　Ｋが供給され“Ｃごれらに同期
したパルスＳＶｏ　、ＷＨｌ）、ＱＣＫが形成される。

この場合、パルスＳ　ＶＯ，Ｗ　Ｈｏは第５図のノンイ
ンターレースのラスタを形成するための垂直及び水平同
期パルス°ζあり、パルスＳＶＤは偶数フィールド期間
にはパルス■ゎと同じであるが、奇数フィールド期間に
は各水平期間だけ（１γ相が遅れたものであり、また、
ノマルスＷ　ＨＯは、パルスＨＤの２倍の周波数のパル
スである。さらに、パルスＱ　ＣＫは、パルスＣＫの４
倍の周波数で所定の位相のクロックである。

そし−（、パルスＳ　Ｖ　ｌ）　、　Ｗ　ｆ（ｏ　カ（
４６１ｉｉ１回１１（５０ｍ供給され、マルチ画面表示
時には、受像管（３）には第５図に示すよりにノンイン
ターレースのラスタが形成される。

また、（３３）はランチ、　　（３４）は制御信号形成
回路を示す。このランチ（３３）は、ハス（１９）とセ
レクタ（３１）のへ入力との間に接続され、ｃＰＵ（１
１）が新しい１走査線分の表示データをＲＡＭ（Ｉ６）
の所定の領域の所定のラインアドレスに着き込むとき（
または書き込んだとき）、その領域アドレス八Ｄ　Ｒ及
びラインアドレスＡＩ）　Ｌをラッチするものである。

また、形成回路（３４）は、ラッチ（３３）のラッチパ
ルス及びパルスＨＤに基づいてラッチ（３３）がアドレ
スＡＤＲ，ＡＩ）Ｌをうｙ　’ｆ−、えヶ。、２□１１
□］？ｇ＆Ｊ　”　１　”よえ、お７、。ＭＡＥ　　　
　　”を形成するものである。そし′ζ、この信号ＤＭ
ＡＩＥは、セレクタ（３１）にセレクト信号として供給
されると共にバス（１９）を通じてｃｐｕ（１１）に供
給される。

さらに、（３５）は１１：き込めアドレス形成回路を示
し、この形成面ＭＡ　（３５）には、ラッチ（３３）か
らの゛アドレスｆご一吐ＡＤＲ，ＡＩ）Ｌ、と、信号Ｄ
Ｍ八Ｅと、パルスＶｌ）、ＨＤ　、ＣＫとがイ共給され
てこれらに同期し゛ζ変化するメモリ　（２１）の居き
込みアドレス信号ＷＲＡＤ及びライト信号Ｗ　Ｒ’ｒが
形成される。

この場合、錦月円昌り、ＷＲＴは、ＲＡＭ（１６）の表
示データが更新されたとき、その新しい表示データから
デコードされた１走査線分の表示信号Ｒ〜Ｙを、メモリ
　（２１）の対応した７１ルスに書き込むためのもので
ある。従って、信号ＷＲＡＤの上中位ビットはイハ号Ａ
ＤＲ，ＡＤＬそのものであり、１・位ヒツトは、表示信
号Ｒ−Ｙｌ、り１ビット（１ドツト）ごとに変化するも
のである。

また、（３６）は読め出しアドレス形成回路をボし、こ
の形成回路（３６）にはパルスＳ　Ｖｏ　、　ＷＨＤ　
。

Ｑ　ＣＫが供給されてメモリ　（２１）　、　　（２２
）の読み出しアドレス信号１？Ｉ）ＡＤ及びリード信す
ＲＤが取り出される。この（言号１１　Ｄ　Ａ　１１は
、パルスＳ　ＶＤ　、　ＷＨｏ　。

ＱＣＫに同期し、別き込みアドレス信号Ｗ　Ｉ’ｌＡＤ
の４倍の速度で、かつ、所定の順序で変化する信号であ
〜る。

−そして、形成回路（３５）　、　　（３６）からの′
アドレス信ＪＦ！−畦へり、　ＲＤ＾１）がセレクタ　
（３７）の人力Ａ、　　Ｂに供給されると共に、信吐叶
＾Ｅがセレクタ（３７）にセレクト信号として供給され
、そのセレクト・出力がメモリ（２１）に供給される。

さらに、形成回路（３５）　、　　（３６）からの信号
ＷＲＴ、ＲＤがメモリ　（２１）にイ共給される。

また、形成回路（３６）においては、ランチ（２２）の
ラッチパルスＬ　ＣＨも形成されてランチ（２２）に供
給される。

このような構成によれば、いつもはＤＭＡＥ＝　”　Ｏ
”なので、セレクタ（３１）はＹ＝Ｂである。１是、て
、ある垂直ブランキング期間にキーボー１”（１４）で
指定した文字放送信号が受信されると、上述のように、
ＣＰＬｌ（ｌｌ）からの゛７ドレス信号が、コン１−ロ
ーラ（１７）及びセレクタ（３１）を通してＲＡＭ（Ｕ
ｉ）（、こ（Ｊｌｉ給されることにより、新しい１走査
線分の表示データが、ＲＡ　Ｍ　（１６）の対応するア
ドレスにＴｌＦき込まれる。また、このとき、その書き
込めのｔＪわれたアドレスのうぢ、領域アトルスＡ　Ｄ
　Ｒ及びラインアドレスＡＤＬが、ＣＰＵ（１１）によ
りラッチ（３３）にラッチされる。

そして、次の水平期間になると、形成回路（３４）によ
りＤ　Ｍ　Ａ　Ｉｔ−“ｌ　”になるので、セレクタ（
３１）ばＹ＝Ａであり、ランチ（３３）にランチされて
いるアドレスＡＤＲ，ＡＤＬがセレクタ（３１）を通じ
°ζＲＡＭ（１６）に（バ給されると共に、カントロー
ラ（１７）から水平アドレスＡ　Ｄ　ＨがＲＡＭ（１６
）に供給される。従って、このＤＭＡＥ−“１”の水平
期間、ずなわら、ＲＡＭ（１６）に新しく１走査線分の
表示データがＴｌＦき込まれた次の水平期間、その新し
いｌＸ１：査線分の表示データがＲＡＭ（１６）からＤ
ＭＡにより１ｌｊＩ次読み出される。そしζ、このよう
に表示データが読み出さ些ると、このとき、この表示デ
ータはコントローラ（１８）ニよＱ　テコードされて新
しい１走査線分の表示信号Ｒ−Ｙとしてコントローラ（
Ｉ８）から取り出される。

さらに、このとき、口？ＩＡＥ−“ｌ゛なので、セレク
タ（３７）はＹ−Ａになると共に、形成回路（３５）に
、おいて書き込みアドレス信号ＷＲＡＤ及びライト信号
Ｗ　ＲＴが形成される。従って、信号ＷＲＡＤがセレク
タ（３７）を通じてメモリ　（２１）に供給されると共
に、信汁ＷＲ′ｒがメモリ　（２１）に供給されるので
、メモリ　（２１）にはコントローラ（１８）からの新
しい１走査線分の表示信号Ｒ〜ＹがＷｆき込まれる。そ
しζ、この場合、アドレス信月−ＷＲＡＤのヒ中位ビッ
トば、ラッチ（３３）からのアドレスＡＤＲ。

ＡＤＬであるから、その新しい１走査線分の表示信号は
、メモリ　（２１）のうち、ＲＡＭ（１６）の表示デー
タが更新されたアドレスに対応するアドレスに書き込ま
れることになる。

そして、この書き込みが終了すると、ずなわぢ、ＤＭＡ
Ｅ＝　”　１”の水平期間が終了すると、再びＤＭＡＥ
　　　　　　　　　’−“０”になる。従って、セレク
タ（３７）はｙ＝１３なので、形成回路（３６）からの
Ｈ５ｔ　’ｉ、出しアドレス信号ＲＤＡＤがセレクタ　
（３７）を通し゛てメモＩＪ　　（２１）に供給される
と共に、形成回路（３６）力１らのＩＪ−ド信呼ＲＤが
メモリ　（２１）に供給されるの゛で、（２１）からは
表示信号１１〜Ｙが読め、出される。

ただし、この場合、そのアドレス信号ＲＤＡＤ及びリー
ト信−＋Ｒ１〕は、■；き込み時σ）４倍の速度゛ご変
化しζいるので、メモリ　（２１）からのｆ１号Ｒ−Ｙ
はν４き込み時の４倍の速度とな一７′てしする。また
、このとき、月・ルス信ぢ−ＲＤＡＤを所定の）Ｉｆｆ
序゛で変イヒさせることにより、第５図の走査線（ｉ）
〜（ｉｘ）の間に、メモリ　（２１）のｆｊｆｌ域＃Ｏ
，＃１．＃０゜４目、・・・、　＃２．　＃３．　＃２
．　＃３．　・・・の順に信号Ｒ−Ｙが読み出され、す
なわち、第３図におい゛Ｃ走有線が受像管（３）のスク
リーン（３Ｓ）の左上の％の期間には領域＃０の信号Ｒ
−Ｙ力く読み出され、石」二の２の期間には＃域＃１の
（信号Ｒ〜Ｙが読め出され一左下の期間にＧよ領域＃２
のイ信号Ｒ−Ｙが読み出され、右トの期間しこ（ま領域
＃３の信号Ｒ−Ｙが読み出される。そし°て、この読み
出された信号Ｒ−Ｙが、ランチ（２２）を通じ′（ビデ
オ回路（２）に供給される。

従って、受像管（３）のスクリーン（３Ｓ）には、第３
図に示すように、４ペ一ジ分の文字放送が気に縮小され
°ζ同時に表示される。

こうして、この発明によれば、マルチ画面表示を実現で
きるが、この場合、特にこの発明によれば、第１図にお
い“ζ、鎖線よりも左側の回路（１１〜＋６１．　　（
１１）〜（１９）は従来の文字放送受信機そのものであ
り、これはどのようなものでもよく、回路（２１）　、
　　（２２）　、　　（３１）〜（３７）を車に追加す
るだけでよい。しかも、この追加回路も構成が筒中であ
り、特別に複雑な回路を必要としない。

また、鎖線よりも左側の回路をあらかじめ考慮しておけ
ば、形成回ｖＰｔ（３２）〜（３６）のかなりの部分を
共通化できる。

なお、上述においζは、メモリ　（２１）にアクセスす
る信号Ｒ−Ｙのそれぞれはシリアル信号であるが、パラ
レル信号とすれば、メモリ　（２１）として低速のもの
を使用できる。

発明のりＪ果回１／３　（２１）　、　　（２２）　、　　（３１）
〜（３７）を追加するたりてマルチ画面表示ができる。

しかも、その追加１ｉＩｔ　Ｍ３も構成が簡単であり、
特別に複雑な回路を必要としない。

【図面の簡単な説明】

第１図〜第５図はこの発明を説明するための図、第６図
はこの発明の一例の系統図ある。 θ０）はマイごｔン、　（２１）はバッツァメモリ、　
（３５）　　。（３６）はア（レス伯吋形成回路である。第１図１　　　　　　　　２　　　　　６第２図第４図　　　　　第５図 ”：ト

Claims

【特許請求の範囲】

受像管に対してノンインターレースの偏向を行い、複数
ページ’Ｉ）の容購を有するビデオＲＡＭから更新され
た走ｉ￥線の表示信号を取り出し、この取り出された表
示信号を、−に記複数ページ分の容けをイｆするバッフ
ァメモリの対応するアドレスに店き込むと共に、このバ
ッファメモリから表示信号を」二記ベージ数に対応した
速度で読み出し、この読み出された表示信号を上記受像
管に供給してこの受像管のスクリーン」二に上記複数の
ページの画面を縮小し゛Ｃ同時に表示するようにした表
示回路。