JPS59198085A - 固体撮像装置の欠陥補償回路 - Google Patents
固体撮像装置の欠陥補償回路Info
- Publication number
- JPS59198085A JPS59198085A JP58072601A JP7260183A JPS59198085A JP S59198085 A JPS59198085 A JP S59198085A JP 58072601 A JP58072601 A JP 58072601A JP 7260183 A JP7260183 A JP 7260183A JP S59198085 A JPS59198085 A JP S59198085A
- Authority
- JP
- Japan
- Prior art keywords
- memory
- horizontal
- defect
- counter
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
- H04N25/63—Noise processing, e.g. detecting, correcting, reducing or removing noise applied to dark current
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Picture Signal Circuits (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は、固体撮像装置の欠陥補償回路に関し、特に、
欠陥の位置を指定する欠陥位置指定回路に係る。
欠陥の位置を指定する欠陥位置指定回路に係る。
従来、この種の欠陥補償回路における欠陥位置指定回路
は、垂直方向及び水平方向に夫々位置を指定するカウン
タが設けられておシ、カウンタの出力をアドレス指定と
するメモリの出力により、欠陥位置の指定を行なうもの
であった。
は、垂直方向及び水平方向に夫々位置を指定するカウン
タが設けられておシ、カウンタの出力をアドレス指定と
するメモリの出力により、欠陥位置の指定を行なうもの
であった。
しかしながら、上記構成にかかる欠陥位置指定回路にあ
っては、全素子に対応する数のメモ１ノ容量を確保する
ことが必要であシ、また映像信号出力期間中にカウンタ
を動作させるだめ、固定ノくターン雑音が発生するとい
う欠点があった。
っては、全素子に対応する数のメモ１ノ容量を確保する
ことが必要であシ、また映像信号出力期間中にカウンタ
を動作させるだめ、固定ノくターン雑音が発生するとい
う欠点があった。
本発明は、上記欠点に鑑みてなされたものであシ、水平
ライン数をカウンタでカウントし、カウンタの出力を予
め欠陥のある水平ラインを記憶しテアルメモリのアドレ
スとし、このメモリからの出力の順序毎に欠陥の水平位
置をアクセスするメモリを動作させ、このメモリの出力
を水平レジスタの入力とし、クロックに同期させて出力
することにより、メモリ容量の低減を図ると共に、上記
の水平レジスタへのデータの入力までの動作を水平ブラ
ンキング期間に行なうことにょシ、固定パターン雑音を
除去し、更に上記水平位置をアクセスするメモリ入力を
フィールド、フレームの蓄積動作の相違に対応して欠陥
位置の出方を切換えるメモリを付加した場合には、メモ
リ容量を大幅に増加させることなく、フィールド、フレ
ーム蓄積動作の切換を可能とした固体撮像装置の欠陥補
償回路を提供することにある。
ライン数をカウンタでカウントし、カウンタの出力を予
め欠陥のある水平ラインを記憶しテアルメモリのアドレ
スとし、このメモリからの出力の順序毎に欠陥の水平位
置をアクセスするメモリを動作させ、このメモリの出力
を水平レジスタの入力とし、クロックに同期させて出力
することにより、メモリ容量の低減を図ると共に、上記
の水平レジスタへのデータの入力までの動作を水平ブラ
ンキング期間に行なうことにょシ、固定パターン雑音を
除去し、更に上記水平位置をアクセスするメモリ入力を
フィールド、フレームの蓄積動作の相違に対応して欠陥
位置の出方を切換えるメモリを付加した場合には、メモ
リ容量を大幅に増加させることなく、フィールド、フレ
ーム蓄積動作の切換を可能とした固体撮像装置の欠陥補
償回路を提供することにある。
すなわち、本発明に係る固体撮像装置の欠陥補償回路は
、水平ライン数を計数する第１のカウンタと、特定水平
ラインの欠陥の有無情報を格納した第１のメモリと、こ
の第１のメモリの出力に基づき水平ラインの欠陥数を計
数する第２のカウンタと、欠陥のある水平ラインが属す
るフィールドの偶奇の情報を格納した第２のメモリと、
欠陥水平ラインの水平方向の欠陥位置の情報を格納した
第３のメモリと、この第３のメモリの出力を供給される
水平シフトレジスタとからなる欠陥位置指定回路を有す
るものである。
、水平ライン数を計数する第１のカウンタと、特定水平
ラインの欠陥の有無情報を格納した第１のメモリと、こ
の第１のメモリの出力に基づき水平ラインの欠陥数を計
数する第２のカウンタと、欠陥のある水平ラインが属す
るフィールドの偶奇の情報を格納した第２のメモリと、
欠陥水平ラインの水平方向の欠陥位置の情報を格納した
第３のメモリと、この第３のメモリの出力を供給される
水平シフトレジスタとからなる欠陥位置指定回路を有す
るものである。
次に、本発明の一実施例につき図面を参照して説明する
。第１図は、本発明に係る固体撮像装置の欠陥補償回路
の一実施例における欠陥位置指定回路を示すブロック図
である。
。第１図は、本発明に係る固体撮像装置の欠陥補償回路
の一実施例における欠陥位置指定回路を示すブロック図
である。
第１図において、１は、各フレームの始めに出るリセッ
トパルスが印加する入力端子である。２は、水平ライン
査定の始めに出るスタートパルスが印加する入力端子で
ある。３は、偶奇のフィールドを示すフィールド・イン
デックス入力端子である。４は、欠陥位置に相当するタ
イミングにパルスを発生する、出力端子である。５は、
水平ライン数の計数する水平ライン数カウンタ用カウン
タである。６は、予め欠陥のある水平ラインを格納しで
あるメモリである。７は、欠陥の順序をカウントするカ
ウンタである。８は、欠陥のある水平ラインが属するフ
ィールドの偶奇を示すメモリである。９は切換ゲート、
１３は切換スイッチである。
トパルスが印加する入力端子である。２は、水平ライン
査定の始めに出るスタートパルスが印加する入力端子で
ある。３は、偶奇のフィールドを示すフィールド・イン
デックス入力端子である。４は、欠陥位置に相当するタ
イミングにパルスを発生する、出力端子である。５は、
水平ライン数の計数する水平ライン数カウンタ用カウン
タである。６は、予め欠陥のある水平ラインを格納しで
あるメモリである。７は、欠陥の順序をカウントするカ
ウンタである。８は、欠陥のある水平ラインが属するフ
ィールドの偶奇を示すメモリである。９は切換ゲート、
１３は切換スイッチである。
１０は、水平方向の欠陥位置を格納しであるメモリ、１
１は、メモリ１ｏの出方を供給され、クロック入力端子
１２からのクロックに同期してタイミングパルスを発生
する水平シフトレジスタである。
１は、メモリ１ｏの出方を供給され、クロック入力端子
１２からのクロックに同期してタイミングパルスを発生
する水平シフトレジスタである。
次に、本実施例の動作につき説明する。
まず、カウンタ５．７は、端子ｌに入力されるリセット
パルスにより、フレームの始めにリセットされる。次に
、カウンタ５は水平走査期間の始めに出るスタートパル
スによシ、水平ライン数がカウントされ、この出力はメ
モリ６のアドレス入力であるためメモリの出力には欠陥
のあるラインがセレクトされる毎にパルスが発生する。
パルスにより、フレームの始めにリセットされる。次に
、カウンタ５は水平走査期間の始めに出るスタートパル
スによシ、水平ライン数がカウントされ、この出力はメ
モリ６のアドレス入力であるためメモリの出力には欠陥
のあるラインがセレクトされる毎にパルスが発生する。
このパルスがカウンタ７に印加されると、カウンタ７の
出力は欠陥の順序に対応したバイナリコードとなる。メ
モリ１０はこのバイナリコードに対応して水平方向の欠
陥の位置が格納されており、メモリ１０の出力が水平レ
ジスタ１１に入力されると、同レジスタ１１はクロック
入力端子１２に入力されるクロックに同期して出力する
ことになる。このように上記動作のうち水平レジスタ１
１へのデータ入力までは水平ブランキング期間中に行な
われるため、映像信号期間中にレベルの変動するパルス
はクロックのみであシ、シたがって固定パターン雑音は
発生しない。
出力は欠陥の順序に対応したバイナリコードとなる。メ
モリ１０はこのバイナリコードに対応して水平方向の欠
陥の位置が格納されており、メモリ１０の出力が水平レ
ジスタ１１に入力されると、同レジスタ１１はクロック
入力端子１２に入力されるクロックに同期して出力する
ことになる。このように上記動作のうち水平レジスタ１
１へのデータ入力までは水平ブランキング期間中に行な
われるため、映像信号期間中にレベルの変動するパルス
はクロックのみであシ、シたがって固定パターン雑音は
発生しない。
また本実施例ではフィールド蓄積、フレーム蓄積動作の
切換が容易に行なわれるようにメモリ８が動作する。こ
の動作を第２図を用いて説明する。
切換が容易に行なわれるようにメモリ８が動作する。こ
の動作を第２図を用いて説明する。
第２図に示すように、今、垂直方向ｍ番目のラインの水
平方向ｎ番目の画素に欠陥があると仮定する。ｍを例え
ば奇数とすると、フレーム蓄積モードではメモリ６にデ
ータを格納すべきアドレスは、デシマルコードで（ｍ＋
１）／２のみである。一方、フィールド蓄積では逆のフ
ィールドでも必要で、このデシマルコードは垂直ライン
数を５２５本とすれば、’ ２６３ ＋（ｍ−１）／２
となる。そこで、壕ずメモリ６には（ｍ＋１）／２と２
６３ ＋ （ｍ−１）／２の両方のデシマルコードのア
ドレスに対応する位置に、データを格納しておく。すな
わちメモリ６の出力は逆のフィールド°でもパルスを発
生することになる。メモリ８には欠陥の順序に相当する
アドレスによって、その欠陥がどちらのフィールドにあ
るかが予め格納されておシ、この出力はフィールドイン
デックス人力３との排他的論理和をとった後、切換スイ
ッチ１３を介してゲートに加えられる。よって水平位置
ｎに相当するデータを格納しであるメモリ１０のアドレ
スは、切換スイッチ１３が°′１”となっている場合は
、フィールド蓄積に相当する（ｍ＋１）／２及び２６３
＋ （ｍ−１’ ）／２番目の水平ラインに相当する
順序が入力されるが、切換スイッチ１３が排他的論理和
出力に接続されている場合は、（ｍ＋１）／２ 番目の
水平ラインに相当する順序のみが入力されることになり
、カランタフの最大カウント数、す々わち（欠陥数）十
１と同じビット数のメモリをメモリ８として用意するだ
けで、フィールド、フレーム蓄積動作における欠陥位置
の指定切換が可能である。
平方向ｎ番目の画素に欠陥があると仮定する。ｍを例え
ば奇数とすると、フレーム蓄積モードではメモリ６にデ
ータを格納すべきアドレスは、デシマルコードで（ｍ＋
１）／２のみである。一方、フィールド蓄積では逆のフ
ィールドでも必要で、このデシマルコードは垂直ライン
数を５２５本とすれば、’ ２６３ ＋（ｍ−１）／２
となる。そこで、壕ずメモリ６には（ｍ＋１）／２と２
６３ ＋ （ｍ−１）／２の両方のデシマルコードのア
ドレスに対応する位置に、データを格納しておく。すな
わちメモリ６の出力は逆のフィールド°でもパルスを発
生することになる。メモリ８には欠陥の順序に相当する
アドレスによって、その欠陥がどちらのフィールドにあ
るかが予め格納されておシ、この出力はフィールドイン
デックス人力３との排他的論理和をとった後、切換スイ
ッチ１３を介してゲートに加えられる。よって水平位置
ｎに相当するデータを格納しであるメモリ１０のアドレ
スは、切換スイッチ１３が°′１”となっている場合は
、フィールド蓄積に相当する（ｍ＋１）／２及び２６３
＋ （ｍ−１’ ）／２番目の水平ラインに相当する
順序が入力されるが、切換スイッチ１３が排他的論理和
出力に接続されている場合は、（ｍ＋１）／２ 番目の
水平ラインに相当する順序のみが入力されることになり
、カランタフの最大カウント数、す々わち（欠陥数）十
１と同じビット数のメモリをメモリ８として用意するだ
けで、フィールド、フレーム蓄積動作における欠陥位置
の指定切換が可能である。
以上説明したように、本発明に係る固体撮像装置の欠陥
補償回路は、欠陥の存在する水平ライン数を予め格納し
ておき、このライン数についてのみ水平位置を指定する
ものであるから、低メモリ容量であシ、マた水平レジス
タへのデータの入力オでの動作を水平ブランキング期間
中に実行するから、固定パターン雑音を除去し得、更に
、水平位置を指定するメモリ入力にフィールド、フレー
ム蓄積の切換ゲートを設けた場合には、２種類の蓄積モ
ードに対応できるという効果を有する。
補償回路は、欠陥の存在する水平ライン数を予め格納し
ておき、このライン数についてのみ水平位置を指定する
ものであるから、低メモリ容量であシ、マた水平レジス
タへのデータの入力オでの動作を水平ブランキング期間
中に実行するから、固定パターン雑音を除去し得、更に
、水平位置を指定するメモリ入力にフィールド、フレー
ム蓄積の切換ゲートを設けた場合には、２種類の蓄積モ
ードに対応できるという効果を有する。
第１図は、本発明に係る固体撮像装置の欠陥補償回路の
一実施例における欠陥位置指定回路を示すブロック図、
第２図は、垂直方向ｍ番目の水平ライン上の水平方向ｎ
番目の画素に欠陥がある状態を示す図である。 １・・・リセットパルスの入力端子 ２・・・スタートパルスの入力端子 ３・・・フィールド・インデックス入力端子４・・・タ
イミングパルスを発する出力端子５・・・水平ライン数
カウント用カウンタ６・・・予め欠陥のある水平ライン
を格納しであるメモリ７・・・欠陥数をカウントするカ
ウンタ８・・・欠陥の存在するフィールドの偶奇を示す
メモリ９・・・切換ゲート １０・・・水平方向の欠陥位置を格納しであるメモリ１
１・・・水平レジスタ １２・・・クロック入力端子 １３・・・切換スイッチ
一実施例における欠陥位置指定回路を示すブロック図、
第２図は、垂直方向ｍ番目の水平ライン上の水平方向ｎ
番目の画素に欠陥がある状態を示す図である。 １・・・リセットパルスの入力端子 ２・・・スタートパルスの入力端子 ３・・・フィールド・インデックス入力端子４・・・タ
イミングパルスを発する出力端子５・・・水平ライン数
カウント用カウンタ６・・・予め欠陥のある水平ライン
を格納しであるメモリ７・・・欠陥数をカウントするカ
ウンタ８・・・欠陥の存在するフィールドの偶奇を示す
メモリ９・・・切換ゲート １０・・・水平方向の欠陥位置を格納しであるメモリ１
１・・・水平レジスタ １２・・・クロック入力端子 １３・・・切換スイッチ
Claims (1)
- 固体撮像素子の欠陥を補償する固体撮像装置の欠陥補償
回路において、水平ライン数を計数する第１のカウンタ
と、特定水平ラインの欠陥の有無情報を格納した第１の
メモリと、この第１のメモリの出力に基づき水平ライン
の欠陥数を計数するｖ、２のカウンタと、欠陥のある水
平ラインが属するフィールドの偶奇の情報を格納した第
２のメモリと、欠陥水平ラインの水平方向の欠陥位置の
情報を格納した第３のメモリと、該第３のメモリの出力
を供給される水平シフトレジスタとからなる欠陥位置指
定回路を有することを特徴とする固体Ｊ層像装置の欠陥
補償回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58072601A JPS59198085A (ja) | 1983-04-25 | 1983-04-25 | 固体撮像装置の欠陥補償回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58072601A JPS59198085A (ja) | 1983-04-25 | 1983-04-25 | 固体撮像装置の欠陥補償回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS59198085A true JPS59198085A (ja) | 1984-11-09 |
Family
ID=13494079
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58072601A Pending JPS59198085A (ja) | 1983-04-25 | 1983-04-25 | 固体撮像装置の欠陥補償回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59198085A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61262380A (ja) * | 1985-05-16 | 1986-11-20 | Sony Corp | 固体撮像装置の雑音除去回路 |
-
1983
- 1983-04-25 JP JP58072601A patent/JPS59198085A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61262380A (ja) * | 1985-05-16 | 1986-11-20 | Sony Corp | 固体撮像装置の雑音除去回路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2928803B2 (ja) | テレビジョン画像表示装置 | |
| JP2592378B2 (ja) | フォーマット変換器 | |
| JPH10333669A (ja) | 画像メモリ制御装置 | |
| JPS59198085A (ja) | 固体撮像装置の欠陥補償回路 | |
| US4908614A (en) | Image data output apparatus | |
| JPS5967788A (ja) | テレビジヨン受像機のスチル画像発生装置 | |
| JPH08237521A (ja) | 固体撮像素子のキズ補正回路 | |
| JPS62200885A (ja) | 擬似動画伝送方法 | |
| US3688272A (en) | Visual indication device in which a part of the indicated data can be changed | |
| JPS59122185A (ja) | 固体撮像装置 | |
| JP3655159B2 (ja) | 表示装置 | |
| US6873370B1 (en) | Method and circuit arrangement for picture-in-picture fade-in | |
| JP2918049B2 (ja) | ピクチャ・イン・ピクチャのための記憶方法 | |
| US6339452B1 (en) | Image display device and image displaying method | |
| JP3082458B2 (ja) | 画像修整装置 | |
| JPS63242069A (ja) | 映像信号処理回路 | |
| JP2949984B2 (ja) | メモリ監視回路 | |
| JPH0786746B2 (ja) | 複数動画像表示装置 | |
| JPS61270980A (ja) | テレビジヨン受信機のプリンタ装置 | |
| JPH0752330B2 (ja) | ビデオプロジェクタ装置 | |
| RU1637638C (ru) | Формирователь сигналов телевизионных изображений | |
| JP2005518571A (ja) | 画像表示のデジタル方法及びデジタル表示装置 | |
| JPH06189236A (ja) | 液晶プロジェクタの投射画像補正回路 | |
| JPS59122184A (ja) | 固体撮像装置 | |
| JPS6355111B2 (ja) |