JPS5919504Y2 - テレビジヨン受像機 - Google Patents

テレビジヨン受像機

Info

Publication number
JPS5919504Y2
JPS5919504Y2 JP17135477U JP17135477U JPS5919504Y2 JP S5919504 Y2 JPS5919504 Y2 JP S5919504Y2 JP 17135477 U JP17135477 U JP 17135477U JP 17135477 U JP17135477 U JP 17135477U JP S5919504 Y2 JPS5919504 Y2 JP S5919504Y2
Authority
JP
Japan
Prior art keywords
memory
signal
sub
screen
main
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP17135477U
Other languages
English (en)
Other versions
JPS5496115U (ja
Inventor
実 竹田
Original Assignee
松下電器産業株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 松下電器産業株式会社 filed Critical 松下電器産業株式会社
Priority to JP17135477U priority Critical patent/JPS5919504Y2/ja
Publication of JPS5496115U publication Critical patent/JPS5496115U/ja
Application granted granted Critical
Publication of JPS5919504Y2 publication Critical patent/JPS5919504Y2/ja
Expired legal-status Critical Current

Links

Description

【考案の詳細な説明】 本考案はある番組を映出中のテレビ画面の一部に、裏番
組の画像を小さく表示できるテレビジョン受像機に関す
る。
テレビジョン放送を受信し、特にその裏番組をモニター
したい場合に、従来視聴中の番組の画面(以下主画面と
する)をひとつの受像管に映出し、その裏番組の画面(
以下副画面とする)を他の小さな受像管に映出する受像
機や、メモリーをいくつか用いて主画面の一部に副画面
を映出する受像機が提案されている。
これらのテレビジョン受像機は、放送局で行なわれてい
るようにある画面に同期した他の画面を圧縮して挿入す
る方法とは異なり、いずれも全く別の同期系である2つ
の放送局からの2つのテレビジョン信号を処理する点に
特徴を有している。
ここで第1図のように主画面1の一部に副画面2を映出
するテレビジョン受像機についてまず従来の例を説明す
る。
一般に各放送局間では、走査線数は同一であっても水平
同期、垂直同期の周波数、及び位相が異なっており、2
つの放送局の番組を同一画面上に表示するためには、単
にビデオ信号をスイッチングして加算するだけでは、正
常に動作しない。
即ち同一の受像管上に表示するためには、第2図に示す
ように記憶素子(メモリー)を用い、このメモリーの書
込みと読出しの制御を完全に行うことにより、同一受像
管上に2種の受像画面を表示できるようにする必要があ
る。
このことを第2図を用いて詳しく説明する。
視聴している主番組の信号は受信ブロック3で受信・検
波されてビデオ信号となり、ビデオ増幅器4から混合器
5を経て表示部6に供給され受像管上に表示される。
一方裏番組の信号は副受信ブロック7でビデオ信号にな
るが、ビデオ増幅器8の出力は一旦メモリ−9に供給さ
れる。
このメモリー9を制御し、メモリー9に書き込み、読み
出し等を行なわせるのがメモリー制御器10で、2つの
クロック信号を入力している。
この2つのクロック信号は副受信ブロック7の出力から
同期信号を取り出して発生させるクロック発生器11の
出力または受信ブロック3の出力から同様に得たクロッ
ク発生器12の出力である。
上記クロック発生器7のクロック信号はメモリー制御器
10を動作させメモリー9の番地指定等を行ない副画面
のビデオ信号をメモリー9に書き込む。
一方クロック発生器12のクロック信号は主画面に同期
しているため、メモリー9の読み出しに用いる。
即ちメモリー9から読み出された副画面のビデオ信号は
主画面のビデ゛オ信号と同期しているため前記混合器で
加え合わせることが可能となり、第1図のように表示す
ることができる。
この副画面のビテ゛オ信号を一時記憶し、主画面の同期
信号でこれを読出して、主画面の一部分に小さく表示す
るために用いるアナログメモリーとしては、ランダムア
クセスのものは非常に高価であるため実用的でなく、実
用的なのはシフトレジスタータイプのものである。
このシフトレジスタータイプのメモリーでは、メモリー
への書込み読出しが任意の番地にいつでも行えるもので
はないため、メモリーの制御には特別の配慮が必要とな
る。
このメモリーの容量は主画面に映出される副画面のサイ
ズで決まる。
例えば受像管上の縦、横ともそれぞれ1/4の大きさで
示す場合には、1フイールド内の走査線数としては、2
40本(1フイールド内の有効走査線数)xi/4=6
0本であるがら縦方向のメモリー数は60個、従って横
方向は60本×2フィールドX 4/3 (アスペクト
比) = 160個となる。
このようにメモリーの容量は、1フイ一ルド分としては
、IH(1水平走査期間)で160個のものを60個分
必要となる。
しかし、シフトレジスタータイプのメモリーを用いる場
合には、書込み読出しをランダムアクセスメモリーのよ
うに自由に行なうことができないため、1フイールドメ
モリーだけでは、2つの異なる同期のビデオ信号を書込
みながら読出すことは不可能である。
上記従来例でもつとも簡単に考えられるものは1フイー
ルドメモリーを2〜3個用いて行う方法であるが、この
ようにするとメモリーの容量が増し、したがって高価に
なるという欠点があった。
本考案はメモリー容量を出来るだけ少なくして所期の目
的を実現するテレビジョン受像機を提供するもので、以
下その一実施例を図面に基づいて説明する。
まず第3図に主副の画像信号の関係を示す。
Aは副画像信号であり(I HI3は副画像信号の水平
走査期間)、これをBのような約160個の粗いクロッ
クパルスでサンプリングしてメモリー9に書込む。
Cは主画像信号であり(IHφ、は主画像信号の水平走
査期間)、Dのような密な160個のクロックパルスで
メモリー9の内容を読出して縮小した副画像信号を、E
のように主画像信号Cの一部分に挿入する。
垂直方向についても同様の考え方で例えば副画像信号の
走査線4本ごとにサンプリング(1フイールド内で60
本)して、これをメモリーに書込み、主画像信号の同期
で連続して読出すことにより、主画面の一部分に副画面
を縮少して表示することができる。
第4図に本考案の一実施例の要部ブロック図を示す。
副ビデオ信号は、端子13から入力され、ビデオ増幅・
LPF回路14を経てビデオスイッチ回路15を通して
、1Hメモリー16に入力される。
一方端子13からの副ビデオ信号に含まれる同期信号は
、同期分離回路17で分離検出される。
この分離された同期信号を基準として、1Hメモリー1
6への信号書込み用の基準のクロックパルス、即ち第3
図のBに相当するクロックパルスをクロックパルス発生
回路18で発生させる。
このパルスを用いて、LHメモリー16へ副ビデオ信号
を書込むためのビデオ信号の抜き取りをビデオスイッチ
回路15で行なわせると共に、1Hメモリー16へ情報
を記憶させるタイミングを決定しそれを制御するための
制御パルスを制御パルス発生回路19で作成させる。
この制御パルスを1Hメモリー16の書込み読出しのモ
ードを制御する制御スイッチ回路20を経てIHメモリ
ー16に供給し、ビデオスイッチ回路15の出力である
副ビデオ信号の所定の部分の内容を1Hメモリー16へ
記憶する。
ここで1Hメモリー16へ副ビデオ信号を書込む方法に
ついて、さらに詳細に述べる。
前述のように主画面の中に縦、横とも1/4のサイズで
副画面を表示する場合には、副ビデオ信号の1H期間内
では、サンプリングパルスは約160個であるがら、1
H期間内の走査期間を160等分する第3図Bのような
りロックパルスをクロックパルス発生回路18で発生さ
せると共に1フイ一ルド期間内ではサンプリングパルス
は約60個であるから、■フィールド期間内の走査期間
を60等分し走査線4本ごとに1回あるようなりロック
パルスをクロックパルス発生回路18で発生させること
により、所定のサンプリングを行い、水平及び垂直同期
信号とのタイミングを合せつつ、副ビデオ信号の内容を
順次lHメモリー16へ書込みを行なう。
次に、この1Hメモリーの読出しについて述べる。
主ビデオ信号を端子21から人力し、これに含まれる同
期信号を同期分離回路22で分離し、これを用いて、第
3図りに示すようなりロックパルス、即ち主ビデオ信号
のIH期間内の走査期間の1/4の期間に160個のパ
ルス数となるようなりロックパルスをクロックパルス発
生回路23で発生させ、これをもとにして主画面の所定
の位置に副画面を挿入するための位置決め用パルス、及
びIHメモリー16の読出しや後述の1フイールドメモ
リーの書込み読出し用パルスを制御パルス発生回路24
で発生させる。
この制御パルス発生回路24からの信号は既に述べた制
御パルス発生回路19の出力とともに前記制御スイッチ
回路20に供給され、この制御スイッチ回路20では制
御パルス発生回路19からの書込み信号を優先して、I
Hメモリー16に幅ビデオ信号の内容を書込めるように
制御し、書込み信号のない期間にIHメモリー16の情
報を制御パルス発生回路24の出力で読出して、1フイ
ールドメモリー25にその内容を書込む。
1フイールドメモリーは前述のように160個のサンプ
ル点を記憶できる1Hメモリーを60個(25−、,2
5−2,・・・・・・25 so)有したものであり、
即ち前記1Hメモリー16の読み出し出力を順次規制正
しく入力することにより副ビデオ信号の内容を1フイ一
ルド分記憶しておくものである。
従って、この2つの制御パルス発生装置24.19およ
び制御スイッチ回路20からのパルスをもとにして、1
フイールドメモリー25内の各1Hメモリーへビデオ信
号をビデオスイッチ回路26で分配して供給し、これら
の各IHメモリーの駆動9選択はフィールドメモリー制
御回路27で制御して行う。
1フイールドメモリー25の読出しは、主ビデオ信号に
同期して、主画面内の一定位置に副画面を表示できるよ
うにフィールドメモリー制御回路27のパルスで制御し
て読出し、1フイールドメモリー25内の各1Hメモリ
ー25−1・・・・・・の内容をビデオスイッチ回路2
8で必要な期間のみをゲートし、一方ビデオ増幅回路2
9で増幅された主ビデオ信号と、ビデオ混合回路30で
混合して出力する。
1フイールドメモリー25の読出し書込みについてさら
に第5図を用いて説明する。
第5図でFは主画面の水平同期信号であり、このIH期
間(IHφ1)を5分割したパルスをG、H,I、J、
にで示す。
このうち水平走査期間だけについてみれば1水平走査期
間が4等分されていて、そのひとつが副ビデオ信号の内
容を挿入しようとする期間である。
例えば第3図のDのクロックパルス位置はパルスGの期
間に相当する。
従って、主画面内に副画面を挿入する水平方向位置につ
いては、Gのパルスで決定され、このパルスGのタイミ
ングで、1フイールドメモリー25の読出しをフィール
ドメモリー制御回路27で順次行なう。
垂直方向についても、副画面の位置を示すパルスを主ビ
デオ信号の同期信号をもとにして、制御パルス発生回路
24で作成し、これによってlフィールドメモリー25
の読出しタイミングをフィールドメモリー制御回路27
で決定することにより、水平方向、垂直方向とも所定の
タイミングで1フイールドメモリー25の内容を順次読
出すことができる。
第5図のパルスGの期間で1フイールドメモリー25を
読出している時には、これ以外の期間、即ちパルスH,
I 。
J、にの期間はこのメモリーに書込みを行える期間であ
る。
従って、この1フイールドメモリー25への書込みは、
このパルスH,I、J、にの期間テ、かつ、1Hメモリ
ー16に副ビデオ信号の書込みが行われていない期間で
行う必要がある。
副ビデオ信号の内容を1・H分だけIHメモリー16へ
書込むには、1水平走査期間だけ必要であるが、今この
書込みは、4水平走査期間(4H期間)に1回行うだけ
であるから、残りの3H期間にこの1Hメモリー16の
内容を主ビデオ信号の同期信号と同期し、かつ前記パル
スH,I、J、にのいずれかのタイミング内の制御パル
スで読出し、1フイールドメモリー25の所定の位置に
書込めばよい。
この1Hメ′モリ−16の読出しと1フイールドメモリ
ー25への書込みの制御は、各制御パルス発生回路24
,19゜制御スイッチ回路20.ビデオスイッチ回路2
6.フィールドメモリー制御回路27で行なっている。
上記の制御パルスのタイミング関係を第6図に示す。
第6図でNは副ビデオ信号でn 、 n +1.・・・
・・・n+11番目の走査線の信号を示している。
この副ビデオ信号のうち、n +1. n +5. n
+99番目信号を前述の4Hに1回の制御パルスLで
ゲートし、1Hメモリー16に順次書込む。
Mは主ビデオ信号でm、m+1.・・・・・・m+11
番目の走査線の信号を示し、この主ビテ゛オ信号の゛う
ち、m−4−6,m+7゜・・・・・・番目の信号中に
、副ビテ゛オ信号を挿入する場合について考えると、1
フイールドメモリー25の読出しは、Pに示すようなタ
イミングの制御パルスで行い、この1フイールドメモリ
ー25から読出された信号はQに示すような信号となる
1Hメモリー16の信号の読出して1フイールドメモリ
ー25への書込みは、前述のようにLHメモリー16へ
の書込み及び1フイールドメモリー25の読出しのされ
ない期間に行う必要があり、即ち信号りとPの期間以外
で行う必要がある。
この期間として、例えばパルスRに示す期間を採用すれ
ばよい。
このパルスRの期間でIHメモリー16の読出し、1フ
イールドメモリー25への書込みを行うように制御すれ
ばSのような信号がlフィールドメモリー25に入力さ
れる。
これは、1フイールドメモリー25の読出しと同一速度
のクロック(Dと同じ)で行うため、副ビデオ信号Nか
らパルスLで1Hメモリー16に記憶されていたn +
1. n +5゜n+9の信号が図示のように時間軸圧
縮される。
そして主ビデ゛オ信号Mに挿入する副ビデオ信号は1フ
イールドメモリー25の出力で゛あるからQのようにな
る。
ここで信号Qの(n+13)’は、信号Sが信号Nのn
+9番目までしか1フイールドメモリー25に書込まれ
ていなかったため、■フィールド前のn+13番目の走
査線の情報であり、インターレースの関係でIH分情報
はずれるが、4本に1本の割合でサンプリングしている
から特に支障はない。
1フイールドメモリー25内の情報は、新しい情報が書
込まれるまで、その内容を保持しておくことにより、副
ビデオ信号が、瞬間的に入らなくっても、前のフィール
ドの内容を読出すことが可能となると共に、新しい情報
の入力を停止させるスイッチをビデオスイッチ回路26
等に附加するだけで、副画面の内容を保持し、静止画と
して観察することも可能となる。
上記実施例では1Hメモリー16に書き込まれた副ビテ
゛オ信号の内容を、主ビテ゛オ信号に同期させて1フイ
ールドメモリー25に圧縮して書き込む制御を行なうた
めに従来1フイールドメモリーが2〜3個必要であった
方式に比べて記憶容量を大きく減少させるとともに、シ
フトレジスタータイプの1フイールドメモリーを構成可
能であるため安価に副画面を主画面の一部に挿入するこ
とができる。
以上のように本考案は、副画像信号の内容をIH記憶素
子と1フイールド記憶素子とを用いて記憶させるもので
、特に1H記憶素子への書き込みは副画像信号の同期で
、1H記憶素子からの読み出しと時間圧縮、1フイール
ド記憶素子への書き込み、さらにこの1フイールド記憶
素子の読み出しを主画像信号の同期で行なうために小さ
い記憶容量の記憶素子を用いて副画面を主画面の一部に
挿入するテレビジョン受像機を提供できるものである。
【図面の簡単な説明】
第1図は主画面に挿入された副画面の位置を示す図、第
2図は従来のテレビジョン受像機の要部ブロック図、第
3図は主副の画像信号の関係を示す波形図、第4図は本
考案のテレビジョン受像機の一実施例を示す要部ブロッ
ク図、第5図は1フイールドメモリーに関するタイミン
グ波形図、第6図はメモリーの垂直方向における書き込
み、読み出しのタイミング波形図である。 15・・・・・・ビテ゛オスイツチ回路、16・・・・
・・IHメモリー、19・・・・・・制御パルス発生回
路、20・・・・・・制御スイッチ回路、24・・・・
・・制御パルス発生回路、25・・・・・・lフィール
ドメモリー、26・・・・・・ビテ゛オスイツチ回路、
27・・・・・・フィールドメモリー制御回路、28・
・・・・・ビテ゛オスイツチ回路、30・・・・・・ビ
デオ混合回路。

Claims (1)

    【実用新案登録請求の範囲】
  1. 受信された2つのテレビジョン信号を主・副となし、副
    画像信号を記憶する1H容量の第1の記憶素子とLH記
    憶素子を複数個内蔵した第2の記憶素子とを備え、副画
    像信号に同期してこの信号を前記第1の記憶素子に書き
    込む手段と、この第1の記憶素子に記憶された信号を、
    副画像信号がこの第1の記憶素子に書き込まれない期間
    内で、かつ前記第2の記憶素子に記憶されている内容が
    読み出されていない期間内で、主画像信号に同期しかつ
    時間圧縮して読み出す手段と、読み出された信号を主画
    像信号に同期して前記第2の記憶素子に書き込む手段と
    、この第2の記憶素子を主画像信号に同期して読み出す
    手段と、この読み出された副画像信号の挿入信号を主画
    像信号に混合またはスイッチングして挿入する手段とを
    設けたことを特徴とするテレビジョン受像機。
JP17135477U 1977-12-19 1977-12-19 テレビジヨン受像機 Expired JPS5919504Y2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP17135477U JPS5919504Y2 (ja) 1977-12-19 1977-12-19 テレビジヨン受像機

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP17135477U JPS5919504Y2 (ja) 1977-12-19 1977-12-19 テレビジヨン受像機

Publications (2)

Publication Number Publication Date
JPS5496115U JPS5496115U (ja) 1979-07-07
JPS5919504Y2 true JPS5919504Y2 (ja) 1984-06-05

Family

ID=29175173

Family Applications (1)

Application Number Title Priority Date Filing Date
JP17135477U Expired JPS5919504Y2 (ja) 1977-12-19 1977-12-19 テレビジヨン受像機

Country Status (1)

Country Link
JP (1) JPS5919504Y2 (ja)

Also Published As

Publication number Publication date
JPS5496115U (ja) 1979-07-07

Similar Documents

Publication Publication Date Title
KR910003279B1 (ko) 멀티화면에 의한 채널선국장치
US4364090A (en) Method for a compatible increase in resolution in television systems
JPS6113435B2 (ja)
JPS6113673B2 (ja)
JPS62142476A (ja) テレビジョン受像機
US4991013A (en) Picture-in-picture television apparatus with sync controlled memory addressing
KR890005217B1 (ko) 문자 신호 발생 장치
KR950009698B1 (ko) 엔티에스씨/에치디티브이(ntsc/hdtvm) 듀얼 리시버의 라인 트리플러
US5309233A (en) Apparatus for converting the scanning period of a video signal to a period not necessarily an integer times the original period
JPS5919504Y2 (ja) テレビジヨン受像機
JPS62181A (ja) 映像処理装置
JPS61258578A (ja) テレビジヨン受信機
JP2916149B2 (ja) 映像信号の縮小表示回路
JPH0292077A (ja) 映像信号表示装置
JPS6152080A (ja) テレビジヨン受像機
JPH0748822B2 (ja) 二画面表示装置
JP2976982B2 (ja) 多重画面構成回路、及び、多重画面構成方法
JPH03505275A (ja) 制御信号生成装置および方法
JPS61131975A (ja) 画像処理装置
JPH042540Y2 (ja)
JPS61258582A (ja) テレビジヨン受信機
JP3115571B2 (ja) マルチチャンネル表示装置
JPS6327504Y2 (ja)
JP2596042B2 (ja) 固体撮像装置
JPS63148780A (ja) テレビジヨン受像機用インタレ−ス制御回路