JPS59194596A - デイジタル信号再生装置 - Google Patents
デイジタル信号再生装置Info
- Publication number
- JPS59194596A JPS59194596A JP7031983A JP7031983A JPS59194596A JP S59194596 A JPS59194596 A JP S59194596A JP 7031983 A JP7031983 A JP 7031983A JP 7031983 A JP7031983 A JP 7031983A JP S59194596 A JPS59194596 A JP S59194596A
- Authority
- JP
- Japan
- Prior art keywords
- pcm
- pwm
- digital signal
- bit
- switching
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04R—LOUDSPEAKERS, MICROPHONES, GRAMOPHONE PICK-UPS OR LIKE ACOUSTIC ELECTROMECHANICAL TRANSDUCERS; DEAF-AID SETS; PUBLIC ADDRESS SYSTEMS
- H04R1/00—Details of transducers, loudspeakers or microphones
- H04R1/005—Details of transducers, loudspeakers or microphones using digitally weighted transducing elements
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Acoustics & Sound (AREA)
- Signal Processing (AREA)
- Circuit For Audible Band Transducer (AREA)
- Analogue/Digital Conversion (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は複数ビットのＰＣＭディジタル信号ヲスビーカ
で再生するようにしたディジタル信号再生装置に関する
ものである。
で再生するようにしたディジタル信号再生装置に関する
ものである。
従来例の構成とその問題点
一般に、ＰＣＭディジタル信号による高忠実音楽再生に
おいて、そり信号を電力増幅してスピーカで発音させる
手段としては、 （１）信号をディジタル・アナログ変換後ＡＢ級電力増
幅器でスピーカを発音させる。
おいて、そり信号を電力増幅してスピーカで発音させる
手段としては、 （１）信号をディジタル・アナログ変換後ＡＢ級電力増
幅器でスピーカを発音させる。
（２）信号をＰＷＭ変換してＤ級電力増幅器でスピーカ
を発音させる。
を発音させる。
（３）直接スイッチングしてディジタルスピーカで発音
させる。
させる。
という各々の方法が知られている。前述した（１）の方
式は現在最も一般的に行なわれている方法であり 、
（２）の方式に関しては（１）の方式における電力効率
を改善する方法として用いられる。しかしＰＣＭディジ
タル信号の量子化ビット数が増加した場合。
式は現在最も一般的に行なわれている方法であり 、
（２）の方式に関しては（１）の方式における電力効率
を改善する方法として用いられる。しかしＰＣＭディジ
タル信号の量子化ビット数が増加した場合。
使用出来る素子がなくなる。例えば４０ ＫＨｚサンプ
リング周波数で量子化ビット数を１６ｂｉｔとした場合
、ＰＣＭ−ＰＷＭ変換器のクロック周波数ＦＣは ＦＣ≧４０ＫＨ２Ｘ ２１６（６５５３６）”２．ｅ
ｘ １ｏ９（ｈ）となり、変換素子、スイッチング素子
は実際入手しにくい問題があった。また（３）の方式は
ビット数に対応したボイスコイルを施したスピーカを直
接駆動するものであり、各ウェイト付けは２°、２１゜
２２・・・・・・２ｎとしだものであるが、現実問題と
して多くのボイスコイルを同一ボビン上に巻く事は非常
に困難であり、−！た実現したとしてもスピーカの能率
を極端に劣化させるものである。
リング周波数で量子化ビット数を１６ｂｉｔとした場合
、ＰＣＭ−ＰＷＭ変換器のクロック周波数ＦＣは ＦＣ≧４０ＫＨ２Ｘ ２１６（６５５３６）”２．ｅ
ｘ １ｏ９（ｈ）となり、変換素子、スイッチング素子
は実際入手しにくい問題があった。また（３）の方式は
ビット数に対応したボイスコイルを施したスピーカを直
接駆動するものであり、各ウェイト付けは２°、２１゜
２２・・・・・・２ｎとしだものであるが、現実問題と
して多くのボイスコイルを同一ボビン上に巻く事は非常
に困難であり、−！た実現したとしてもスピーカの能率
を極端に劣化させるものである。
発明の目的
本発明は、ＰＣＭディジタル信号ｉＰＷＭ変換してＤ級
電力増幅器でスピーカを駆動する場合に、ＰＣＭ−ＰＷ
Ｍ変換器のクロック周波数を低く設定し、かつ遅延ひず
みを除去してスピーカを駆動することができるディジタ
ル信号再生装置を提供することにある。
電力増幅器でスピーカを駆動する場合に、ＰＣＭ−ＰＷ
Ｍ変換器のクロック周波数を低く設定し、かつ遅延ひず
みを除去してスピーカを駆動することができるディジタ
ル信号再生装置を提供することにある。
発明の構成
本発明のディジタル信号再生装置は、複数ビットのＰＣ
Ｍディジタル信号を所定のビットブロック単位に分割し
、その分割数と同じ個数のアップ串ダウンカウンタを１
対としたＰＣＭ−ＰＷＭ変換器で変換し、その変換信号
を同一スピーカポビン上に設けた上記分割数と同じ個数
のボイスコイルに加えると共に上記ＰＣＭ−ＰＷＭ変換
器と上記ボイスコイルのいずれか一方にビット分割によ
る補正のだめの重み付けを施したものである。
Ｍディジタル信号を所定のビットブロック単位に分割し
、その分割数と同じ個数のアップ串ダウンカウンタを１
対としたＰＣＭ−ＰＷＭ変換器で変換し、その変換信号
を同一スピーカポビン上に設けた上記分割数と同じ個数
のボイスコイルに加えると共に上記ＰＣＭ−ＰＷＭ変換
器と上記ボイスコイルのいずれか一方にビット分割によ
る補正のだめの重み付けを施したものである。
実施例の説明
第１図は本発明の一実施例を示す。第１図において複数
ビットのＰＣＭディジタル信号１はＰＣＭ−ＰＷＭ変換
器２，３に供給されてＰＷＭ変換される。上記ＰＣＭ−
ＰＷＭ変換器２，３によりパルス幅変調されたＰＷＭ信
号は、スイッチング部４．６でパワースイッチングされ
、スピーカ６のボイスコイル７．８にそれぞれ供給され
ることにより、上記複数ビットのＰＣＭ信号に対応して
上記スピーカ６を駆動する。このような構成において、
いま、複数のＰＣＭディジタル信号が１２ビツト構成で
ある場合、２分割してＰＣＭ−ＰＷＭ変換器２，３でＰ
ＷＭ変換される。この時分割しない場合のクロック周波
数Ｆ１と２分割の場合のクロック周波数Ｆ２を比較する
と。
ビットのＰＣＭディジタル信号１はＰＣＭ−ＰＷＭ変換
器２，３に供給されてＰＷＭ変換される。上記ＰＣＭ−
ＰＷＭ変換器２，３によりパルス幅変調されたＰＷＭ信
号は、スイッチング部４．６でパワースイッチングされ
、スピーカ６のボイスコイル７．８にそれぞれ供給され
ることにより、上記複数ビットのＰＣＭ信号に対応して
上記スピーカ６を駆動する。このような構成において、
いま、複数のＰＣＭディジタル信号が１２ビツト構成で
ある場合、２分割してＰＣＭ−ＰＷＭ変換器２，３でＰ
ＷＭ変換される。この時分割しない場合のクロック周波
数Ｆ１と２分割の場合のクロック周波数Ｆ２を比較する
と。
Ｆ１＝４ｏＫＨｚＸ２ （４０９６）牛１６３ＭＨ２
Ｆ２−４０ ＫＨｚ Ｘ ２６（６４） 牛２．５ Ｍ
Ｈｚのどとく極端に低い周波数に出来るものであり、Ｐ
ＣＭ−ＰＷＭ変換とスイッチング時に発生する問題を極
端に低下出来る利点がある。具体的な変換回路を第２図
に示す。第２図において、１１゜１２はそれぞれダウン
カウンタ、１３．１４はそれぞれアップカウンタ、１６
はＪＫフリップ７０ツブであり、上記ダウンカウンタ１
２とアップカウンタ１４の４つのデータ入力端りとダウ
ンカウンタ１１とアップカウンタ１３０２つのデータ入
力端りに６ビツトのＰＣＭディジタル信号が入力され、
上記アップカウンタ１３．１４のロード端Ｌｏにスター
トパルスが入力されると共に上記アップカウンタ１４の
クロック入力端ＵＰに５ ＭＨｚ（ＲＦＣ）のクロック
が入力され、上記アップカウンタ１４のキャリ一端ＣＡ
が上記アップカウンタ１３のクロック入力端ＵＰに接続
される。そして上記アップカウンタ１３のキャリ一端Ｃ
Ａからのデータの一方は上記ＪＫフリップフロップのク
リア端ＣＬに入力され、他の一方は上記ダウンカウンタ
１１．１２のロード端Ｌ□に入力されると共に上記ダウ
ンカウンタ１２のクロック入力端ＤＯに２．６ ＭＨｚ
（ＦＣ）のクロックが入力され、上記ダウンカウンタ
１２のボロウ端Ｂｏが上記ダウンカウンタ１１のクロッ
ク端上に接続される。そして上記ダウンカウンタ１１の
ボロウ端Ｂｏからのデータは上記ＩＫフリップフロップ
のクロック入力端ＯＫに入力され、ＰＷＭ変換されたＰ
ＷＭ信号が上記ＴＫ７リツプフロツプ出力端Ｑに出力さ
れる。このようにアップカウンタとダウンカウンタとｆ
：１対として構成することにより、ＰＷＭ信号のパルス
幅が等しくなり、遅延ひずみを除去することが出来る。
Ｆ２−４０ ＫＨｚ Ｘ ２６（６４） 牛２．５ Ｍ
Ｈｚのどとく極端に低い周波数に出来るものであり、Ｐ
ＣＭ−ＰＷＭ変換とスイッチング時に発生する問題を極
端に低下出来る利点がある。具体的な変換回路を第２図
に示す。第２図において、１１゜１２はそれぞれダウン
カウンタ、１３．１４はそれぞれアップカウンタ、１６
はＪＫフリップ７０ツブであり、上記ダウンカウンタ１
２とアップカウンタ１４の４つのデータ入力端りとダウ
ンカウンタ１１とアップカウンタ１３０２つのデータ入
力端りに６ビツトのＰＣＭディジタル信号が入力され、
上記アップカウンタ１３．１４のロード端Ｌｏにスター
トパルスが入力されると共に上記アップカウンタ１４の
クロック入力端ＵＰに５ ＭＨｚ（ＲＦＣ）のクロック
が入力され、上記アップカウンタ１４のキャリ一端ＣＡ
が上記アップカウンタ１３のクロック入力端ＵＰに接続
される。そして上記アップカウンタ１３のキャリ一端Ｃ
Ａからのデータの一方は上記ＪＫフリップフロップのク
リア端ＣＬに入力され、他の一方は上記ダウンカウンタ
１１．１２のロード端Ｌ□に入力されると共に上記ダウ
ンカウンタ１２のクロック入力端ＤＯに２．６ ＭＨｚ
（ＦＣ）のクロックが入力され、上記ダウンカウンタ
１２のボロウ端Ｂｏが上記ダウンカウンタ１１のクロッ
ク端上に接続される。そして上記ダウンカウンタ１１の
ボロウ端Ｂｏからのデータは上記ＩＫフリップフロップ
のクロック入力端ＯＫに入力され、ＰＷＭ変換されたＰ
ＷＭ信号が上記ＴＫ７リツプフロツプ出力端Ｑに出力さ
れる。このようにアップカウンタとダウンカウンタとｆ
：１対として構成することにより、ＰＷＭ信号のパルス
幅が等しくなり、遅延ひずみを除去することが出来る。
これは第３図の従来のＰＣＭ−ＰＷＭ変換器と第４図に
示すタイミングチャートかられかるようにＰＷＭ波はパ
ルス幅がせまい時も広いときも同じ位置から始まってい
る。これはレベルに比例した遅延ひずみが発生すること
を示す。
示すタイミングチャートかられかるようにＰＷＭ波はパ
ルス幅がせまい時も広いときも同じ位置から始まってい
る。これはレベルに比例した遅延ひずみが発生すること
を示す。
一方、ＰＣＭ−ＰＷＭ変換器２，３によシパルス幅変調
されたＰＷＭ信号はスイッチング部４゜５でパワースイ
ッチングされるが、スピーカ６のボイスコイル７．８の
巻線比が同一の場合、スイッチング電圧は上位ピッ）Ｉ
ＩＩと下位ビット側゛では６４：１の電圧比率でスイッ
チングされるように重み付けし、ビット分割の補正を加
えるようになっている。このようなスイッチング部の具
体的な構成例を第６図、第７図に示す。第６図、第７図
において、スイッチング部４はＮＰＮ型トランジスタ２
１とＰＮＰ型トランジスタ２２を直列に接続し、それら
のベースに上位ビットのＰＷＭ信号を加えるように構成
すると共に６４Ｖのスイッチング電圧を加えるように構
成したものである。また、スイッチ部５は上記スイッチ
ング部４と同様にトランジスタ２３．２４で構成すると
共に１■のスイッチング電圧を加えるように構成したも
のである。
されたＰＷＭ信号はスイッチング部４゜５でパワースイ
ッチングされるが、スピーカ６のボイスコイル７．８の
巻線比が同一の場合、スイッチング電圧は上位ピッ）Ｉ
ＩＩと下位ビット側゛では６４：１の電圧比率でスイッ
チングされるように重み付けし、ビット分割の補正を加
えるようになっている。このようなスイッチング部の具
体的な構成例を第６図、第７図に示す。第６図、第７図
において、スイッチング部４はＮＰＮ型トランジスタ２
１とＰＮＰ型トランジスタ２２を直列に接続し、それら
のベースに上位ビットのＰＷＭ信号を加えるように構成
すると共に６４Ｖのスイッチング電圧を加えるように構
成したものである。また、スイッチ部５は上記スイッチ
ング部４と同様にトランジスタ２３．２４で構成すると
共に１■のスイッチング電圧を加えるように構成したも
のである。
尚、上記の実施例では１２ビツトのＰＣＭディジタル信
号を上位と下位に２分割した場合について説明したが、
ＰＣＭディジタル信号のビット数は任意であり、壕だ分
割数を増加すればより効果的にクロック周波数を低下す
ることができる。また、ビット分割による補正はスイッ
チング部で行なう以外に、ボイスコイルの巻数比を変え
ることによっても行なうことができる。
号を上位と下位に２分割した場合について説明したが、
ＰＣＭディジタル信号のビット数は任意であり、壕だ分
割数を増加すればより効果的にクロック周波数を低下す
ることができる。また、ビット分割による補正はスイッ
チング部で行なう以外に、ボイスコイルの巻数比を変え
ることによっても行なうことができる。
発明の効果
以上のように本発明は、複数ビットのＰＣＭディジタル
信号を所定のビットブロック単位に分割し、その分割数
と同じ個数のＰＣＭ−ＰＷＭ変換器で変換し、スイッチ
ング部でパワースイッチングを行った変換信号を同一ス
ピーカポビン上に設けた上記分割数と同じ個数のボイス
コイルに加えると共に上記スイッチング部又は上記ボイ
スコイルのいずれか一方にビット分割による補正のため
の重み付けを施したものであるため、ＰＣＭ−ＰＷＭ変
換のだめのクロック周波数があ捷り高くなることな（、
ＰＣＭディジタル信号を高効率で電力増幅して再生でき
る利点を有する。又、ＰＣＭ−ＰＷＭ変換部にアップカ
ウンタとダウンカウンタとを１対とした構成のために、
従来のＰＣＭ−ＰＷＭ変換器で発生していた遅延ひずみ
を除去することができ、忠実な音響再生が可能となった
。
信号を所定のビットブロック単位に分割し、その分割数
と同じ個数のＰＣＭ−ＰＷＭ変換器で変換し、スイッチ
ング部でパワースイッチングを行った変換信号を同一ス
ピーカポビン上に設けた上記分割数と同じ個数のボイス
コイルに加えると共に上記スイッチング部又は上記ボイ
スコイルのいずれか一方にビット分割による補正のため
の重み付けを施したものであるため、ＰＣＭ−ＰＷＭ変
換のだめのクロック周波数があ捷り高くなることな（、
ＰＣＭディジタル信号を高効率で電力増幅して再生でき
る利点を有する。又、ＰＣＭ−ＰＷＭ変換部にアップカ
ウンタとダウンカウンタとを１対とした構成のために、
従来のＰＣＭ−ＰＷＭ変換器で発生していた遅延ひずみ
を除去することができ、忠実な音響再生が可能となった
。
第１図は本発明によるディジタル信号再生装置の一実施
例のブロック図、第２図は同装置の一実施例のＰＣｌｗ
ｌ−ＰＷＭ変換部の具体回路図、第３図は従来例のＰＣ
Ｍ−、ＰＷＭ変換部の具体回路図。 第４図は第３図に示す回路図のタイミングチャート、第
６図は第２図に示す回路図のタイミングチャート、第６
図、第７図は同装置のスイッチング部の具体回路図であ
る。 １・・・・・・ＰＣＭディジタル信号、２，３・・・・
・・ＰＣＭ−ＰＷＭ変換器、４，６・・・・・・スイッ
チング部、６・・・・・・スピーカ、７，８・・・・・
・ボイスコイル。 代理人の氏名 弁理士 中 尾 敏 男 ほか１名＠１
図 第３図 第４図
例のブロック図、第２図は同装置の一実施例のＰＣｌｗ
ｌ−ＰＷＭ変換部の具体回路図、第３図は従来例のＰＣ
Ｍ−、ＰＷＭ変換部の具体回路図。 第４図は第３図に示す回路図のタイミングチャート、第
６図は第２図に示す回路図のタイミングチャート、第６
図、第７図は同装置のスイッチング部の具体回路図であ
る。 １・・・・・・ＰＣＭディジタル信号、２，３・・・・
・・ＰＣＭ−ＰＷＭ変換器、４，６・・・・・・スイッ
チング部、６・・・・・・スピーカ、７，８・・・・・
・ボイスコイル。 代理人の氏名 弁理士 中 尾 敏 男 ほか１名＠１
図 第３図 第４図
Claims (1)
- 【特許請求の範囲】 ０）複数ビットのＰＣＭディジタル信号を所定のビット
ブロック単位に分割すると共にその分割数と同じ個数の
ＰＣＭ−ＰＷＭ変換部で変換し、その変換信号を同一ス
ピーカポビン上に設けた上記分割数と同じ個数のボイス
コイルに加えると共に上記ＰＣＭ−ＰＷＭ変換部と上記
ボイスコイルのいずれか一方にビット分割による補正の
だめの重み付けを施してなるディジタル信号再生装置。 （２）上記ＰＣＭ−ＰＷＭ変換部金アップカウンタとダ
ウンカウンタとを１対として構成した特許請求の範囲第
１項記載のディジタル信号再生装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7031983A JPS59194596A (ja) | 1983-04-20 | 1983-04-20 | デイジタル信号再生装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7031983A JPS59194596A (ja) | 1983-04-20 | 1983-04-20 | デイジタル信号再生装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS59194596A true JPS59194596A (ja) | 1984-11-05 |
Family
ID=13428008
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7031983A Pending JPS59194596A (ja) | 1983-04-20 | 1983-04-20 | デイジタル信号再生装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59194596A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5157730A (en) * | 1991-10-15 | 1992-10-20 | Hualon Microelectrics Corporation | Pulse rate modulation type piezoelectric crystal driver device |
| US5592559A (en) * | 1991-08-02 | 1997-01-07 | Sharp Kabushiki Kaisha | Speaker driving circuit |
| WO2020183943A1 (ja) * | 2019-03-13 | 2020-09-17 | アンデン株式会社 | 音声出力装置 |
-
1983
- 1983-04-20 JP JP7031983A patent/JPS59194596A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5592559A (en) * | 1991-08-02 | 1997-01-07 | Sharp Kabushiki Kaisha | Speaker driving circuit |
| US5157730A (en) * | 1991-10-15 | 1992-10-20 | Hualon Microelectrics Corporation | Pulse rate modulation type piezoelectric crystal driver device |
| WO2020183943A1 (ja) * | 2019-03-13 | 2020-09-17 | アンデン株式会社 | 音声出力装置 |
| JP2020150389A (ja) * | 2019-03-13 | 2020-09-17 | アンデン株式会社 | 音声出力装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| DE60131755T2 (de) | Digitaler klasse-d-audioverstärker | |
| JPH10145887A (ja) | スピーカ装置 | |
| JPS59194596A (ja) | デイジタル信号再生装置 | |
| JP2711427B2 (ja) | 音響再生システムの多重出力トランスネットワーク | |
| JPS5934795A (ja) | デジタル信号再生装置 | |
| JPH04355599A (ja) | ディジタルスピーカ | |
| JPH02121497A (ja) | デジタルスピーカユニツト及びその駆動装置 | |
| JPS5934796A (ja) | デジタル信号再生装置 | |
| GB2073456A (en) | Digital-analogue converter circuit for speech-synthesizing electronic timepiece | |
| JPH0550199B2 (ja) | ||
| CN102823128B (zh) | 数字放大器 | |
| DE3447111C2 (ja) | ||
| US7062336B1 (en) | Time-division method for playing multi-channel voice signals | |
| JP2522184B2 (ja) | ディジタルスピ―カ | |
| US11438697B2 (en) | Low-latency audio output with variable group delay | |
| TWI343222B (en) | Driver circuit and driving method for electrostatic loudspeaker | |
| JPS6310999A (ja) | スピ−カ | |
| JPH02312370A (ja) | テレビジョン受像機 | |
| SU782179A1 (ru) | Звуковоспроизвод щее устройство | |
| JPH01208100A (ja) | 動電型平面駆動スピーカの駆動方式 | |
| JPS62232298A (ja) | 重低音再生装置 | |
| JPH0654395A (ja) | デジタルオーディオ信号変換装置 | |
| JPS58200698A (ja) | スピ−カ | |
| JPS594300A (ja) | 静電形スピ−カ | |
| JPS60244189A (ja) | 音響変換器 |