JPS59194444A - モニタ−用半導体装置およびモニタ−方法 - Google Patents
モニタ−用半導体装置およびモニタ−方法Info
- Publication number
- JPS59194444A JPS59194444A JP6859683A JP6859683A JPS59194444A JP S59194444 A JPS59194444 A JP S59194444A JP 6859683 A JP6859683 A JP 6859683A JP 6859683 A JP6859683 A JP 6859683A JP S59194444 A JPS59194444 A JP S59194444A
- Authority
- JP
- Japan
- Prior art keywords
- monitoring
- field effect
- insulated gate
- gate field
- effect transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
本発明は半導体装置、特に絶縁ゲート型電界効果半導体
装置における実効チャンネル長およびキャリアの移動度
をモニターするだめのモニター用半導体装置とその使用
方法、即ち、実効チャンネル長および移動度のモニタ一
方法に関する。
装置における実効チャンネル長およびキャリアの移動度
をモニターするだめのモニター用半導体装置とその使用
方法、即ち、実効チャンネル長および移動度のモニタ一
方法に関する。
例えばＭＯ８型ＩＣ等の絶縁ゲート型電界効果半導体装
置は、絶縁ゲート型電界効果トランジスタ（Ｆｉｅｌｄ
Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ ：以下ＦＥ
Ｔという）を能動素子とし、抵抗等の受動素子を含む多
数９素子を同一の半導体基板上に形成すると共に、これ
らを有機的に結合することにより所定の機能を具備させ
たものである。
置は、絶縁ゲート型電界効果トランジスタ（Ｆｉｅｌｄ
Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ ：以下ＦＥ
Ｔという）を能動素子とし、抵抗等の受動素子を含む多
数９素子を同一の半導体基板上に形成すると共に、これ
らを有機的に結合することにより所定の機能を具備させ
たものである。
第１図はＭＯ８型半導体装置の主要な構成素子であるＭ
ＯＳＦＥＴの一例を示す断面図である。同図において、
１はｐ型シリコン基板である。該基板の表層にはｉ型の
ソース領域２およびドレイン領域３が形成され、両者間
のチャンネル領域上にはゲート酸化膜４を介してゲート
電極５が形成されている。そして、ソースおよびドレイ
ン領域２，３には、夫々ソース電極６およびドレイン電
極７がオーミック接続し、て形成さ才している。
ＯＳＦＥＴの一例を示す断面図である。同図において、
１はｐ型シリコン基板である。該基板の表層にはｉ型の
ソース領域２およびドレイン領域３が形成され、両者間
のチャンネル領域上にはゲート酸化膜４を介してゲート
電極５が形成されている。そして、ソースおよびドレイ
ン領域２，３には、夫々ソース電極６およびドレイン電
極７がオーミック接続し、て形成さ才している。
上記ＭＯ８ＦＥＴの製造に際してゲート電極５を多結晶
シリコン層で形成する場合には、ゲート電極５を形成し
た後に該ゲート電極５をマスクとして燐等のｎ型不純物
をドープし、ゲート酸化膜５に対して自己整合でソース
およびドレイン領域２，３を形成する。このとき、ドー
プさｉｔた不純物は深さ方向だけでなく横方向にも拡散
するから、ソースおよびドレイン領域２，３はゲート電
極５下に侵入して形成され、実効チャンネル長は拡散マ
スクとして用いたゲート１極５よシも短かくなる。他方
、ゲート電極５をアルミニウムで形成する場合には、ゲ
ート電極５を形成する前に選択的な不純物拡散によって
ソースおよびドレイン領域２，３を形成する。この不純
物の選択拡散は所定の拡散マスクを別に形成して行なう
が、この場合にもソースおよびトレイン領域は拡散マス
ク下に侵入して形成されるから、実効チャンネル長は拡
散マスクパターン上での値よりも短かくなる。
シリコン層で形成する場合には、ゲート電極５を形成し
た後に該ゲート電極５をマスクとして燐等のｎ型不純物
をドープし、ゲート酸化膜５に対して自己整合でソース
およびドレイン領域２，３を形成する。このとき、ドー
プさｉｔた不純物は深さ方向だけでなく横方向にも拡散
するから、ソースおよびドレイン領域２，３はゲート電
極５下に侵入して形成され、実効チャンネル長は拡散マ
スクとして用いたゲート１極５よシも短かくなる。他方
、ゲート電極５をアルミニウムで形成する場合には、ゲ
ート電極５を形成する前に選択的な不純物拡散によって
ソースおよびドレイン領域２，３を形成する。この不純
物の選択拡散は所定の拡散マスクを別に形成して行なう
が、この場合にもソースおよびトレイン領域は拡散マス
ク下に侵入して形成されるから、実効チャンネル長は拡
散マスクパターン上での値よりも短かくなる。
ところで、ＭＯＳＦＥＴの特性を決定する要素で従来把
握しにくかったものが実効チャンネル長およびキャリア
の移動度である。従って、所定の特性を具備したＭＯ８
型半導体装置を製造するためには、構成素子である各Ｍ
Ｏ８ＦＥＴについて設計値どうりの実効チャンネル長が
得られるように製造プロセスを制御しなければな夕ない
。そのためには、形成されたＭＯＳＦＥＴの実効チャン
ネル長および移動度を製造工程においてモニターするこ
とが必要となる。これは従来法のようにして行なわれて
いた。
握しにくかったものが実効チャンネル長およびキャリア
の移動度である。従って、所定の特性を具備したＭＯ８
型半導体装置を製造するためには、構成素子である各Ｍ
Ｏ８ＦＥＴについて設計値どうりの実効チャンネル長が
得られるように製造プロセスを制御しなければな夕ない
。そのためには、形成されたＭＯＳＦＥＴの実効チャン
ネル長および移動度を製造工程においてモニターするこ
とが必要となる。これは従来法のようにして行なわれて
いた。
まず、実効チャンネル長についてはこれをモニターする
適当な方法がないため、拡散マスク上の寸法（例えば多
結晶シリコンゲートプロセスの場合にはゲート電極５の
幅）を基準とし、ソースおよびドレイン領域２，３の横
方向の拡散長を推察して実効チャンネル長を把握してい
た。
適当な方法がないため、拡散マスク上の寸法（例えば多
結晶シリコンゲートプロセスの場合にはゲート電極５の
幅）を基準とし、ソースおよびドレイン領域２，３の横
方向の拡散長を推察して実効チャンネル長を把握してい
た。
他方、キャリアの移動度は次のようにしてモニターされ
ていた。即ち、ＭＯ８型半導体装置の時にこのモニター
チップ領域、には第２図に示すような特別のモニター用
ＭＯ８ＦＥＴを形成する。第２図はモニター用ＭＯ８Ｆ
ＥＴの平面図で、ソースおよびドレイン領域２’ 、
３’の横方向・の拡散長が無視できるように大きなチャ
ンネル長で形成されている。従って、このモニター用Ｍ
Ｏ８ＦＥＴでは実効チャンネ・ル長（ｔ’）＝マスク上
の設計チャンネル長（ｔ）と考えてよい。そして、ウニ
ノ・一工程が終了した段階でこのモニターＭＯ８ＦＥＴ
を動作させてそのときの出力電流を測定し、該測定値か
らキャリアの移動度を計算により求めていた。
ていた。即ち、ＭＯ８型半導体装置の時にこのモニター
チップ領域、には第２図に示すような特別のモニター用
ＭＯ８ＦＥＴを形成する。第２図はモニター用ＭＯ８Ｆ
ＥＴの平面図で、ソースおよびドレイン領域２’ 、
３’の横方向・の拡散長が無視できるように大きなチャ
ンネル長で形成されている。従って、このモニター用Ｍ
Ｏ８ＦＥＴでは実効チャンネ・ル長（ｔ’）＝マスク上
の設計チャンネル長（ｔ）と考えてよい。そして、ウニ
ノ・一工程が終了した段階でこのモニターＭＯ８ＦＥＴ
を動作させてそのときの出力電流を測定し、該測定値か
らキャリアの移動度を計算により求めていた。
上述のように、従来のモニタニ用ＭＯ８ＦＥＴは集積回
路を構成するＭＯＳＦＥＴよりもチャンネル長を著しく
大きくしであるから、回路素子の移動層をモニターでき
るだけで実効チャンネル長はモニターできなかった。そ
して従来の方法では、実効チャンネル長を把握するため
に必要とされるソースおよびドレイン領域２．３の横方
向の拡散長を推察するしかないため正確なチャンネル長
を把握できず、規格通シのＭＯ８型半導体装置を得るの
が困難であった。
路を構成するＭＯＳＦＥＴよりもチャンネル長を著しく
大きくしであるから、回路素子の移動層をモニターでき
るだけで実効チャンネル長はモニターできなかった。そ
して従来の方法では、実効チャンネル長を把握するため
に必要とされるソースおよびドレイン領域２．３の横方
向の拡散長を推察するしかないため正確なチャンネル長
を把握できず、規格通シのＭＯ８型半導体装置を得るの
が困難であった。
また、第２図のモニター用ＭＯ８ＦＥＴの場合、ゲート
電極５′によるチャンネル領域への電界のかかシ方は回
路素子と同じであるが、チャンネル長を極端に大きくし
であるからソースおよびドレイン領域２’、３’間に印
加される電圧による電界のかかり方が回路素子の場合と
は異なってしまう。このため、キャリアの移動度につい
ても正確な値をモニターできないという問題があった。
電極５′によるチャンネル領域への電界のかかシ方は回
路素子と同じであるが、チャンネル長を極端に大きくし
であるからソースおよびドレイン領域２’、３’間に印
加される電圧による電界のかかり方が回路素子の場合と
は異なってしまう。このため、キャリアの移動度につい
ても正確な値をモニターできないという問題があった。
本発明は上記事情に鑑みてなされたもので、ＭＯ３型Ｉ
Ｃ等の絶縁ゲート型電界効果半導体装置を製造する際、
その製造工程において回路素子の正確な実効チャンネル
長およびキャリアの移動度をモニターすることができる
モニター用半導体装置と、これを使用したモニタ一方法
を提供するものである。
Ｃ等の絶縁ゲート型電界効果半導体装置を製造する際、
その製造工程において回路素子の正確な実効チャンネル
長およびキャリアの移動度をモニターすることができる
モニター用半導体装置と、これを使用したモニタ一方法
を提供するものである。
本発明によるモニター用半導体装１には、絶縁ゲート型
電界効果トランジスタを回路系子として含む半導体集積
回路装置と同一の半導体基板に、前記集積回路装置を構
成する絶縁ゲート型電界効果トランジスタと同一条件で
同時に形成された第１および第２のモニター用絶縁ゲー
ト型電界効果トランジスタを具備し、第１および第２の
モニター用絶縁ゲートａ電界効果トランジスタが同＝の
ゲート幅と異なったチャンネル長を有すると共に、第１
のモニター用絶縁ゲート型電界効果トランジスタが前記
集積回路装置を構成する絶縁ゲート型電界効果トランノ
スタと同一の設計チャンネル長で形成されていることを
特徴とするものである。
電界効果トランジスタを回路系子として含む半導体集積
回路装置と同一の半導体基板に、前記集積回路装置を構
成する絶縁ゲート型電界効果トランジスタと同一条件で
同時に形成された第１および第２のモニター用絶縁ゲー
ト型電界効果トランジスタを具備し、第１および第２の
モニター用絶縁ゲートａ電界効果トランジスタが同＝の
ゲート幅と異なったチャンネル長を有すると共に、第１
のモニター用絶縁ゲート型電界効果トランジスタが前記
集積回路装置を構成する絶縁ゲート型電界効果トランノ
スタと同一の設計チャンネル長で形成されていることを
特徴とするものである。
上記本発明のモニター用半導体装置によれば、従来のモ
ニター用ＦＥＴと異なり、次に述べる本発明の方法によ
って回路素子の実効チャンネル長および移動度を正確に
モニターすることができる。なお、前記第１および第２
のモニター用絶縁ゲート型電界効果トランジスタにおけ
る設計チャンネル長の差は、第１のモニタートランジス
タの設計チャンネル長の５〜３０チとするのが望ましい
。
ニター用ＦＥＴと異なり、次に述べる本発明の方法によ
って回路素子の実効チャンネル長および移動度を正確に
モニターすることができる。なお、前記第１および第２
のモニター用絶縁ゲート型電界効果トランジスタにおけ
る設計チャンネル長の差は、第１のモニタートランジス
タの設計チャンネル長の５〜３０チとするのが望ましい
。
本発明による第１のモニタ一方法は、上記本発明のモニ
ター用半導体装置における第１および第２のモニター用
電界効果トランジスタを夫々同じゲート電圧と同じソー
ス、ドレイン間電圧で動作させて夫々の出力電流を測定
し、該出力電流値から次式に従りて第１のモニター用絶
縁ゲート型電界効果トランジスタの実効チャンネル長Ｌ
１／を求めることを特徴とするものである。
ター用半導体装置における第１および第２のモニター用
電界効果トランジスタを夫々同じゲート電圧と同じソー
ス、ドレイン間電圧で動作させて夫々の出力電流を測定
し、該出力電流値から次式に従りて第１のモニター用絶
縁ゲート型電界効果トランジスタの実効チャンネル長Ｌ
１／を求めることを特徴とするものである。
ただし、
Ｉｄｓｌ ：第１のモニター用絶縁ゲート型電界効果ト
ランジスタの出力電流 Ｉｄｓ２：第２のモニター用絶縁ゲート型電界効果トラ
ンジスタの出方電流 ａ ：第１および第２のモニター用絶縁ゲート型電界効
果トランジスタにおける設 計チャンネル長の差 本発明による第２のモニタ一方法は、上記本発明のモニ
ター用半導体装置における第１および第２のモニター用
絶縁ゲート型電界効果トランジスタを夫々同じゲート電
圧および同じソース、ドレイン間電圧で動作させて夫々
の出力電流を測定し、該出方電流値から次式に従って第
１および第２のモニター用絶縁ゲート型電界効果トラン
ジスタにおける移動度μを求めることを特徴とするもの
である。
ランジスタの出力電流 Ｉｄｓ２：第２のモニター用絶縁ゲート型電界効果トラ
ンジスタの出方電流 ａ ：第１および第２のモニター用絶縁ゲート型電界効
果トランジスタにおける設 計チャンネル長の差 本発明による第２のモニタ一方法は、上記本発明のモニ
ター用半導体装置における第１および第２のモニター用
絶縁ゲート型電界効果トランジスタを夫々同じゲート電
圧および同じソース、ドレイン間電圧で動作させて夫々
の出力電流を測定し、該出方電流値から次式に従って第
１および第２のモニター用絶縁ゲート型電界効果トラン
ジスタにおける移動度μを求めることを特徴とするもの
である。
ただし、
Ｉｄｓｌ：第１のモニター用絶縁ゲート型電界効果トラ
ンジスタの出方電流 Ｉｄｓ２：第２のモニター用絶縁ゲート型電界効果トラ
ンジスタの出力電流 ａ ：第１および第２のモニター用絶縁ゲート型電界効
果トランジスタにおける設 計チャンネル長の差＼ ｖｇ：ゲート電圧 Ｖｄｓ ：ソース、ドレイン間電圧 ｖｔｈ ：第１および第２のモニター用絶縁ゲート型電
界効果トランジスタの閾値電圧 Ｗ ：第１および第２のモニター用絶縁ゲート型電界効
果トランジスタＩｌｐ＞けるゲート幅 ε ：第１および第２のモニター用絶縁ケート型電界効
果トランクスタにおけるゲ ート絶縁膜の銹電率 ｔｏｘ ：第１および第２のモニター用絶縁ゲート型電
界効果トランジスタにおけるゲ ート絶縁膜の厚さ 〔発明の実施例〕 以下、錆３図〜第５図を参照して本発明の詳細な説明す
る。
ンジスタの出方電流 Ｉｄｓ２：第２のモニター用絶縁ゲート型電界効果トラ
ンジスタの出力電流 ａ ：第１および第２のモニター用絶縁ゲート型電界効
果トランジスタにおける設 計チャンネル長の差＼ ｖｇ：ゲート電圧 Ｖｄｓ ：ソース、ドレイン間電圧 ｖｔｈ ：第１および第２のモニター用絶縁ゲート型電
界効果トランジスタの閾値電圧 Ｗ ：第１および第２のモニター用絶縁ゲート型電界効
果トランジスタＩｌｐ＞けるゲート幅 ε ：第１および第２のモニター用絶縁ケート型電界効
果トランクスタにおけるゲ ート絶縁膜の銹電率 ｔｏｘ ：第１および第２のモニター用絶縁ゲート型電
界効果トランジスタにおけるゲ ート絶縁膜の厚さ 〔発明の実施例〕 以下、錆３図〜第５図を参照して本発明の詳細な説明す
る。
第３図は牛命券θシリコン基板を用いてＭＯ８型半導体
集積回路装置を製造する際、第４図に示すようにウェハ
ー１０のモニターチップ領域１ノ内に形成された本発明
の一実施例になるモニター用半導体装置の要部平面図で
ある。なお、第４図においてモニターチップ領域１１以
外のチップ領域１２・・・には、例えばメモリー等のＭ
Ｏ８型集積回路装置が形成されている。そして各チップ
領域１１．１２・・・間には素子が形成されていないダ
イシングライン１３が設けられ、ウェハー１０はこのダ
イシングライン１３に沿って切断されることにより各チ
ップに分割されるようになっている。
集積回路装置を製造する際、第４図に示すようにウェハ
ー１０のモニターチップ領域１ノ内に形成された本発明
の一実施例になるモニター用半導体装置の要部平面図で
ある。なお、第４図においてモニターチップ領域１１以
外のチップ領域１２・・・には、例えばメモリー等のＭ
Ｏ８型集積回路装置が形成されている。そして各チップ
領域１１．１２・・・間には素子が形成されていないダ
イシングライン１３が設けられ、ウェハー１０はこのダ
イシングライン１３に沿って切断されることにより各チ
ップに分割されるようになっている。
さて、第３図において、２１．２１’、２２．２２’は
ｐ型シリコン基板表層に形成されたｎ十型不純物領域で
、２１．２２は第１のモニター用ＭＯ８ＦＥＴのソース
およびドレイン領域、２’ｌ’、 ２２’は第２のモニ
ター用ＭＯ８ＦＥＴのソースおよびドレイン領域である
。ソース領域２１．ｚ１′とドレイン領域２２．２２’
間には多結晶シリコン層パターンからなる共通のゲート
電極２３が形成されている。該ゲート′電極２３は第１
のモニター用ＭＯ８ＦＥＴ領域では・ぐターン幅Ｌ１で
形成され、第２のモニター用ＭＯ８ＦＥＴ領域ではノ４
ターン幅Ｌ２（＞Ｌｌ ）で形成されている。Ｌｌは第
４図のチップ領域１２・・・に形成されたＭＯ８型半導
体集積回路の構成素子であるＭＯＳ ）シン・ゾスタの
ゲート電極パターン幅と同じで、Ｌ２はり、よりも５〜
３０％大きくなっている。前記ソースおよびドレイン領
域２１ 、２２ 、２１’、 ２２’はこのゲート電極
２３をマスクとする不純物拡散によって形成されたもの
でおるから、第１および第２のモニター用ＭＯ８ＦＥＴ
の設計チャンネル長は夫々の領域におけるゲート電極２
３のパターン幅Ｌ１゜Ｌ２に等しい。第１および第２の
モニター用ＭＯ８ＦＥＴは同一のゲート幅Ｗを有し、壕
だ両者に共通のソース電極配線２４と、夫々について独
立のドレイン電電配線２５．２５’が形成されている。
ｐ型シリコン基板表層に形成されたｎ十型不純物領域で
、２１．２２は第１のモニター用ＭＯ８ＦＥＴのソース
およびドレイン領域、２’ｌ’、 ２２’は第２のモニ
ター用ＭＯ８ＦＥＴのソースおよびドレイン領域である
。ソース領域２１．ｚ１′とドレイン領域２２．２２’
間には多結晶シリコン層パターンからなる共通のゲート
電極２３が形成されている。該ゲート′電極２３は第１
のモニター用ＭＯ８ＦＥＴ領域では・ぐターン幅Ｌ１で
形成され、第２のモニター用ＭＯ８ＦＥＴ領域ではノ４
ターン幅Ｌ２（＞Ｌｌ ）で形成されている。Ｌｌは第
４図のチップ領域１２・・・に形成されたＭＯ８型半導
体集積回路の構成素子であるＭＯＳ ）シン・ゾスタの
ゲート電極パターン幅と同じで、Ｌ２はり、よりも５〜
３０％大きくなっている。前記ソースおよびドレイン領
域２１ 、２２ 、２１’、 ２２’はこのゲート電極
２３をマスクとする不純物拡散によって形成されたもの
でおるから、第１および第２のモニター用ＭＯ８ＦＥＴ
の設計チャンネル長は夫々の領域におけるゲート電極２
３のパターン幅Ｌ１゜Ｌ２に等しい。第１および第２の
モニター用ＭＯ８ＦＥＴは同一のゲート幅Ｗを有し、壕
だ両者に共通のソース電極配線２４と、夫々について独
立のドレイン電電配線２５．２５’が形成されている。
これらのソース電極配線２４およびドレイン電極配線２
５．２５’は、ゲート電極２４を恍って被着されたＣＶ
Ｄ−３ｉ０２膜を層間絶縁膜としてその上に蒸着された
アルミニウム膜をパターンニングして形成されており、
コンタクトホールを介して夫々の不純物領域とオーミッ
クコンタクトされている。なお、上記第１および第２の
モニター用ＭＯ８ＦＥＴは第１図で述べたＭＯＳＦＥＴ
と同様の一般的な構造を具備しておジ、ゲート電極２３
下にはゲート酸化膜が介在されている。また、ゲート電
極２３、ソース電極配線２４、ドレイン電極配−線２５
．２５’には夫々図示しない測定用のモニターハツトが
形成されている。
５．２５’は、ゲート電極２４を恍って被着されたＣＶ
Ｄ−３ｉ０２膜を層間絶縁膜としてその上に蒸着された
アルミニウム膜をパターンニングして形成されており、
コンタクトホールを介して夫々の不純物領域とオーミッ
クコンタクトされている。なお、上記第１および第２の
モニター用ＭＯ８ＦＥＴは第１図で述べたＭＯＳＦＥＴ
と同様の一般的な構造を具備しておジ、ゲート電極２３
下にはゲート酸化膜が介在されている。また、ゲート電
極２３、ソース電極配線２４、ドレイン電極配−線２５
．２５’には夫々図示しない測定用のモニターハツトが
形成されている。
上記第３図のモニター用半導体装置は、ウニハーニ程に
おいて第４図のチップ領域１２・・・にＭＯＳＦＥＴを
含む集積回路を形成すると同時に、同一の条件でモニタ
ーチップ領域１１．１１に形成される。従って、第１お
よび第２のモニター用ＭＯ８ＦＥＴにおけるゲート酸化
膜の膜厚ソースおよびドレイン領域ｚ１．２２．２ｚ’
、、？、？’の不純物濃度および拡散深度等の諸条件は
、チップ領域１２に形成された回路素子としてのＭＯＳ
ＦＥＴと総て同じである。その結果、第１のモニター用
ＭＯ８ＦＥＴはチソグ領域１２・・・に形成された回路
素子としてのＭＯＳＦＥＴと同一の実効チャンネル長Ｌ
１′を有している。
おいて第４図のチップ領域１２・・・にＭＯＳＦＥＴを
含む集積回路を形成すると同時に、同一の条件でモニタ
ーチップ領域１１．１１に形成される。従って、第１お
よび第２のモニター用ＭＯ８ＦＥＴにおけるゲート酸化
膜の膜厚ソースおよびドレイン領域ｚ１．２２．２ｚ’
、、？、？’の不純物濃度および拡散深度等の諸条件は
、チップ領域１２に形成された回路素子としてのＭＯＳ
ＦＥＴと総て同じである。その結果、第１のモニター用
ＭＯ８ＦＥＴはチソグ領域１２・・・に形成された回路
素子としてのＭＯＳＦＥＴと同一の実効チャンネル長Ｌ
１′を有している。
次に、上記実施例のモニター用半導体装置を使用して、
チソゾ領域１２・・・に形成されたＭＯ８型集積回路に
回路素子として含まれるＭＯＳＦＥＴの実効チャンネル
長をモニターする方法を説明する。
チソゾ領域１２・・・に形成されたＭＯ８型集積回路に
回路素子として含まれるＭＯＳＦＥＴの実効チャンネル
長をモニターする方法を説明する。
まず、第１および第２のモニター用ＭＯ８ＦＥＴにゲー
ト電圧Ｖｇｓソースおよびドレイン間電圧Ｖｄａを印加
し、夫々のソースおよびドレイン間に流れる出力電流Ｉ
ｄｓを測定する。第１のモニター用ＭＯ８ＦＥＴについ
て測定されるＩｄｓｌ、第２のモニター用ＭＯ８ＦＥＴ
について測定されるＩｄｓ２は、夫々理論的には次式（
１） ’＋ （２）で表わされる・・・（２） 上記（１）式：（２）式において、 ε ：ブート酸化膜の誘電率 ｔｏｘ ：ブート酸化膜の膜厚 Ｗ ：ダート幅 ■ｇ：グート電圧 Ｖｄｓ ：ソース、ドレイン間の電圧 ｖｔｈ ：第１および第２のモニター用ＭＯ８ＦＥＴの
閾値電圧（チャンネル長だけが５〜３゜チ異なる両ＭＯ
８ＦＥＴのｖｔｈは同一とみなし得る）。
ト電圧Ｖｇｓソースおよびドレイン間電圧Ｖｄａを印加
し、夫々のソースおよびドレイン間に流れる出力電流Ｉ
ｄｓを測定する。第１のモニター用ＭＯ８ＦＥＴについ
て測定されるＩｄｓｌ、第２のモニター用ＭＯ８ＦＥＴ
について測定されるＩｄｓ２は、夫々理論的には次式（
１） ’＋ （２）で表わされる・・・（２） 上記（１）式：（２）式において、 ε ：ブート酸化膜の誘電率 ｔｏｘ ：ブート酸化膜の膜厚 Ｗ ：ダート幅 ■ｇ：グート電圧 Ｖｄｓ ：ソース、ドレイン間の電圧 ｖｔｈ ：第１および第２のモニター用ＭＯ８ＦＥＴの
閾値電圧（チャンネル長だけが５〜３゜チ異なる両ＭＯ
８ＦＥＴのｖｔｈは同一とみなし得る）。
μｌ ：第１のモニター用ＭＯ８ＦＥＴにおけるキャリ
アの移動度 μ２ ：第２のモニター用ＭＯ８ＦＥＴにおけるキャリ
アの移動度 Ｌ１２：第１のモニター用ＭＯ８ＦＥＴの実効チャンネ
ル長 Ｌ１２：第２のモニター用ＭＯ８ＦＥＴの実効チャンネ
ル長 ここで、ｔ ＊ ｔｏｘ ＊ Ｗ 、ｖｇ、 ｖｔｈ
ｌ Ｖｄｓは定数であるから、 とおくと、（１）式および（２）式は次式（１）’（２
）’ のように簡素化される ところで、第１および第２のモニター用ＭＯ８ＦＥＴは
チャンネル長が異なるため、Ｖｄｓによるチャンネル領
域での電界が若干相違するが、チャンネル長の差が５〜
３０％程度の場合には略μｌ＝μ２二μと考えてさしつ
かえない。従って・式（１）′から次式（３）が得られ
る また、第１および第２のモニター用ＭＯ８ＦＥＴにおけ
るマスク上の設計チャンネル長り、、Ｌ２間の関係を Ｌｌ＝Ｌ２−０．５μｍ とすれば、両ＭＯ８ＦＥＴＫおけるソースおよびドレイ
ン領域２１，２２．２１’、２２’の拡散長は同じであ
るから、両者の実効チャンネル長Ｌｌ／。
アの移動度 μ２ ：第２のモニター用ＭＯ８ＦＥＴにおけるキャリ
アの移動度 Ｌ１２：第１のモニター用ＭＯ８ＦＥＴの実効チャンネ
ル長 Ｌ１２：第２のモニター用ＭＯ８ＦＥＴの実効チャンネ
ル長 ここで、ｔ ＊ ｔｏｘ ＊ Ｗ 、ｖｇ、 ｖｔｈ
ｌ Ｖｄｓは定数であるから、 とおくと、（１）式および（２）式は次式（１）’（２
）’ のように簡素化される ところで、第１および第２のモニター用ＭＯ８ＦＥＴは
チャンネル長が異なるため、Ｖｄｓによるチャンネル領
域での電界が若干相違するが、チャンネル長の差が５〜
３０％程度の場合には略μｌ＝μ２二μと考えてさしつ
かえない。従って・式（１）′から次式（３）が得られ
る また、第１および第２のモニター用ＭＯ８ＦＥＴにおけ
るマスク上の設計チャンネル長り、、Ｌ２間の関係を Ｌｌ＝Ｌ２−０．５μｍ とすれば、両ＭＯ８ＦＥＴＫおけるソースおよびドレイ
ン領域２１，２２．２１’、２２’の拡散長は同じであ
るから、両者の実効チャンネル長Ｌｌ／。
Ｌ、／間でも次式（４）の間係が成立するＬ ｌ／ ＝
＝ Ｌ ２７ ６．５μｍ −（４）
この式（４）に前記式（２）′から求めたＬ２’を代入
し、更に前記式（３）で与え５れるμを代入すれば、”
”” ４ｄｓ２ −０・５μｍとなる。これを整
理すれば次式（５）の関係が得られる。
＝ Ｌ ２７ ６．５μｍ −（４）
この式（４）に前記式（２）′から求めたＬ２’を代入
し、更に前記式（３）で与え５れるμを代入すれば、”
”” ４ｄｓ２ −０・５μｍとなる。これを整
理すれば次式（５）の関係が得られる。
従って、測定された第１および゛第２のモニター用ＭＯ
８ＦＥＴの出力電流Ｉｄｓｌ 、 Ｉｄｓ２から、（５
）式によって第１のモニター用ＭＯ３Ｆ’ＥＴの実効チ
ャンネル長Ｌｌ’ｅ求めることができる。そして、Ｌ１
／は既述のようにチップ領域１２に形成されたＭＯ８型
集積回路装置に回路素子として含まれるＭＯＳ−ＦＥＴ
の実効チャンネル長に等しいから、上記のようにしてＭ
Ｏ８型半導体装置の実効チャンネル長を正確にモニター
することができる。
８ＦＥＴの出力電流Ｉｄｓｌ 、 Ｉｄｓ２から、（５
）式によって第１のモニター用ＭＯ３Ｆ’ＥＴの実効チ
ャンネル長Ｌｌ’ｅ求めることができる。そして、Ｌ１
／は既述のようにチップ領域１２に形成されたＭＯ８型
集積回路装置に回路素子として含まれるＭＯＳ−ＦＥＴ
の実効チャンネル長に等しいから、上記のようにしてＭ
Ｏ８型半導体装置の実効チャンネル長を正確にモニター
することができる。
次に上記実施例のモニター用半導体装置を使用して、チ
ップ領域１２・・・に形成されたＭＯ８型集積回路に回
路素子として含まれるＭＯＳＦＥＴの移動度μをモニタ
ーする方法を説明する。この場合にもμｍ＝μ２＝μと
おけるから、前記式（１）′（２）′から次式（６）
（７）が得られる。
ップ領域１２・・・に形成されたＭＯ８型集積回路に回
路素子として含まれるＭＯＳＦＥＴの移動度μをモニタ
ーする方法を説明する。この場合にもμｍ＝μ２＝μと
おけるから、前記式（１）′（２）′から次式（６）
（７）が得られる。
Ｌ１’＝Ｋ・−一一一一一一どｕ−一一一一一−・・・
（６）Ｉｄｓｌ Ｌ２′＝Ｋ・□ ・・（７
）ｄｓ２ この式（６） （７）−ｆ前記式（４）に代入すれば、
これを整理すれば次式（８）が得られる。
（６）Ｉｄｓｌ Ｌ２′＝Ｋ・□ ・・（７
）ｄｓ２ この式（６） （７）−ｆ前記式（４）に代入すれば、
これを整理すれば次式（８）が得られる。
・・・（８）
上記（８）式により、第１および第２のモニター用ＭＯ
８ＦＥＴについて測定された出力電流ＩｄｓｌおよびＩ
ｄｓ２から、これらの移動度としてテッ７’ＩＪｌ域１
２・・・に形成された回路素子としてのＭＯＳＦＥＴの
移動度をモニターすることができる。しかも、従来のモ
ニター用ＭＯ８ＦＥＴの場合と異なり、本発明のモニタ
ー装置における第１および第２のモニター用ＭＯ８ＦＥ
ＴＩ−１： Ｌ １’およびＬ２／が回路素子としての
ＭＯＳＦＥＴに略等しいから、 Ｖｄｓによるチャンネ
ル領域での電界も回路素子におけると略同じであシ、従
ってよシ正確な移動度をモニターすることができる。し
かも、（８）式中には実効チャンネル長Ｌ１’、Ｌ２’
は含まれていないから、Ｌ 、／ 、 Ｌ２／とは別に
移動度μを独立してモニターすることができ、これも本
発明のモニタ一方法における特有の効果である。即ち、
第２図の従来のモニター用ＭＯ６ＦＥＴによる移動度μ
の算出は前記式（１） （２）に示される関係によって
行なわれていたため、拡散深度から推察された実効チャ
ンネル長ｔＬｆ用いなければならず、これも正確な移動
度をモニターできない原因になっていた。
８ＦＥＴについて測定された出力電流ＩｄｓｌおよびＩ
ｄｓ２から、これらの移動度としてテッ７’ＩＪｌ域１
２・・・に形成された回路素子としてのＭＯＳＦＥＴの
移動度をモニターすることができる。しかも、従来のモ
ニター用ＭＯ８ＦＥＴの場合と異なり、本発明のモニタ
ー装置における第１および第２のモニター用ＭＯ８ＦＥ
ＴＩ−１： Ｌ １’およびＬ２／が回路素子としての
ＭＯＳＦＥＴに略等しいから、 Ｖｄｓによるチャンネ
ル領域での電界も回路素子におけると略同じであシ、従
ってよシ正確な移動度をモニターすることができる。し
かも、（８）式中には実効チャンネル長Ｌ１’、Ｌ２’
は含まれていないから、Ｌ 、／ 、 Ｌ２／とは別に
移動度μを独立してモニターすることができ、これも本
発明のモニタ一方法における特有の効果である。即ち、
第２図の従来のモニター用ＭＯ６ＦＥＴによる移動度μ
の算出は前記式（１） （２）に示される関係によって
行なわれていたため、拡散深度から推察された実効チャ
ンネル長ｔＬｆ用いなければならず、これも正確な移動
度をモニターできない原因になっていた。
なお、上記実施例において第１および第２のモニター用
ＭＯ８ＦＥＴにおける設計チャンネル長Ｌｌ、Ｌ２の差
ΔＬをＬｌの５チ〜３０チとしたのは次の理由による。
ＭＯ８ＦＥＴにおける設計チャンネル長Ｌｌ、Ｌ２の差
ΔＬをＬｌの５チ〜３０チとしたのは次の理由による。
前記式（５）および式（８）から明らかなように、本発
明によるモニタ一方法は理論的にはΔＬの大きさに制約
されることなく可能である。しかし、ΔＬが大きくなる
と第２のモニター用ＭＯ８ＦＥＴにおいてＶｄａによる
チャンネル領域の電界が回路素子と異なってし咬うから
、μｍ−μ２−μの関係が成立しなくなり、実効チャン
ネル長し１および移動度μのモニター値に誤差を生じる
ことになる。特に、Ｌｌがショートチャンネル効果を生
じる程に小さい場合には、ΔＬ’（ｊ極力小さくする必
要がらり、ΔＬが太きいと誤差の原因になる。他方、Ｉ
ｄｓｌおよびＩｄｓ２の測定上の問題からΔＬの下限が
制限される。従って、ΔＬの範囲は上記２つの要因の調
和点として求められるべきもので、Ｌｌの５％〜３０％
がその好ましい範囲でアリ、理想的な値はり、０１０％
程度である。
明によるモニタ一方法は理論的にはΔＬの大きさに制約
されることなく可能である。しかし、ΔＬが大きくなる
と第２のモニター用ＭＯ８ＦＥＴにおいてＶｄａによる
チャンネル領域の電界が回路素子と異なってし咬うから
、μｍ−μ２−μの関係が成立しなくなり、実効チャン
ネル長し１および移動度μのモニター値に誤差を生じる
ことになる。特に、Ｌｌがショートチャンネル効果を生
じる程に小さい場合には、ΔＬ’（ｊ極力小さくする必
要がらり、ΔＬが太きいと誤差の原因になる。他方、Ｉ
ｄｓｌおよびＩｄｓ２の測定上の問題からΔＬの下限が
制限される。従って、ΔＬの範囲は上記２つの要因の調
和点として求められるべきもので、Ｌｌの５％〜３０％
がその好ましい範囲でアリ、理想的な値はり、０１０％
程度である。
第５図は本発明の他の実施例になるモニター用半導体を
示している。この実施例では第３図のモニター用半導体
装置が第４図における個々のチップ領域１２・・・の内
部に設けられている。
示している。この実施例では第３図のモニター用半導体
装置が第４図における個々のチップ領域１２・・・の内
部に設けられている。
第５図において、１４はＭＯ８型半導体集積回路が形成
されている機能素子領域である。該機能素子領域１４の
外側にはがンディング用のパッド１５・・・が形成され
、該パッド１５は機能素子領域１４内の回路素子に接続
されている。そし、て、チップ領域１２のデッドスペー
スに、第３図で説明したモニター用半導体装置が形成さ
れている。図中、２６〜２９はモニター用のノｆツドで
ある。即ち、２６は第３図のダート電極２３に形成され
たモニターパッド、２９は共通のソース電極配線２４に
形成されたモニターパッド、２７はドレイン電極配線２
５に形成されたモニターパッド、２７′はドレインパ紅
極配線２ｓ’に形成されたモニターパッドである。この
ように、第３図のモニター用半導体装置を個々のチップ
領域に形成できるのは、第１および第２のモニター用Ｍ
Ｏ８ＦＥＴが何れも第２図の従来のモニター用ＭＯ８Ｆ
ＥＴに比較して著しく小さいからでおる。
されている機能素子領域である。該機能素子領域１４の
外側にはがンディング用のパッド１５・・・が形成され
、該パッド１５は機能素子領域１４内の回路素子に接続
されている。そし、て、チップ領域１２のデッドスペー
スに、第３図で説明したモニター用半導体装置が形成さ
れている。図中、２６〜２９はモニター用のノｆツドで
ある。即ち、２６は第３図のダート電極２３に形成され
たモニターパッド、２９は共通のソース電極配線２４に
形成されたモニターパッド、２７はドレイン電極配線２
５に形成されたモニターパッド、２７′はドレインパ紅
極配線２ｓ’に形成されたモニターパッドである。この
ように、第３図のモニター用半導体装置を個々のチップ
領域に形成できるのは、第１および第２のモニター用Ｍ
Ｏ８ＦＥＴが何れも第２図の従来のモニター用ＭＯ８Ｆ
ＥＴに比較して著しく小さいからでおる。
上記第４図の実施例のように個々のチップ領域１２・・
・に夫々第３図のモニター用半導体装置を形成すれば、
もしウニノｚ −ｌ Ｑに部分的な製造条件の不均一が
生じた場合にも、夫々のチップ領域１２・・・について
は正確なモニターを行なうことができる。なお、具体的
なモニタ一方法は既述したのと同じである。
・に夫々第３図のモニター用半導体装置を形成すれば、
もしウニノｚ −ｌ Ｑに部分的な製造条件の不均一が
生じた場合にも、夫々のチップ領域１２・・・について
は正確なモニターを行なうことができる。なお、具体的
なモニタ一方法は既述したのと同じである。
第４図の実施例の変形例として、ダート電極２３のモニ
ターパッド２６を内部回路の入力パッド１５と併用し、
共通のソース電極配線のモニターパッド２９を内部回路
の′電源パッド１５と併用してもよい。この変形例によ
れば、モニターパッドはドレイン電極配線２５’、２５
’に形成した出力測定用のモニター・ソツド２７．２７
’の２端子だけでよい。
ターパッド２６を内部回路の入力パッド１５と併用し、
共通のソース電極配線のモニターパッド２９を内部回路
の′電源パッド１５と併用してもよい。この変形例によ
れば、モニターパッドはドレイン電極配線２５’、２５
’に形成した出力測定用のモニター・ソツド２７．２７
’の２端子だけでよい。
更に、本発明の他の実施例として第３図のモニター用半
導体装置をダイシングライン１３・・・に形成すること
もできる。このような実施例も、第３図における第１お
よび第２のモニター用ＭＯ８ＦＥＴの寸法が、従来のモ
ニター用ＭＯ８ＦＥＴのように大きく々く、回路素子と
同じく極〈小さい寸法であることから可能となるもので
ある。
導体装置をダイシングライン１３・・・に形成すること
もできる。このような実施例も、第３図における第１お
よび第２のモニター用ＭＯ８ＦＥＴの寸法が、従来のモ
ニター用ＭＯ８ＦＥＴのように大きく々く、回路素子と
同じく極〈小さい寸法であることから可能となるもので
ある。
なお、上記実施例における第３図のモニター用半導体装
置では、第１および第２のモニ“ター用ＭＯ８ＦＥＴに
共通のダート電極２３およびソース電極配線２４を形成
しているが、夫々のモニター用ＭＯ８ＦＥＴに独立のゲ
ート電極およびソース電極配線を形成してもよい。
置では、第１および第２のモニ“ター用ＭＯ８ＦＥＴに
共通のダート電極２３およびソース電極配線２４を形成
しているが、夫々のモニター用ＭＯ８ＦＥＴに独立のゲ
ート電極およびソース電極配線を形成してもよい。
また、本発明はＭＯ８型半導体装置以外の絶縁ゲート型
電界効果半導体装置にも同様に適用でき、また絶縁ダー
ト型電界効果トランジスタを回路素子として含むもので
あればパイポーラトランソスタをも回路素子とする半導
体装置にも適用することができる。
電界効果半導体装置にも同様に適用でき、また絶縁ダー
ト型電界効果トランジスタを回路素子として含むもので
あればパイポーラトランソスタをも回路素子とする半導
体装置にも適用することができる。
以上詳述したように、本発明によれば絶縁ダート型電界
効果半導体装置を製造する際に、形成された回路素子の
実効チャンネル長および移動度を正確にモニターするこ
とができ、もって規格通りの特性を備えた絶縁ダート電
界効果半導体装置を製造する上で極めて顕著な効果が得
られるものである。
効果半導体装置を製造する際に、形成された回路素子の
実効チャンネル長および移動度を正確にモニターするこ
とができ、もって規格通りの特性を備えた絶縁ダート電
界効果半導体装置を製造する上で極めて顕著な効果が得
られるものである。
第１図はＭＯＳＦＥＴの一般的な構造を示す断面図、第
２図は従来のチェター用ＭＯ８ＦＥＴｉ示す平面図、第
３図は本発明の一実施例に々るモニター用半導体装置の
要部平面図であシ、第４図はこのモニター用半導体装置
が形成された半導体ウニノ・−上のモニターチップを示
す平面図、第５図は第３図のモニター用半導体装置ヲ乗
積回路と同じチップ領域内に形成した実施例を示す平面
図である。 １０−・・ウェハー、１１・・・モニタ一方法、’ 領
Ｍ・１２・・・チップ領域、１３・・・ダイシングライ
ン、１４・・・機能素子領域、１５・・・ポンディング
用・やラド、Ｕ・・・モニター用半導体装置、２１．２
１’パ°ンース領域、２２．２２’・・・ドレイン領域
、２３・・・ゲート電極、２４・・・ソース電極配線、
２５．２５’・・・ドレイン電極配線、２６，２７゜２
７’、２９・・・モニター用パッド。
２図は従来のチェター用ＭＯ８ＦＥＴｉ示す平面図、第
３図は本発明の一実施例に々るモニター用半導体装置の
要部平面図であシ、第４図はこのモニター用半導体装置
が形成された半導体ウニノ・−上のモニターチップを示
す平面図、第５図は第３図のモニター用半導体装置ヲ乗
積回路と同じチップ領域内に形成した実施例を示す平面
図である。 １０−・・ウェハー、１１・・・モニタ一方法、’ 領
Ｍ・１２・・・チップ領域、１３・・・ダイシングライ
ン、１４・・・機能素子領域、１５・・・ポンディング
用・やラド、Ｕ・・・モニター用半導体装置、２１．２
１’パ°ンース領域、２２．２２’・・・ドレイン領域
、２３・・・ゲート電極、２４・・・ソース電極配線、
２５．２５’・・・ドレイン電極配線、２６，２７゜２
７’、２９・・・モニター用パッド。
Claims (7)
- （１）絶縁ゲート型電界効果トランジスタを回路素子と
して含む半導体集積回路装置と同一の半導体基板に、前
記集積回路装置を構成する絶縁ゲート型電界効果トラン
ジスタと同一条件で同時に形成された第１および第２の
モニター用絶縁ゲート型電界効果トランジスタを具備し
、第１および第２のモニター用絶縁ゲート型電界効果ト
ランジスタが同一のゲート幅および異なったチャンネル
長を有すると共に、第１のモニター用絶縁ゲート型電界
効果トランジスタが前記集積回路装置を構成する絶縁ゲ
ート型電界効果トランジスタとマスク上における同一の
設計チャンネル長で形成されていることを特徴とするモ
ニター用半導体装置。 - （２）半導体集積回路装置の製造に供された半導体ウェ
ハーにおいて特別に設けられたモニターチップ領域に形
成され唸たことを特徴とする特許請求の範囲第（１）項
記載のモニター用半導体装置。 - （３）半導体集積回路装置が形成されている個々のチッ
プ領域内に形成されたことを特徴とする特許請求の範囲
第（１）項記載のモニター用半導体装置。 - （４）半導体集積回路装置の製造に供された半導体ウェ
ハーにおけるダイシングライン領域に形成されたことを
特徴とする特許請求の範囲第（１）項記載、のモニター
用半導体装置。 - （５）第１および第２のモニター用絶縁ゲート型半導体
装置のマスク上における設計チャンネル長の差を、第１
のモニター用絶縁ゲート型半導体装置の設計チャンネル
長の５％〜３０係としたことを特徴とする特許請求の範
囲第（１）項、第（２）項、第（３）項または第（４）
項記載のモニター用半導体装置。 - （６）絶縁ゲート型電界効果トランノスタを回路素子と
して含む半導体集積回路装置と同一の半導体基板に、前
記集積回路装置を構成する絶縁ゲート型電界効果トラン
ジスタと同一条件で同時に形成された第１および第２の
モニター用絶縁ゲート型電界効果トランジスタを具備し
、チャンネル長を有すると共に、第１のモニター用絶縁
ゲート型電界効果トランジスタが前記集積回路装置を構
成する絶縁ゲート型電界効果トランジスタとマスク上に
おける同一の設計チャンネル長で形成されているモニタ
ー用半導体装置を使用したモニタ一方法であって、前記
第１および第２のモニター用絶縁ゲート型電界効果トラ
ンジスタを夫々同じゲート電圧と同じソース、ドレイン
間電圧で動作させて夫々の出力電流を測定し、該出力電
流値から次式に従って第１のモニター用絶縁ゲート型電
界効果トランジスタの実効チャンネル長Ｌｌｌを求める
ことを特徴とする前記集積回路装置を構成する絶縁ゲー
ト型電界効果トランジスタにおける実効チャンネル長の
モニタ一方法ただし、 −Ｉｄｓｌ：第１のモニター用絶縁ゲート型電界効果ト
ランジスタの出力゛電流 Ｉｄａ２：第２のモニター用絶縁ゲート型電界効果トラ
ンジスタの出力電流 ａ ：第１および第２のモニター用絶縁ゲート型電界効
果トランジスタにおける設 計チャンネル長の差 - （７）絶縁ゲート型電界効果トランノスタを回路素子と
して含む半導体集積回路装置と同一の半導体基板に、前
記集積回路装置を構成する絶縁ゲート型電界効果トラン
ジスタと同一条件で同時に形成された第１および第２の
モニター用絶縁ゲート型電界効果トランジスタを具備し
、第１および第２のモニター用絶縁ゲート型電界効果ト
ランジスタが同一のゲート幅および異なったチャンネル
長を有すると共に、第１のモニター用絶縁ゲート型電界
効果トランジスタが前記集積回路装置を構成する絶縁ゲ
ート型電界効果トランジスタとマスク上における同一の
設計チャンネル長で形成されているモニター用半導体装
置を使用したモニタ一方法であって、前記第１″および
第２のモニター用絶縁ゲート型電界効果トランジスタを
夫々同じゲート電圧および同じソース、ドレイン間電圧
で動作させて夫々□の出力電流値から次式に従って第１
および第２のモニター用絶縁ゲート型電界効果トランジ
スタにおける移動度μを求めることを特徴とする前記集
積回路装置を構成する絶縁ゲート型電界効果トランジス
タにおける移動度のモニタ一方法。 ただし、 Ｉｄｓｌ ７第１のモニター用絶縁ゲート型電界効果ト
ランジスタの出力電流 Ｉｄｓ２ ：第２のモニター用絶縁ゲート型電界効果ト
ランジスタの出力電流 ａ ：第１および第２のモニター用絶縁ケート型電界効
果トランゾスタにおける設 計チャンネル長の差 ｖｇ：ゲート電圧 Ｖｄｓ ：ソース、ドレイン間電圧 ｖｔｈ ：第１および第２のモニター用絶縁ゲート型電
界効果トランジスタの閾値電圧 Ｗ ：第１および第２のモニター用絶縁ゲート型電界効
果トランジスタにおけるゲ ート幅 ε ：第１および第２のモニター用絶縁ゲート型電界効
果トランジスタにおけるゲ ート絶縁膜の誘電率 ｔｏｘ ：第１および第２のモニター用絶縁ゲート型電
界効果トランジスタにおけるゲ ート絶縁膜の厚さ
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6859683A JPS59194444A (ja) | 1983-04-19 | 1983-04-19 | モニタ−用半導体装置およびモニタ−方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6859683A JPS59194444A (ja) | 1983-04-19 | 1983-04-19 | モニタ−用半導体装置およびモニタ−方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS59194444A true JPS59194444A (ja) | 1984-11-05 |
Family
ID=13378326
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6859683A Pending JPS59194444A (ja) | 1983-04-19 | 1983-04-19 | モニタ−用半導体装置およびモニタ−方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59194444A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60110131A (ja) * | 1983-11-18 | 1985-06-15 | Nissan Motor Co Ltd | 半導体装置 |
| JPH0434736U (ja) * | 1990-07-18 | 1992-03-23 |
-
1983
- 1983-04-19 JP JP6859683A patent/JPS59194444A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60110131A (ja) * | 1983-11-18 | 1985-06-15 | Nissan Motor Co Ltd | 半導体装置 |
| JPH0434736U (ja) * | 1990-07-18 | 1992-03-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7176508B2 (en) | Temperature sensor for high power very large scale integration circuits | |
| US7807997B2 (en) | Test element group (TEG) system for measurement of SOI-MOSFET without a body contact comprising first and second TEGs of unequal gate electrode areas | |
| US4672314A (en) | Comprehensive semiconductor test structure | |
| US8309951B2 (en) | Test structure for determining gate-to-body tunneling current in a floating body FET | |
| JP2001044438A (ja) | Ｓｏｉ構造のｍｏｓ電界効果トランジスタ及びその製造方法 | |
| US5760600A (en) | Test device for insulated-gate field effect transistor and testing circuit and testing method using the same | |
| JPS60171771A (ja) | 絶縁ゲ−ト半導体装置 | |
| JPS59194444A (ja) | モニタ−用半導体装置およびモニタ−方法 | |
| KR940008730B1 (ko) | 반도체장치 | |
| JP2505918B2 (ja) | 半導体回路製造装置、半導体回路製造方法、及び該方法により製造される半導体回路 | |
| JP4144248B2 (ja) | 半導体装置 | |
| TWI841994B (zh) | 半導體測試結構及其形成方法 | |
| JPH07161984A (ja) | 半導体集積回路装置 | |
| JPS6242378B2 (ja) | ||
| JP3232569B2 (ja) | 半導体装置 | |
| Lozano et al. | Improvement of the triangular MOS transistor for misalignment measurement | |
| JPH02111044A (ja) | 半導体装置 | |
| JPH04373145A (ja) | 半導体装置とそれを用いた評価回路および評価方法 | |
| JPH11220124A (ja) | 半導体装置 | |
| JP3101365B2 (ja) | 絶縁ゲートバイポーラトランジスタのテストデバイス | |
| JPH02134826A (ja) | 半導体装置 | |
| JPS6257260B2 (ja) | ||
| JPS57115858A (en) | Semiconductor device | |
| JPS61139701A (ja) | パタ−ン寸法測定回路 | |
| KR20090026657A (ko) | 반도체 소자의 테스트 패턴 |