JPS59189658A - Ceramic package and manufacture thereof - Google Patents

Ceramic package and manufacture thereof

Info

Publication number
JPS59189658A
JPS59189658A JP6477583A JP6477583A JPS59189658A JP S59189658 A JPS59189658 A JP S59189658A JP 6477583 A JP6477583 A JP 6477583A JP 6477583 A JP6477583 A JP 6477583A JP S59189658 A JPS59189658 A JP S59189658A
Authority
JP
Japan
Prior art keywords
ceramic
chip carrier
ceramic chip
wiring board
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP6477583A
Other languages
Japanese (ja)
Inventor
Mitsuru Nitta
満 新田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp, Nippon Electric Co Ltd filed Critical NEC Corp
Priority to JP6477583A priority Critical patent/JPS59189658A/en
Publication of JPS59189658A publication Critical patent/JPS59189658A/en
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K7/00Constructional details common to different types of electric apparatus
    • H05K7/20Modifications to facilitate cooling, ventilating, or heating
    • H05K7/2039Modifications to facilitate cooling, ventilating, or heating characterised by the heat transfer by conduction from the heat generating element to a dissipating body
    • H05K7/205Heat-dissipating body thermally connected to heat generating element via thermal paths through printed circuit board [PCB]
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/303Surface mounted components, e.g. affixing before soldering, aligning means, spacing means

Abstract

PURPOSE:To obtain a package characterized by easy manufacture and excellent heat radiation, by bonding a wiring substrate and a chip carrier by a heat conducting bonding material and fixing them, and soldering the part between electrodes. CONSTITUTION:On a ceramic wiring substrate 1, an electrode 11, which corresponds to an electrode 21 for connecting ceramic chip carrier 2, is formed. A heat conducting bonding material 4, wherein a material having excellent heat conductivity is kneaded as a filler, is applied to a region 3 corresponding to the bottom surface of the central part of the ceramic chip carrier 2. In order to fix the ceramic chip carrier 2 to be mounted through the heat conducting bonding material 4, the bonding electrode 21 and the corresponding electrode 11 are aligned, bonded, and fixed. Then, soldering 25 is performed, and electric connection is accomplished.

Description

【発明の詳細な説明】 発明の属する技術分野 本発明は、セラミックチップキャリアを実装したセラミ
ックパッケージの構造およびその製欲方法に関する。
DETAILED DESCRIPTION OF THE INVENTION TECHNICAL FIELD The present invention relates to a structure of a ceramic package mounting a ceramic chip carrier and a method for manufacturing the same.

従来技術 第1図を参照するとこの種の従来のセラミックパッケー
ジは、外周の側底面に接続用電極21を有するセラミッ
クキャリア2のキャピテイ内に半導体集積回路22が組
み込まれ、細線23およびボンディング電極24を介し
7て、前記接続用電極21に接続されている。配線基板
1への実装は、セラミックチップキャリア2の外周の側
底面に形成されている接続用電極21に対応した配線基
板1の電極11に、半田付けなどの方法で」妾続されて
いる。従ってセラミックチップキャリア2の中央底面部
3には、配線基板1との間に間隙31が存在し、半田付
けの際、フラックスの残渣や半田粒が入シ込み、これら
の除去が困難となる。この結果これらの残渣によシ信頼
性を低下させたり、筐だ、間隙31のため、半導体集積
回路22で発生する熱の伝導は、チップキャリア2の外
周の半田付けされた接続用電極21を介して、配線基板
IYC伝わるだけである。したがって、熱抵抗が大きく
、消費電力の大きな半導体集積回路では、熱放散が不十
分となシ実装不可能となるなどの欠点がある。
Prior Art Referring to FIG. 1, this type of conventional ceramic package has a semiconductor integrated circuit 22 built into the cavity of a ceramic carrier 2 which has connection electrodes 21 on the bottom surface of the outer periphery, and thin wires 23 and bonding electrodes 24. It is connected to the connection electrode 21 via 7. The mounting on the wiring board 1 is carried out by soldering or the like to the electrodes 11 of the wiring board 1 corresponding to the connection electrodes 21 formed on the bottom surface of the outer periphery of the ceramic chip carrier 2. Therefore, a gap 31 exists between the central bottom surface 3 of the ceramic chip carrier 2 and the wiring board 1, and during soldering, flux residue and solder grains enter, making it difficult to remove them. As a result, these residues may reduce reliability, and due to the gap 31 between the casing and the gap 31, conduction of heat generated in the semiconductor integrated circuit 22 is caused by the connection electrodes 21 soldered on the outer periphery of the chip carrier 2. The signal is only transmitted through the wiring board IYC. Therefore, semiconductor integrated circuits with high thermal resistance and high power consumption have drawbacks such as insufficient heat dissipation, making it impossible to mount them.

本発明の目的は上記欠点を解決し、製造が容易で、放熱
特性の良いセラミノクパノケー/゛およびその製造方法
を提供することにJ5る。
SUMMARY OF THE INVENTION An object of the present invention is to solve the above-mentioned drawbacks and provide a ceramic cupcake that is easy to manufacture and has good heat dissipation properties, and a method for manufacturing the same.

発明の構成 本発明のパッケージは、半導体集積回路をIf載した、
外周の側底面に接続用電極を有するセラミックチップキ
ャリアの中央部底面を、セラミックチップキャリアが実
装される配線基板に熱伝導性接着材によって接着し、前
記接続用電極を半田接続によって電気的に接続したこと
を特徴とする。
Structure of the Invention The package of the present invention has a semiconductor integrated circuit mounted thereon.
The central bottom surface of the ceramic chip carrier, which has connection electrodes on the side bottom surface of the outer periphery, is adhered to the wiring board on which the ceramic chip carrier is mounted using a thermally conductive adhesive, and the connection electrodes are electrically connected by soldering. It is characterized by what it did.

壕だ本発明のセラミックパッケージの製造方法において
、 セラミックチップキャリアが実装される配線基板の前記
セラミックチップキャリアの中央部底面に対応する部分
に、熱伝導性接着材を塗布する工程と、 前記セラミックチップキャリアの接続用電極に対応する
位置に位置合せ接着、固定する工程と、位置合せ接着、
固定されたセラミックチップキャリアと配線基板の接続
用電極間を半田付けをする工程とを含むことを特徴とす
る。
In the method for manufacturing a ceramic package of the present invention, a step of applying a thermally conductive adhesive to a portion of a wiring board on which the ceramic chip carrier is mounted corresponding to the bottom surface of the central portion of the ceramic chip carrier; A process of aligning and gluing and fixing the carrier at a position corresponding to the connection electrode;
The method is characterized in that it includes a step of soldering between the fixed ceramic chip carrier and the connecting electrodes of the wiring board.

発明の実施例 次に大発明について図面を参照して詳細に説明する。第
2図を参照すると、本発明の一実施例は、外周の側底面
に接続用電極21を有するセラミックチップキャリア2
.および前記接続用′電極21に対応する位置に’[4
(極11?有するセラミック配線基板1.から構成され
、セラミックチップキャリア2の中央部底面領域3と基
板1とは熱伝導性接着材4によシ接着および固定され、
セラミックチップキャリア2の接続用電極21とセラミ
ック配線基板1の電極11が半田25で半田付けされて
いる。
Embodiments of the Invention Next, the great invention will be described in detail with reference to the drawings. Referring to FIG. 2, one embodiment of the present invention is a ceramic chip carrier 2 having connection electrodes 21 on the bottom surface of the outer periphery.
.. and '[4] at a position corresponding to the connection electrode 21.
(Constructed of a ceramic wiring board 1 having poles 11?, the central bottom area 3 of the ceramic chip carrier 2 and the board 1 are bonded and fixed by a thermally conductive adhesive 4,
Connection electrodes 21 of ceramic chip carrier 2 and electrodes 11 of ceramic wiring board 1 are soldered with solder 25.

次に、本発明のセラミックパッケージの製造方法につい
て説明する。
Next, a method for manufacturing a ceramic package according to the present invention will be explained.

第2図(b)を参照すると、外周の・jiiij底面に
接1洸用電極21を有するセラミックチップキャリア2
が実装されるセラミック配線基板1に(・工、前記セラ
ミックチップキャリア2の接続用g4:@21に対応し
た電@11が形成されている。1111記セラミツクチ
ツプギヤリア2の中央部底面((ズ・↑応する・領域3
に、銀粉末やアルミナ粉末ま]′cは、刀−ボン粉末な
どの熱伝導性の良好な材貿rノイノーとして混練した熱
伝導性接着材4が、スクリーン印刷やスタンピング捷た
にディスペンスlヨどの方法により塗布されている。
Referring to FIG. 2(b), the ceramic chip carrier 2 has contact electrodes 21 on the bottom surface of the outer periphery.
On the ceramic wiring board 1 on which the chip carrier 2 is mounted, a wire @11 corresponding to the connection g4: @21 of the ceramic chip carrier 2 is formed.・↑Response・Area 3
Thermal conductive adhesive 4 kneaded as a material with good thermal conductivity such as silver powder or alumina powder can be used for screen printing, stamping, and dispensing. By what method is it applied?

第2図(C)を参照すると、セラミック配線基板1に塗
布された熱伝導性接着材4を介して、実装すべきセラミ
ックチップキャリア2を固定する。セラミックチップキ
ャリア2の接続用電極21と、それに対応する、セラミ
ック配線基板1の電極11とが位置合わせされ接着、固
定される。
Referring to FIG. 2(C), the ceramic chip carrier 2 to be mounted is fixed via the thermally conductive adhesive 4 applied to the ceramic wiring board 1. The connection electrodes 21 of the ceramic chip carrier 2 and the corresponding electrodes 11 of the ceramic wiring board 1 are aligned, bonded, and fixed.

次に、第2図(d)を参照すると、セラミック配線基板
1に位置合せされ接着固定されたセラミックチップキャ
リア2は、半田25によシ、セラミックチップキャリア
2の接続用電極21とセラミック配線基板1の電極11
とが半田付けされ電気的接続が成される。
Next, referring to FIG. 2(d), the ceramic chip carrier 2 aligned and adhesively fixed to the ceramic wiring board 1 is connected to the connecting electrode 21 of the ceramic wiring board 2 through solder 25. 1 electrode 11
are soldered to establish an electrical connection.

このように、セラミックチップキャリア2の中央部底面
と、これに対応するセラミック配線基板1との間に熱伝
性接着材4を入れ、接着固定する。
In this way, the thermally conductive adhesive 4 is inserted between the bottom surface of the central portion of the ceramic chip carrier 2 and the corresponding ceramic wiring board 1, and the ceramic chip carrier 2 is bonded and fixed.

この結果半田付けの際、フラックスの残渣や半田粒が入
シ込むことがなく、洗浄が容易で、しかも、外部からの
ストレスに対して、強固な接続が得られる。また、熱伝
導性接着材4が、セラミックチップキャリア2とセラミ
ック配線基板1との間に介在するために、半導体集積回
路22からセラミック配線基板1までの熱抵抗が小さく
なり、半導体集積回路22で発生した熱は、容易にセラ
ミック配線基板IVc伝導し、熱放散が良くな夛、消費
電力の大きな半導体集積回路の実装も可能となる。
As a result, during soldering, flux residue and solder particles do not enter, making cleaning easy and providing a strong connection against external stress. Furthermore, since the thermally conductive adhesive 4 is interposed between the ceramic chip carrier 2 and the ceramic wiring board 1, the thermal resistance from the semiconductor integrated circuit 22 to the ceramic wiring board 1 is reduced, and the semiconductor integrated circuit 22 is The generated heat is easily conducted to the ceramic wiring board IVc, allowing for good heat dissipation and the mounting of semiconductor integrated circuits with high power consumption.

次に、第3図を参照すると、本発明の第2の実施例では
、セラミック配線基板1の両面に、セラミックチップキ
ャリア2および2′を実装し、高密度化を計ったもので
ある。
Next, referring to FIG. 3, in a second embodiment of the present invention, ceramic chip carriers 2 and 2' are mounted on both sides of a ceramic wiring board 1 to achieve high density.

本実施例でのセラミック配線基板1の両面10および1
0’には、外周の側底面に接続用電極を有するセラミッ
クチップキャリア2および2′ニ対応した電極11およ
び11′が形成されている。
Both surfaces 10 and 1 of the ceramic wiring board 1 in this embodiment
Electrodes 11 and 11' corresponding to the ceramic chip carriers 2 and 2' having connection electrodes on the bottom surface of the outer periphery are formed at 0'.

まず、第3図(a)を参照すると、セラミック配線基板
1の一方の面10の、実装されるセラミックチップキャ
リア2の中央部底面に対応する領域に、銀粉末や、アル
ミナ粉末などをフィラーとした、熱伝導性接着材4がス
クリーン印刷やディスペンスなどの方法で塗布される。
First, referring to FIG. 3(a), a filler such as silver powder or alumina powder is applied to an area of one surface 10 of the ceramic wiring board 1 corresponding to the bottom surface of the central part of the ceramic chip carrier 2 to be mounted. The thermally conductive adhesive 4 is applied by a method such as screen printing or dispensing.

第3図(b)を参照すると、セラミック配線基板1の他
方の面10′ニも、同様にして、セラミックチップキャ
リア2′の中央部底面に対応する領域に熱伝導性接着材
4′が塗布される。
Referring to FIG. 3(b), on the other side 10' of the ceramic wiring board 1, a thermally conductive adhesive 4' is similarly applied to the area corresponding to the bottom surface of the central part of the ceramic chip carrier 2'. be done.

次に、第3図(C)および(d)を参照すると、セラミ
ック配線基板1の両面10および10′に塗布された熱
伝導性接着材4および4′を介して、実装すべきセラミ
ックチップキャリア2および2′がそれぞれ、対応する
電極間を位置合せされ、接着、固定される。なお、ここ
では、熱伝導性接着材4および4を順次、一方の面10
および他方の面10’に塗布してから、セラミックチッ
プキャリア2および2′を接着、固定されている。一方
の面10に熱伝導性接着材4が塗布され、セラミックチ
ップキャリア2が、そこに接着、固定され、それから、
他の面10′に熱伝導性接着材4′が塗布され、セラミ
ックチップキャリアダが接着、固定されてもよい。第3
図te)を参照すると、セラミック配線基板1の両面に
、熱伝導性接着材4および4′で接着、固定されたセラ
ミックチップキャリア2および2′が、半田25および
25′により、電極間の半田付けをされ電気的接続が成
される。このように、あらかじめ、接着、固定してから
、半田付けを行うので、半田リフローが一括して行なえ
る利点もある。なお、ここでは、セラミックチップキャ
リアのみの実装についてしか述べていなかったが、一般
のハイブリッドICで実装されているチップコンデンサ
ーや抵抗なども同様にして、取付けることが可能である
。また、構造の異なったセラミックパッケージに関して
も、同様の応用が可能であシ、さらに、セラミックチッ
プキャリアおよび、セラミック配線基板に限らず、樹脂
キャリアや、ポーセレン配線基板等でも本発明の実施が
可能である。
Next, referring to FIGS. 3(C) and 3(d), a ceramic chip carrier to be mounted is attached via thermally conductive adhesives 4 and 4' applied to both surfaces 10 and 10' of the ceramic wiring board 1. 2 and 2' are aligned between corresponding electrodes, and bonded and fixed. Note that here, the thermally conductive adhesives 4 and 4 are sequentially applied to one side 10.
and the other surface 10', and then the ceramic chip carriers 2 and 2' are bonded and fixed. A thermally conductive adhesive 4 is applied to one side 10, a ceramic chip carrier 2 is glued and fixed thereto, and then
A thermally conductive adhesive 4' may be applied to the other surface 10', and a ceramic chip carrier ada may be bonded and fixed thereto. Third
Referring to FIG. and electrical connections are made. In this way, since soldering is performed after adhering and fixing in advance, there is an advantage that solder reflow can be performed all at once. Although only the mounting of a ceramic chip carrier has been described here, chip capacitors, resistors, etc. mounted in general hybrid ICs can also be mounted in the same manner. Further, similar applications can be made to ceramic packages with different structures, and the present invention can also be implemented not only to ceramic chip carriers and ceramic wiring boards, but also to resin carriers, porcelain wiring boards, etc. be.

本発明には、配線基板とチップキャリアを熱伝導性接着
材で接着、固定し、電極間を半田付けすることにより、
製造が容易で、燃放散の良好なパッケージを提供できる
という効果がある。
In the present invention, by bonding and fixing the wiring board and the chip carrier with a thermally conductive adhesive and soldering between the electrodes,
This has the advantage of being easy to manufacture and providing a package with good combustion dissipation.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は、従来の例を部文的に示す図、第2図は、本発
明の第1の実施例を示す図、および第3図は本発明の第
2の実施例を示す図である。 第1図から第3図において、1・・・・・・セラミック
配線基板、2,2′セラミツクチツプキヤリア、3・・
・・・・中央底面図、4,4′・・・・・・熱伝導性接
着材、10 、10’・・・・・・面、11 、11’
・・・・・・配線、21・・・・・・接続用電極、22
・・・・・・半導体集積回路、23・・・・・・細線、
24・・・・・・ボンディング電極、25.25’・・
・・・・半田、31・・・・・・間隙。
FIG. 1 is a diagram partially showing a conventional example, FIG. 2 is a diagram showing a first embodiment of the present invention, and FIG. 3 is a diagram showing a second embodiment of the present invention. be. 1 to 3, 1...ceramic wiring board, 2, 2' ceramic chip carrier, 3...
...Central bottom view, 4, 4'...Thermal conductive adhesive, 10, 10'...Surface, 11, 11'
...Wiring, 21... Connection electrode, 22
... Semiconductor integrated circuit, 23 ... Thin wire,
24...Bonding electrode, 25.25'...
...Solder, 31...Gap.

Claims (1)

【特許請求の範囲】 1、外周の側底面に接続用電極を有するセラミックチッ
プキャリアに実装された半導体集積回路を搭弊したセラ
ミックパッケージにおいて、セラミックチップキャリア
の中央部底面と、セラミックヂプキャリアが実装される
配線基板との間を熱伝導性接着材によシ接着し、前記接
続用電極を半田接続によシ、電気的接続をさせたことを
特徴とするセラミックパッケージ。 2、セラミックパッケージの製造方法において、セラミ
ックチップキャリアが実装される配線基板の前記セラミ
ックチップキャリアの中央部底面に対応する部分に熱伝
導性接着材を塗布する工程と、 前記セラミックチップキャリアの接続用電極に対応する
位置に位置合わせ接着固定する工程と、 位置合わせされた前記セラミックチップキャリアと配線
基板の接続用電極間を半田付けをする工程とを含むこと
を特徴とするセラミックパッケージの製造方法。
[Claims] 1. In a ceramic package equipped with a semiconductor integrated circuit mounted on a ceramic chip carrier having connection electrodes on the side bottom surface of the outer periphery, the central bottom surface of the ceramic chip carrier and the ceramic dip carrier 1. A ceramic package characterized in that the wiring board to be mounted is bonded to the wiring board using a thermally conductive adhesive, and the connection electrodes are electrically connected to each other by soldering. 2. In the method for manufacturing a ceramic package, the step of applying a thermally conductive adhesive to a portion of the wiring board on which the ceramic chip carrier is mounted, corresponding to the bottom surface of the central portion of the ceramic chip carrier; and for connecting the ceramic chip carrier. A method for manufacturing a ceramic package, comprising: aligning and adhesively fixing the ceramic chip carrier at a position corresponding to the electrode; and soldering between the aligned ceramic chip carrier and the connecting electrode of the wiring board.
JP6477583A 1983-04-13 1983-04-13 Ceramic package and manufacture thereof Pending JPS59189658A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP6477583A JPS59189658A (en) 1983-04-13 1983-04-13 Ceramic package and manufacture thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP6477583A JPS59189658A (en) 1983-04-13 1983-04-13 Ceramic package and manufacture thereof

Publications (1)

Publication Number Publication Date
JPS59189658A true JPS59189658A (en) 1984-10-27

Family

ID=13267916

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6477583A Pending JPS59189658A (en) 1983-04-13 1983-04-13 Ceramic package and manufacture thereof

Country Status (1)

Country Link
JP (1) JPS59189658A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6068692A (en) * 1983-09-26 1985-04-19 松下電器産業株式会社 Device for heat treating printed circuit board

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5527604A (en) * 1978-08-18 1980-02-27 Nippon Telegraph & Telephone Electronic circuit package

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5527604A (en) * 1978-08-18 1980-02-27 Nippon Telegraph & Telephone Electronic circuit package

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6068692A (en) * 1983-09-26 1985-04-19 松下電器産業株式会社 Device for heat treating printed circuit board

Similar Documents

Publication Publication Date Title
JPH03153063A (en) Encapsulated semiconductor package
JPH09321073A (en) Package for semiconductor device, and semiconductor device
JPS59126665A (en) Thick film hybrid integrated circuit
JP2000216550A (en) Laminate printed wiring board
JP2524482B2 (en) QFP structure semiconductor device
JPS59189658A (en) Ceramic package and manufacture thereof
JPH03238852A (en) Mold type semiconductor integrated circuit
JP2000183488A (en) Hybrid module
JPS63284831A (en) Manufacture of hybrid integrated circuit
JP2879503B2 (en) Surface mount type electronic circuit device
JPH0196952A (en) Hermetically sealed chip carrier
JPS61198656A (en) Semiconductor device
JPS6022348A (en) Semiconductor device
JP2504586Y2 (en) Package for electronic parts
JP3420362B2 (en) Semiconductor device mounting structure
JPS60217641A (en) Integrated circuit device
JPH05211246A (en) Leadless chip carrier type semiconductor device
JPS6125222B2 (en)
JP2592869Y2 (en) Hybrid IC device
JPH05218291A (en) Hybrid integrated circuit device
JPH0338845A (en) Hybrid integrated circuit
JP2570889B2 (en) LSI case
JPS60171747A (en) Semiconductor device
JPH02177351A (en) Container of semiconductor device
JPH09298276A (en) Module structure