JPS5918747Y2 - ３値出力発生回路 - Google Patents
３値出力発生回路Info
- Publication number
- JPS5918747Y2 JPS5918747Y2 JP10945277U JP10945277U JPS5918747Y2 JP S5918747 Y2 JPS5918747 Y2 JP S5918747Y2 JP 10945277 U JP10945277 U JP 10945277U JP 10945277 U JP10945277 U JP 10945277U JP S5918747 Y2 JPS5918747 Y2 JP S5918747Y2
- Authority
- JP
- Japan
- Prior art keywords
- switches
- switch
- circuit
- switch means
- resistors
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Logic Circuits (AREA)
- Electronic Switches (AREA)
Description
【考案の詳細な説明】
本考案は３通りのレベルの出力電圧をスイッチ手段の接
続に応じて発生しうる３値出力発生回路に関する。
続に応じて発生しうる３値出力発生回路に関する。
斯種の回路の一例として第１図に示すものが考えられる
。
。
即ち電源回路１の所定の直流電圧（＋Ｖｃｃ）の発生す
る出力端子２ａと接地側端子２ｂ間に等しい値の抵抗３
及び４の直列回路が接続され、抵抗３及び４の夫々に対
して並列に例えば押釦スイッチＳ１ｏ及びＳ２ｏが接続
され、抵抗３及び４の接続点が出力端子５として導出さ
れたものである。
る出力端子２ａと接地側端子２ｂ間に等しい値の抵抗３
及び４の直列回路が接続され、抵抗３及び４の夫々に対
して並列に例えば押釦スイッチＳ１ｏ及びＳ２ｏが接続
され、抵抗３及び４の接続点が出力端子５として導出さ
れたものである。
斯る構成で、スイッチＳ１０のみオンとすれば、出力電
圧Ｖｏは（Ｖｏ ＝ Ｖｃｃ）となり、スイッチＳＩＯ
及ｃｃ びＳ２０を共にオフとすれば、（Ｖｏ −２）となり、
スイッチＳ２０のみをオンとすれば、（Ｖｏ＝０）とな
る。
圧Ｖｏは（Ｖｏ ＝ Ｖｃｃ）となり、スイッチＳＩＯ
及ｃｃ びＳ２０を共にオフとすれば、（Ｖｏ −２）となり、
スイッチＳ２０のみをオンとすれば、（Ｖｏ＝０）とな
る。
従って出力端子５にレベル判別回路６を接続することに
より、その出力端子７ａ、 ７ｂ、 ７Ｃに出力電
圧Ｖｏのレベルに対応した出力信号が現れる。
より、その出力端子７ａ、 ７ｂ、 ７Ｃに出力電
圧Ｖｏのレベルに対応した出力信号が現れる。
このレベル判別回路６の出力信号によって種々の制御を
行なうことができる。
行なうことができる。
この第１図の構成は、スイッチＳＩＯ及びＳ２０が同時
にオン状態にされると、電源回路１の出力端子２ａ及び
２ｂ間が短絡されてしまい、この電源回路１が破損する
おそれがある欠点を有している。
にオン状態にされると、電源回路１の出力端子２ａ及び
２ｂ間が短絡されてしまい、この電源回路１が破損する
おそれがある欠点を有している。
これを防止するために、スイッチＳＩＯ及びＳ２ｏが同
時にオンされる（押される）ことを禁止する機構をスイ
ッチＳ１０及びＳ２ｏに関連して設ければ良いが、この
ようにすると、スイッチＳ１ｏ及びＳ２０の配設位置関
係が制限される問題点があり、またそのようなスイッチ
は一般的ではない。
時にオンされる（押される）ことを禁止する機構をスイ
ッチＳ１０及びＳ２ｏに関連して設ければ良いが、この
ようにすると、スイッチＳ１ｏ及びＳ２０の配設位置関
係が制限される問題点があり、またそのようなスイッチ
は一般的ではない。
本考案はかかる点を考慮して、複数のスイッチ手段の接
続状態によって３値出力を発生すると共に、スイッチ手
段の接続状態がどのようであっても電源が短絡されるこ
とを防止するようにしたものである。
続状態によって３値出力を発生すると共に、スイッチ手
段の接続状態がどのようであっても電源が短絡されるこ
とを防止するようにしたものである。
以下、第２図を参照して本考案の一実施例について説明
するに、第１図と同様に電源回路１の出力端子２ａ及び
２ｂ間に第１の抵抗３及び第２の抵抗４の直列回路が接
続され、両抵抗の接続点が出力端子５として導出され、
この出力端子５にレベル判別回路６が接続されている。
するに、第１図と同様に電源回路１の出力端子２ａ及び
２ｂ間に第１の抵抗３及び第２の抵抗４の直列回路が接
続され、両抵抗の接続点が出力端子５として導出され、
この出力端子５にレベル判別回路６が接続されている。
抵抗３及び４の値は例えば等しくされている。
そして抵抗３に対して並列に第１のスイッチＳ１及び第
４のスイッチＳ４の直列回路が接続され、抵抗４に対し
て並列に第３のスイッチＳ３及び第２のスイッチＳ２の
直列回路が接続される。
４のスイッチＳ４の直列回路が接続され、抵抗４に対し
て並列に第３のスイッチＳ３及び第２のスイッチＳ２の
直列回路が接続される。
これらスイッチＳ１及びＳ２は逆相で連動し、同様にス
イッチＳ３及びＳ４も逆相で連動し、スイッチＳ１〜Ｓ
４は１回路１接点のものである。
イッチＳ３及びＳ４も逆相で連動し、スイッチＳ１〜Ｓ
４は１回路１接点のものである。
一例としてスイッチＳ１及びＳ３は常時オフとされ、ス
イッチＳ２及びＳ４は常時オンとされ、スイッチＳ１及
びＳ３が操作されるものとされている。
イッチＳ２及びＳ４は常時オンとされ、スイッチＳ１及
びＳ３が操作されるものとされている。
上述の構成を有する本考案に依れば、スイッチＳ１のみ
をオンとすれば、スイッチＳ４はオンのままで゛あるか
ら、出力電圧Ｖｏは（Ｖｏ−Ｖｃｃ）となる。
をオンとすれば、スイッチＳ４はオンのままで゛あるか
ら、出力電圧Ｖｏは（Ｖｏ−Ｖｃｃ）となる。
また、スイッチＳ１及びＳ２の両者をオフとしておけば
、第２図に示すように、（Ｖ６−Ｖ（２Ｃ）となる。
、第２図に示すように、（Ｖ６−Ｖ（２Ｃ）となる。
更に、スイッチＳ３のみをオンとすれば、スイッチＳ２
はオンのままであるから、（Ｖｏ＝Ｏ）となる。
はオンのままであるから、（Ｖｏ＝Ｏ）となる。
ここで誤ってスイッチＳ１及びＳ３を同時にオンしたと
しても、スイッチＳ２及びＳ４がオフとなるから、電源
が短絡されることを防止することができる。
しても、スイッチＳ２及びＳ４がオフとなるから、電源
が短絡されることを防止することができる。
なお、スイッチＳ１〜Ｓ４としては２回路２接点のもの
を使用しても、同様の目的を遠戚することができる。
を使用しても、同様の目的を遠戚することができる。
第１図は３値出力回路の一例の接続図、第２図は本考案
の一実施例の接続図である。 １は電源回路、３及び４は第１及び第２の抵抗、５は出
力端子、Ｓｌ及びＳ２は逆相で連動するスイッチ、Ｓ３
及びＳ４は逆相で連動するスイッチである。
の一実施例の接続図である。 １は電源回路、３及び４は第１及び第２の抵抗、５は出
力端子、Ｓｌ及びＳ２は逆相で連動するスイッチ、Ｓ３
及びＳ４は逆相で連動するスイッチである。
Claims (1)
- 電源の一端が第１及び第２の抵抗を直列に介してその他
端に接続され、第１の抵抗に対して並列に第１及び第４
のスイッチ手段の直列回路が接続され、第４のスイッチ
手段と逆相で連動する第３のスイッチ手段と第１のスイ
ッチ手段と逆相で連動する第２のスイッチ手段の直列回
路が第２の抵抗に対して並列に接続され、第１及び第２
の抵抗の接続点が出力端子として導出された３値出力発
生回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10945277U JPS5918747Y2 (ja) | 1977-08-16 | 1977-08-16 | ３値出力発生回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10945277U JPS5918747Y2 (ja) | 1977-08-16 | 1977-08-16 | ３値出力発生回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5435839U JPS5435839U (ja) | 1979-03-08 |
| JPS5918747Y2 true JPS5918747Y2 (ja) | 1984-05-30 |
Family
ID=29055429
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10945277U Expired JPS5918747Y2 (ja) | 1977-08-16 | 1977-08-16 | ３値出力発生回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5918747Y2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62161868U (ja) * | 1986-04-07 | 1987-10-14 |
-
1977
- 1977-08-16 JP JP10945277U patent/JPS5918747Y2/ja not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5435839U (ja) | 1979-03-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS5918747Y2 (ja) | ３値出力発生回路 | |
| JPH0546571B2 (ja) | ||
| US3568024A (en) | Reversing control for permanent magnet type direct current electric motors | |
| US3596146A (en) | High efficiency multivibrator | |
| JPS5910829Y2 (ja) | Ａｍ−ｆｍ切換回路 | |
| JPH0628833Y2 (ja) | 信号入力装置 | |
| JPS6114317Y2 (ja) | ||
| JPS5828476Y2 (ja) | 制動装置を備えた直流モ−タ−の正転逆転切換装置 | |
| JPH0424653Y2 (ja) | ||
| JPS6316100Y2 (ja) | ||
| JPS623857Y2 (ja) | ||
| JP2549477Y2 (ja) | グリッドパルス電源 | |
| JPS623942Y2 (ja) | ||
| JPS5811077Y2 (ja) | スイッチング回路 | |
| JPH024522Y2 (ja) | ||
| JPS6338694Y2 (ja) | ||
| SU871307A2 (ru) | Триггерное устройство | |
| SU907767A1 (ru) | Двухтактный усилитель мощности | |
| RU1793541C (ru) | Коммутирующее устройство | |
| JP2633472B2 (ja) | 二次バッテリ充電回路 | |
| SU995237A2 (ru) | Автономный инвертор с защитой транзисторов | |
| SU1571566A1 (ru) | Управл емый источник бипол рного эталонного напр жени | |
| JPH0238509Y2 (ja) | ||
| JPS6349826B2 (ja) | ||
| JPS58104031U (ja) | トリガ回路 |