JPS59187274A - 基板絶縁導通試験装置のマスタ−デ−タ設定装置 - Google Patents
基板絶縁導通試験装置のマスタ−デ−タ設定装置Info
- Publication number
- JPS59187274A JPS59187274A JP58059930A JP5993083A JPS59187274A JP S59187274 A JPS59187274 A JP S59187274A JP 58059930 A JP58059930 A JP 58059930A JP 5993083 A JP5993083 A JP 5993083A JP S59187274 A JPS59187274 A JP S59187274A
- Authority
- JP
- Japan
- Prior art keywords
- signal line
- capacitance
- memory
- unit
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Testing Of Short-Circuits, Discontinuities, Leakage, Or Incorrect Line Connections (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
本発明は、静電ｇ ｋ測定による基板絶縁簿通試験装置
のマスターデータ設定装置に関する。
のマスターデータ設定装置に関する。
静砥容量測定による基板絶縁導通検量Ｃ二おいて、判定
の基準となるマスターデータを設定する際、従来、以下
の２方式が採用されている。１つは第１図のフロー図に
示すよう（二、導通試験の結果、正規の構造を有してい
ると判定された基板の静電容置を測定し、マスターデー
タとして登録する方法である。又、他の１つは、回路設
計図面より各信号線の面積を算出し、対向電極との距離
及び絶縁体の誘電率等、静電容量理論式に必要な）くラ
メータを与え、下式 但し、 Ｃ＝ε−Ｓ・・・面積 ｄ・・・距離 ε・・・誘電率 を採用してこれを補正する方法である。
の基準となるマスターデータを設定する際、従来、以下
の２方式が採用されている。１つは第１図のフロー図に
示すよう（二、導通試験の結果、正規の構造を有してい
ると判定された基板の静電容置を測定し、マスターデー
タとして登録する方法である。又、他の１つは、回路設
計図面より各信号線の面積を算出し、対向電極との距離
及び絶縁体の誘電率等、静電容量理論式に必要な）くラ
メータを与え、下式 但し、 Ｃ＝ε−Ｓ・・・面積 ｄ・・・距離 ε・・・誘電率 を採用してこれを補正する方法である。
しかしながら上記のようなマスターデータ設定方式にお
いては、第１の方式の場合、導通検査回数Ｎは測定ラン
ド数がｎ点存在する場合Ｃ二おいて、Ｎ＝ｎ（ｎ−１）
（ｌ！！Ｊ） となり、測定ランド数が１０００点以上存在する多層基
板においては、その作業時間は膨大なものとなる。そし
てこの多数回のブロービングを、信号線幅数１０ミクロ
ンの各測定点において、正確（二実施しなければならな
いため、作業者は極度の緊張を要求される。
いては、第１の方式の場合、導通検査回数Ｎは測定ラン
ド数がｎ点存在する場合Ｃ二おいて、Ｎ＝ｎ（ｎ−１）
（ｌ！！Ｊ） となり、測定ランド数が１０００点以上存在する多層基
板においては、その作業時間は膨大なものとなる。そし
てこの多数回のブロービングを、信号線幅数１０ミクロ
ンの各測定点において、正確（二実施しなければならな
いため、作業者は極度の緊張を要求される。
第２の方式の場合、理論式に必要なパラメータの中で信
号線面積は正確に得られる。しかし絶縁体の誘電率、対
向電極との距離は、信号線が多層に渡って布設されてい
る事、基板表面のそり、凹凸、電極板の構造等により、
空気層が存在する事、信号線間で互いに影響を与えあう
事等、非常に多くの不確定要素を考慮に入れて設定する
必要があり、理論式の単純適用ではほとんど実用的なマ
スターデータを得る平は困難である。又、多変数解〔発
明の目的〕 本発明は前記事情（二艦みてなされ、従来のような作業
者による煩雑で長時間に良る作業といった障害を取り除
き、容易で信頼性の商い前記欠点のないマスターデータ
設定装置を提供することを目的とする。
号線面積は正確に得られる。しかし絶縁体の誘電率、対
向電極との距離は、信号線が多層に渡って布設されてい
る事、基板表面のそり、凹凸、電極板の構造等により、
空気層が存在する事、信号線間で互いに影響を与えあう
事等、非常に多くの不確定要素を考慮に入れて設定する
必要があり、理論式の単純適用ではほとんど実用的なマ
スターデータを得る平は困難である。又、多変数解〔発
明の目的〕 本発明は前記事情（二艦みてなされ、従来のような作業
者による煩雑で長時間に良る作業といった障害を取り除
き、容易で信頼性の商い前記欠点のないマスターデータ
設定装置を提供することを目的とする。
一般（−１電極面や基板表面の形状による距離の変化、
窒気層形成による誘電率の変化といった影響が、全信号
線に対して一様（二発生すると仮定すれば、各信号線の
面積と実測静電容置は比例関係にある。したがって各４
１号線別の単位面積当りの静電容量を求めた場合、これ
らは一定の値に分布することになる。本発明は、このこ
とをＪｕ理とするものである。すなわち、正規の構造を
有する信号線は、設計図面より求めた面積に対応するだ
けの静電容量値が実測されるはずである。
窒気層形成による誘電率の変化といった影響が、全信号
線に対して一様（二発生すると仮定すれば、各信号線の
面積と実測静電容置は比例関係にある。したがって各４
１号線別の単位面積当りの静電容量を求めた場合、これ
らは一定の値に分布することになる。本発明は、このこ
とをＪｕ理とするものである。すなわち、正規の構造を
有する信号線は、設計図面より求めた面積に対応するだ
けの静電容量値が実測されるはずである。
本発明において、単位面積当りの静電容量が著しく他と
異なる信号線が検出された場合、その信号線は他線との
短絡、又は断線による不良と判定され、当該信号線ζ二
関して、実測値をマスターデータとして採用する事への
警告を表示する。作業者はこの情報をもとに該信号線の
導通検査を行ない必要（二元して他基板の選択又は該信
号線の修正を行なえばよい。
異なる信号線が検出された場合、その信号線は他線との
短絡、又は断線による不良と判定され、当該信号線ζ二
関して、実測値をマスターデータとして採用する事への
警告を表示する。作業者はこの情報をもとに該信号線の
導通検査を行ない必要（二元して他基板の選択又は該信
号線の修正を行なえばよい。
以下、本発明の実施例を図面を参照して説明する。第３
図は本発明の一実施例を示し、太線は制御信号線、細線
は情報信号線を表わしてΣす、ｌは制御装置で測定動作
に関する各種の制御信号を各機器に出力する。２は絶縁
基板上の各信号線の幅及び線長な正規の設計図面から読
みとって制御装置１に入力する信号線情報入力機器で、
例えば（、ＲＴのキーボードなξにより構成される。入
力された各信号線の幅及び線長は、制御装置ｌよりパタ
ーン情報記憶器３に伝達される。パターン情報記憶器３
は入力した幅、線長より、各信号線のパターン面積を算
出して記憶する。
図は本発明の一実施例を示し、太線は制御信号線、細線
は情報信号線を表わしてΣす、ｌは制御装置で測定動作
に関する各種の制御信号を各機器に出力する。２は絶縁
基板上の各信号線の幅及び線長な正規の設計図面から読
みとって制御装置１に入力する信号線情報入力機器で、
例えば（、ＲＴのキーボードなξにより構成される。入
力された各信号線の幅及び線長は、制御装置ｌよりパタ
ーン情報記憶器３に伝達される。パターン情報記憶器３
は入力した幅、線長より、各信号線のパターン面積を算
出して記憶する。
測定が開始され、静電容量測定器から実海値が出力され
ると、８；１］御装置ｌは対応する信号線のパターン面
積をパターン情報記憶器３より検索し、実測値と共に演
算器５に伝達する。演算器５は静電容量実測値と、パタ
ーン面積とから単位面積当りの静電容量を算出して、こ
れを単位静電容量記憶器６伝達し、単位静電容置記憶器
６は、各信号線ごとにこれを記憶する。この時、基準容
量記憶器７は、全信号線に渡って単位静電容量を累積加
算し、これを信号線総数で除算して、平均経トに容量を
算出して記憶する。
ると、８；１］御装置ｌは対応する信号線のパターン面
積をパターン情報記憶器３より検索し、実測値と共に演
算器５に伝達する。演算器５は静電容量実測値と、パタ
ーン面積とから単位面積当りの静電容量を算出して、こ
れを単位静電容量記憶器６伝達し、単位静電容置記憶器
６は、各信号線ごとにこれを記憶する。この時、基準容
量記憶器７は、全信号線に渡って単位静電容量を累積加
算し、これを信号線総数で除算して、平均経トに容量を
算出して記憶する。
測定が完了すると制御装置１は、比較器８に完了信号を
出力する。完了信号を受けた比較器８は、単位容量記憶
器６を順次検索し、基準容量記憶器７の内容と予め設定
された判定パラメータとから算出される範囲内に、信号
線の単位容量が入っているかいないかを比較する。範囲
外にある信号線が検出されると、この信号線名は表示器
９ Ｃ出力される。第４図は以上の動作を示すフローチ
ャートである。
出力する。完了信号を受けた比較器８は、単位容量記憶
器６を順次検索し、基準容量記憶器７の内容と予め設定
された判定パラメータとから算出される範囲内に、信号
線の単位容量が入っているかいないかを比較する。範囲
外にある信号線が検出されると、この信号線名は表示器
９ Ｃ出力される。第４図は以上の動作を示すフローチ
ャートである。
なお、上記実施例においては、信号線の面積は図面から
信号線の線長、パターン巾をオペレータが読みどり、信
号線情報入力機器２により入力して、パターン情報記憶
器３によって演算記憶した。
信号線の線長、パターン巾をオペレータが読みどり、信
号線情報入力機器２により入力して、パターン情報記憶
器３によって演算記憶した。
しかし本発明は又、ＣＡＤの様な図形処理装置（二よっ
て得られた面積を、信号線情報入力機器２を介して、パ
ターン情報記憶器３へ入力するようＣ：しても良い。
て得られた面積を、信号線情報入力機器２を介して、パ
ターン情報記憶器３へ入力するようＣ：しても良い。
以上の説明から明らかなように本発明によれば、マスタ
ーデータの設定は極めて容易になる。又、採用したマス
ターデータは、設計図面からのデータを基に、実際値と
の比較から得られるため、基準となるマスク基板のパタ
ーソ生成上のミスを発見できると共に、実際の測定の誤
差が反映されており、より判定精度の高いものとなる。
ーデータの設定は極めて容易になる。又、採用したマス
ターデータは、設計図面からのデータを基に、実際値と
の比較から得られるため、基準となるマスク基板のパタ
ーソ生成上のミスを発見できると共に、実際の測定の誤
差が反映されており、より判定精度の高いものとなる。
第１図は従来の導通試験方式（二よるマスターデータ設
定までのプロセスを示すフローチャート、第２図は設計
図を基に理論値算出によるマスターデータ設定までのプ
ロセスを示す従来方式のフローチャート、第３図は本発
明の一実施例を示すブロック図、第４図は第３図の動作
を示すフローチャートである。 １・・・制御装置、 ２・・・信号線情報入力機
器、 ３・・・パターン情報器、４
・・・静電容量測定器、 ５・・・演算器、６・・・単
位容量記憶器、 ７・・・基準容量記憶器、８・・・
比較器、 ９・・・表示器。 （７３１７）代理人 弁理士 則 近 憲 佑（ほか１
名） 第 ■ 図 第 ２ 図 第 ３ 図 第 ４ 図
定までのプロセスを示すフローチャート、第２図は設計
図を基に理論値算出によるマスターデータ設定までのプ
ロセスを示す従来方式のフローチャート、第３図は本発
明の一実施例を示すブロック図、第４図は第３図の動作
を示すフローチャートである。 １・・・制御装置、 ２・・・信号線情報入力機
器、 ３・・・パターン情報器、４
・・・静電容量測定器、 ５・・・演算器、６・・・単
位容量記憶器、 ７・・・基準容量記憶器、８・・・
比較器、 ９・・・表示器。 （７３１７）代理人 弁理士 則 近 憲 佑（ほか１
名） 第 ■ 図 第 ２ 図 第 ３ 図 第 ４ 図
Claims (1)
- 測定動作に関する各種の制御信号を出力する制御装置、
被測定基板上の各信号線の幅及び線長な正規の設計図面
をもとに別記制御装置に入力１−る信号線情報入力機器
と、前記入力された各信号線の幅及び線長を制御装置か
ら入力して各信号線のパターン面積を記憶するパターン
情報記憶器と、前記被測定裁板の信号線の実際の静電容
量を実測する静電容量測定器と、この静電容量測定器か
ら出力する信号線の静電容量値及び前記パターン情報記
１意器から出力するパターン面積値を入力して各信号線
の単位回積当りの静電容量値を算出する演算値と、算出
された単位静電容置を記憶する単位容量記憶器と、単位
静電容置を累計しこれを全信号線数で除算し平均単位静
電容量を算出して記憶する基準容量記憶器と、記憶され
た該単位静電容量と基準容量とを比較し両者の差が許容
範囲内にあるか否かを判定する比較器とを具備し、判定
結果を外部に表示することを特徴とする基板絶縁鳴通試
験装置のマスターデータ設定装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58059930A JPS59187274A (ja) | 1983-04-07 | 1983-04-07 | 基板絶縁導通試験装置のマスタ−デ−タ設定装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58059930A JPS59187274A (ja) | 1983-04-07 | 1983-04-07 | 基板絶縁導通試験装置のマスタ−デ−タ設定装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS59187274A true JPS59187274A (ja) | 1984-10-24 |
Family
ID=13127331
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58059930A Pending JPS59187274A (ja) | 1983-04-07 | 1983-04-07 | 基板絶縁導通試験装置のマスタ−デ−タ設定装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59187274A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003014807A (ja) * | 2001-06-28 | 2003-01-15 | Hioki Ee Corp | 静電容量測定方法、回路基板検査方法および回路基板検査装置 |
| JP2003014808A (ja) * | 2001-06-28 | 2003-01-15 | Hioki Ee Corp | 基準データ作成方法および回路基板検査装置 |
| JP2003035739A (ja) * | 2001-07-24 | 2003-02-07 | Hioki Ee Corp | 基準データ作成方法 |
-
1983
- 1983-04-07 JP JP58059930A patent/JPS59187274A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003014807A (ja) * | 2001-06-28 | 2003-01-15 | Hioki Ee Corp | 静電容量測定方法、回路基板検査方法および回路基板検査装置 |
| JP2003014808A (ja) * | 2001-06-28 | 2003-01-15 | Hioki Ee Corp | 基準データ作成方法および回路基板検査装置 |
| JP4663918B2 (ja) * | 2001-06-28 | 2011-04-06 | 日置電機株式会社 | 静電容量測定方法、回路基板検査方法および回路基板検査装置 |
| JP2003035739A (ja) * | 2001-07-24 | 2003-02-07 | Hioki Ee Corp | 基準データ作成方法 |
| JP4723128B2 (ja) * | 2001-07-24 | 2011-07-13 | 日置電機株式会社 | 基準データ作成方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5571222A (en) | Process and arrangement for measuring tapered thread | |
| EP0318557A1 (en) | PROCESS FOR INSPECTING WORKPIECES. | |
| US5416411A (en) | System and method for measuring the thickness of a ferromagnetic layer | |
| JPS6097207A (ja) | 薄肉大面積の板状長尺製品の鋳造用鋳込み装置 | |
| US3471685A (en) | Methods and means for statistical variance analysis of sheet manufacturing processes using scanning and dwelling gauges | |
| CN111650539A (zh) | 导线运行参数检测方法、系统、装置和计算机设备 | |
| US3620069A (en) | Method and apparatus for measuring the damping characteristics of a structure | |
| JPS59187274A (ja) | 基板絶縁導通試験装置のマスタ−デ−タ設定装置 | |
| JPH0222641Y2 (ja) | ||
| CN111735501B (zh) | 环境试验设施设备温湿度测量方法 | |
| JP3034583B2 (ja) | プローブ移動式回路基板検査装置用検査順設定装置 | |
| JP2577110B2 (ja) | 建設現場における通り精度測定装置及び通り精度測定方法 | |
| JP2521165B2 (ja) | インサ―キットテスタによる不良デ―タの出力表示方法 | |
| JPH01191069A (ja) | 表面電荷測定装置 | |
| JPH0469745B2 (ja) | ||
| GB2095405A (en) | Dual axis level device | |
| KR100235769B1 (ko) | 측정대상물의 양부를 판별하는 3차원비교측정장치 | |
| JPS59220603A (ja) | 表面検査装置 | |
| JPS58191971A (ja) | 信号線座標管理装置 | |
| JPH0515201B2 (ja) | ||
| JPS58148971A (ja) | 基板の信号線絶縁導通判定装置 | |
| SU1726974A1 (ru) | Способ поверки тактильного многокомпонентного средства измерени координат точек детали | |
| JPH01277778A (ja) | 回路基板検査方法 | |
| JPS63309872A (ja) | 半導体素子測定装置 | |
| SU461298A1 (ru) | Способ измерени диаметров отверстий |