JPS59183433A - マイクロプログラム制御方式の中央処理装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （イ）技術分野 本発明は、マイクロプログラム制御方式の中央処理装置
に関する。

（ロ）従来技術 （１）からの命令は、先ず命令レジスタ（２）に取り込
まれ、取り込まれた命令は命令解析部（３）で解析が行
なわれる。マイクロプログラムメモリ（４）は読出し専
用メモリＲＯＭにより構成され、命令レジスタ（２）に
取り込まれる各命令に対応するマイクロプログラムが各
々記憶されており、命令解析部（３）は解析の結果、対
応するマイクロプログラムが記憶されていろ先頭アドレ
スを先ず決定する。解析の結果得られた先頭アドレスＡ
Ｄ、　　はマルチプレクサ（３ａ）を介してマイクロプ
ログラムメモリ（４）に与えられる。又、この先頭アド
レスＡ　Ｄ　ｏ　　は命令解析部（３）内部のプログラ
ムカウンタ（３ｂ）にロードされ、ロードされたアドレ
ス情報は＋１回路（３Ｃ）で＋１されマルチプレクサ（
３ａ）に入力される。マイクロプログラムメモ１月４）
は、マイクロプログラムの実行時に、所定の条件となっ
たときジャンプさせるアドレスを指定するための条件ジ
ャンプアドレスフィールド（４ａ）を有しており、この
フィールドからのアドレスはアドレス情報ＡＤ２　とし
てマルチプレクサ（３ａ）に入力される。更に、マイク
ロプログラムメモリ（４）にはマルチプレクサ（３ａ）
に入力されるアドレス情報の選択を指示するためのマル
チプレクサセレクトフィールド（４ｂ）が有り、このフ
ィールドからの指示に基づく制御信号Ｓによりマルチプ
レクサ（３ａ）でのアドレスの選択が行なわれる。

即ち、新しい命令がフユンチされたときは、解析の結果
得られたアドレスＡＤｏ　を先頭アドレスとして出力し
、その後、通常は＋１回路（３ｃ）からのアドレスｌ）
、　　を出力する。そして、条件ジャンプアドレスフィ
ールド（４ａ）からアドレスが出力されたときは、アド
レスＡＤ２　をマルチプレクサ（３ａ）から出力する。

このように、命令解析部（３）で先頭アドレス及びその
アドレスに続くアドレスが決定され、これらのアドレス
が順次マイクロプログラムメモリ（４）に出方される。

マイクロプログラムメモリ（４）のマイクロプログラム
は複数のマイクロ命令から構成されており、これらのマ
イクロ命令が命令解析部（３）からのアドレスに従って
順次読み出され実行されて行（。このため、マイクロ命
令に基づいて、マイクロプログラムメモ１月４）は各部
へ制御信号を出力したり、各部のアドレス指定を行う。

即ち、マイクロ命令に基づいてＡアドレス側及びＢアド
レス側より各々アドレス情報（ａｎａｌ　ａ２　ａ３　
）及び（ｂ。ｂ＋　ｂ２ｂｓ　）　ヲ出カＬ　テ、アキ
ュムレータＡ　（５ａ）やアキュムレータＢ（５ｂ）を
含む汎用レジスタ（５）のアドレス指定を行なう。例え
ば、マイクロ命令により、Ａアドレス側で０番地のアキ
ュムレータＡ　（５ａ）を指定するときはアドレス情報
（ａ（、ａ、　ａ２　ａ３）として（００００）を出力
し、１番地のアキュムレータＢ　（５ｂ）を指定すると
き（はアドレス情報（ａ（１ａｌ　ａ２　ａ３　）とし
て（０００１）を出力する。そして、指定されたアドレ
スのレジスタからのデータを演算器（６）に取り込み、
マイクロ命令に基づく演算処理を行なうことにより、命
令レジスタ（２）に取り込まれた命令が実行される。

ところで、従来のマイクロプログラム制御方式の中央処
理装置においては、アキュムレータＡとアキュムレータ
Ｂに対する共通の命令、即ち、ＬＯＡＤ　Ａ　　とＬＯ
ＡＤ　Ｂ　　、ＡＤＤ　Ａ　　とＡＤＤＢ等の命令につ
いては、他の命令と同様、第３図に示すように、各々独
立に対応するマイクロプログラムをマイクロプログラム
メモリ（４）に記憶していた。又、アキュムレータＡと
アキュムレータＢに対する共通の命令においては、第２
図に示すように、命令の第１４ビツトが、アキュムレー
タＡとＢのいずれかを指定するレジスタ指定ビットとし
て使用されていたため、命令解析部（３）は、このレジ
スタ指定ビットからのレジスタ指定信号Ａ／Ｂを判断す
ることにより、共通の命令であっても指定するレジスタ
が異なれば、異なるアドレスを指定していた。

ところが、アキュムレータＡ及びＢに対する共通の命令
、即ち、ＬＯＡＤ　Ａ　とＬＯＡＤ　ＢやＡＤＤ　Ａ　
　とＡＤＤ　Ｂ　　においては、レジスタのアドレス指
定に関するマイクロ命令、つまり、マイクロプログラム
メモリ（４）から出力するアドレス情報が異なるだけで
、他のマイクロ命令は全く同一であった。

従って、従来の如（、アドレス情報に関するマイクロ命
令が異なるだけの２種類のマイクロプログラムを各々記
憶し、アキュムレータＡ及びＢに対する共通の命令を、
各々異なるマイクロプログラムで処理する方法は、マイ
クロプログラムメモリを有効に使用することができず、
メモリの容量を徒らに増大させるという欠点があった。

（ハ）　目的 本発明は、アキュムレータＡとアキュムレータＢに対す
る共通の命令を、同一のマイクロプログラムで処理でき
るようにすることにより、マイクロプログラムメモリの
容量を減少させることを目的とするものである。

に）実施例 第４図は、本発明によるマイク日プログラム制御方式の
中央処理装置の実施例を示すブロック図であり、メモリ
システム（１）、命令レジスタ（２）、汎用レジスタ（
５）、演算器（６）は従来と同一構成であって、汎用レ
ジスタ（５）のＯ番地、１番地、１５番地が、各々、ア
キュムレータＡ１アキュムレータＢ１ワークレジスタで
あるとする。又、第４図において、（７）は命令解析部
、（８）はマイクロプログラムメモリ、（」はレジスタ
選択回路であり、マイクロプログラムメモリ（８）には
、第５図に示すように、アキュムレータＡ　（５ａ）と
アキュムレータＢ　（５ｂ）に対する共通の命令、例え
ば、ＬＯＡＤ　Ａ　とＬＯＡＤ　Ｂ　、　ＡＤＤ　Ａ　
　とＡＤＤ　Ｂ　　に対しては、一方の命令、例えば、
ＬＯＡＤ　Ａ　、ＡＤＤ　Ａにそして、命令解析部（７
）は命令レジスタ（２）に取り込まれた命令が、アキュ
ムレータＡ及びＢに対する共通の命令、例えば、ＬＯＡ
ＤやＡＤＤの場合は、命令のレジスタ指定ビットからの
レジスタ指定信号Ａ／ｎの状態に関係な（マイクロプロ
グラムメモリ（８）の同一のアドレスを指定する。即ち
、ＬＯＡ、Ｉ）Ａ　　とＬＯＡＤ　Ｂ　　に対しては、
共通に１，０ＡＤＡ　　に対応するマイクロプログラム
が、そして％ＡＤＤ　Ａ　とＡＤＤ　Ｂ　に対しては、
共通にＡＤＤＡ　に対応するマイクロプログラムがアド
レス指定される。そして、これらの共通のマイクロプロ
グラムにおいては、後で詳述するように、−１キームレ
ータＡを指定する際に、セレクトイネーブル信号ＥＮを
「０」にするマイクロ命令を、従来のマイクロプログラ
ムに付加している。尚、マルチプレクサ（７ａ）、プ目
グラムカクンタ（７ｂ）、＋１回路（７ｃ）、条件ジャ
ンプアドレスフィールド（８ａ）、マルチプレクサセレ
クトフィールド（８ｂ）は従来とほぼ同一構成である。

ところで、レジスタ選択回路（」は、第４図に示すよう
に、命令レジスタ（２）Ｋ取り込まれる命令の第１４ビ
ツトのレジスタ指定信号Ａ／Ｂとマイクロプログラムメ
モリ（８）からのセレクトイネーブル信号ＥＮを入力す
るＮＯＲゲーデーＩと、ＮＯＲゲ−）（１０１の出力信
号Ｐとマイクロプログラムメモリ（８）から出力される
Ａアドレス側のアドレス情報（ａｏ　ａｌ　ａ２　ａ３
　）のうち、最下位のアドレス情報ａ、を入力するＥＸ
ＯＲゲートαυとより構成されており、信号Ａ／Ｂ及び
信号ＥＮに応じて、アト。

レス情報（ａｏ　ａｌ　ａｔ　ａ、）をアドレス情報（
ａｏａｌ　ａｆｉ　Ｇ３　）に変更させることにより、
アキュムレータＡやアキュムレータＢ等の汎用レジスタ
（５）の選択を行なう。尚、レジスタ指定信号Ａ／Ｂは
、命令がアキームレータＡに対する命令であるときは「
ｌ」、アキュムレータＢに対する命令であるときは「０
」となり、アキュムレータＡ及びＢに対する共通の命令
でないとき、即ち、いずれかのアキームレータのみに対
する命令、あるいは、いずれのアキュムレータにも関係
しない命令のときは、信号Ａ／Ｂは「０」　「１ｊのい
ずれにもなり得る。

次に、マイクロプログラムの例として、命令ＬＯＡ、Ｄ
Ａ及びＡＤＤ　Ａ　に対応するマイクロプログラムを、
各々、第６図及び第７図のフローチャートで示す。

そこで、命令レジスタ（２）にＬＯＡＤ　Ａ　が取り込
まれたとすると、レジスタ指定信号Ａ／Ｂは先ずｒｌＪ
となり、命令解析部（７）で第６図のフローチャートで
示すマイクロプログラムがアドレス指定される。このた
め、セレクトイネーブル信号ＥＮが「０」となり、アド
レス情報（ａｏ　ａｓ　ａ２ａｓ）は（００００）とな
る。すると、ＮＯＲゲ−）ＱＯ）の出力信号Ｐは「０」
となり、ＥＸＯＲゲートα】）の出力信号Ｇ３　　が「
０」となるため、アドレス情報（ａｏ　ａｌ　ａ２Ｇｓ
　）は（ｏｏｏｏ）となり、０番地ノアキームレータＡ
が選択され、ここにメモリシステム（１）からのデータ
がストアされる。即ち、命令ＬＯＡＤ　Ａ　が実行され
る。又、命令レジスタ（２）にＬＯＡＤ　Ｂ　　が取り
込まれたとすると、信号Ａ／Ｂは「０」となり、同様に
、第６図のＬＯＡＤＡ　に対応するマイクロプログラム
がアドレス指定される。このため、同様に、信号ＥＮは
「０」且つアドレス情報（ａ、）　ａｌ　ａ２　ａｓ　
）は（００００）となるが、信号Ａ／Ｂが「０」である
ため、信号Ｐが「１」となり、信号Ｇ３　が「ｌ」とな
る。従って、アドレス情報（ａｏ　ａｌ　ａｌ　’ｈ　
）は（０００１）となり、１番地のアキュムレータＢが
選択され、ここに、メモリシステム（１）からのデータ
がストアされる。即ち、命令ＬＯＡＤ　Ｂ　が実行され
る。このように、第６図に示−ｊＬＯＡＤＡに対応する
マイクロプログラムで、命令ＬＯＡＤＡ及びＬＯＡＤ　
Ｂ　が共に処理される。

尚、マイクロプログラムメモリ（８）のＢアドレス側は
読み出し専用で、Ａアドレス側は読み出しと書き込みの
両方に使用できるものとする。

そこで、次に、命令レジスタ（２）に命令ＡＤＤＡ又は
ＡＤＤ　Ｂ　が取り込まれたとすると、命令解析部（７
）は共に、第７図のフローチャートで示す命令ＡＤＤ　
Ａ　に対するマイクロプログラムをアドレス指定する。

このため、セレクトイネーブル信号ＥＮが「１」となり
、アドレス情報（ａ（、ａＩａｔａｓ　）　として（ｏ
ｏｏｏ）が出力される。ＮＯＲゲーデーＩＩにおいて、
セレクトイネーブル信号ＥＮが１１」となると、その出
力信号ＰはｒＯＪに固定されるので、アドレス情報ａ、
はそのままＥＸＯＲゲートＱｌ）を通過し、アドレス情
報Ｇ３　　として汎用レジスタ（５）に入力され、従っ
て、１５番地のワークレジスタ（５ｎ）が選択されて、
ここ罠メモリシステム（１）からのデータがストアされ
る。次に、セレクトイネーブル信号ＥＮが「０」、アド
レス情報（ａＱ　ａｌ　ａ２　ａ３　）が（ｏｏｏｏ）
となるので、命令がＡＤＤ　Ａのときは、信号Ａ／Ｂが
ｒｌＪなのでアドレス情報（ａｏ　ａｔ　２２Ｇ３　）
が（００００）となってθ番地のアキュムレータＡが選
択され、命令がＡＤＤ　Ｂ　のときは信号Ａ／Ｂが「ｏ
」なのでアドレス情報（ａｏ　ａｔ　ａｘ　Ｇｓ　）が
（０００１）どなって１番地のアキュムレー％Ｂが選択
される。そして、選択されたレジスタのデータが演算器
（６）に読み出される。又、Ｂアドレス側のアドレス情
報（ｂｏ　ｂ＋　ｂ２ｂｓ　）が（１１１１）となるこ
とで、１５番地のワークレジスタ（５ｎ）が選択され、
このデータも演算器（６）に読み出される。そして、演
算器（６）では両レジスタのデータが加算され、命令が
ＡＤＤ　ＡであればアキームレータＡに、そして、命令
がＡＤＤ　Ｂ　であれば、アキュムレータＢに演算器（
６）での演算結果をストアする。以上のように、同一の
マイクロプログラムで命令ＡＤＤＡ　とＡＤＤ　Ｂ　が
処理される。尚、第６図及び第７図のフローチャートで
は、マイクロ命令を１つ１つ示したが、実際は、第６図
においてはマイクロ命令Ｍ、〜Ｍ８、第７図においては
、マイクロ命令Ｍ１〜Ｍ３及びＭ４〜ＭＩＯは各々１シ
ステ＾クロツク内で実行される。

Ｌころで、命令レジスタ（２）に取り込まれる命令が、
アキュムレータＡ及びＢに対する共通の命令であるとき
は、この命令に対応する共通のマイクロプログラムにお
いて、アキュムレータＡをアドレス指定する際にセレク
トイネーブル信号ＥＮを「０」にするマイクロ命令を付
加したが、いずれかのアキュムレＥりのみに対する命令
、あるいは、いずれのアキームレータにも関係しない命
令のと　。

きは、セレクトイネーブル信号ＥＮを「１１」にするマ
イクロ命令を付加しておけば、信号Ａ／Ｈの状態にかか
わらずＮＯＲゲーデー（ｌの出力信号Ｐが１０」に固定
されるので、アドレス情報ａ、はそのままアドレス情報
Ｇ、として汎用レジスタ（５）に供給され、従来と全く
同様の動作を行なう。

本実施例においては、Ａアドレス側のみにレジスタ選択
回路（９１を設けたが、Ｂアドレス側にも同様のレジス
タ選択回路を設けてもよい。又、説明においては、アキ
ュムレータＡとアキュムレータＢに対する共通の命令に
ついてのみ詳述したが、インデックスレジスタであるＸ
レジスタとＸレジスタに対する共通の命令においても、
同様に、共通のマイクロプログラムで処理することがで
きる。

この場合は、命令レジスタ（２）に取り込まれる命令の
第３ビツトがＸレジスタとＸレジスタのレジスタ指定フ
ィールドなので、その出力信号Ｘ　／　ｙを信号Ａ／Ｂ
に換えてＮＯＲゲートＱＯ）に入力し、且つ、共通のマ
イクロプログラムにおいて、Ｘレジスタ又はＸレジスタ
を指定する際セレクトイネーブル信号ＥＮを１０」にす
るマイクロ命令を付加しておけばよい。

尚、第４図の実施例では、レジスタ選択回路（切はＮＯ
Ｒゲート顛とＥＸＯＲゲート（ｌυのみの非常に簡単な
回路で構成できる。

（ホ）効果 本発明によるマイクロプログラム制御方式の中央処理装
置は、レジスタ選択回路を設けると共に、共通のマイク
ロプログラムにおいて、セレクトイネーブル信号を発生
させるマイクロ命令を付加するだけで、共通のマイクロ
プログラムで異なる汎用レジスタに対する命令を処理す
ることができ、従って、マイクロプログラムメモリの容
量を大幅に減少させることが可能となる。

【図面の簡単な説明】

第１図は従来のマイクロプログラム制御方式の中央処理
装置を示すブロック図、第２図は命令レジスタに取り込
まれる命令形式を示絆、第３図は従来のマイクロプログ
ラムメモリの構成を示す図、第４図は本発明のマイクロ
プログラム制御方式の中央処理装置の実施例を示すブロ
ック図、第５図は本発明のマイクロプログラムメモリの
構成を示す図、第６図及び第７図は各々命令ＬＯＡＤＡ
及びＡＤＤ　Ａ　に対応するマイクロプログラムの概略
を示すフローチャートである。 主な図番の説明 （１）・・・メモリシステム、　（２）・・・命令レジ
スタ、（３１（７１・・・命令解析部、　（４）（８）
・・・マイクロプログラムメモリ、　（５）・・・汎用
レジスタ、　　（５ａ）・・・アキュムレータＡ、　　
　（５ｂ）・・・アキュムレータＢ、　　（６）−・・
演算器、　（？）・・・レジスタ選択回路、　０Ｑ・−
・ＮＯＲゲート、　（＋１＞・・・ＥＸＯＲゲート第１
図 第２図 第３ｒｉＡ　　　　　第５図 第４図 第６図 特許庁長官殿 １、事件の表示 昭和５７年特許願第２１４４５６号 ２、発明の名称 マイクロプログラム制御方式の中央処理装置６、補正を
する者 事件との関係　特　許　出　願　人 名称　（１８８）三洋電機株式会社　外１名４代理人 住所　守口市京阪本通２丁目１８番地 連絡先：電話（東京）　８３５−１１１１特許センター
駐在中川５、補正命令の日付（発送日） 以上 第６図 第７図

Claims (1)

【特許請求の範囲】
1. ｌ）第１及び第２レジスタを含む汎用レジスタを、マイ
   クロプログラムのマイクロ命令によりアドレス指定する
   マイクロプログラム制御方式の中央処理装置において、
   命令レジスタに取り込まれた命令を解析し該命令が第１
   及び第２レジスタに対する共通の命令であるときはマイ
   クロプログラムが記憶された同一のアドレスを指定する
   命令解析部と、前記第１及び第２レジスタに対する共通
   の命令に対しては共通のマイクロプログラムを記憶する
   と共に、該共通のマイクロプログラムにおいて前記第１
   又は第２のレジスタを指定する際にセレクトイネーブル
   信号を発生するマイクロプログラムメモリと、前記命令
   レジスタ忙取り込まれた命令のレジスタ指定ビットから
   のレジスタ指定信号と前記セレクトイネーブル信号とを
   入力し、該両信号に応じて前記マイクロプログラムメモ
   リから前記汎用レジスタに供給されるアドレス情報を変
   更することにより、前記汎用レジスタの選択を行なうレ
   ジスタ選択回路とを有し、第１及び第２レジスタに対す
   る共通の命令を、共通のマイクロプログラムで処理する
   ようにしたことを特徴とするマイクロプログラム制御方
   式の中央処理装置。