JPS59181830A - 優先順位決定回路 - Google Patents
優先順位決定回路Info
- Publication number
- JPS59181830A JPS59181830A JP5555083A JP5555083A JPS59181830A JP S59181830 A JPS59181830 A JP S59181830A JP 5555083 A JP5555083 A JP 5555083A JP 5555083 A JP5555083 A JP 5555083A JP S59181830 A JPS59181830 A JP S59181830A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- signal
- permission
- input signal
- request
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/22—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral
- H03K5/26—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being duration, interval, position, frequency, or sequence
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Logic Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
本発明は、複数入力の優先順位を決定する優先順位決定
回路に関するもので、特に大規模集積回路に使用される
ものである。
回路に関するもので、特に大規模集積回路に使用される
ものである。
メモリにおける蓬込み／読出しやＣＰＵにおけるジョブ
制御等においては、人力信号の優先度を判断してそれに
より異プよる動作をさせるための信号を発生する必要が
あシ、そのために優先順位決定回路（プライオリティ・
エンコーダ）が使用誤れる。
制御等においては、人力信号の優先度を判断してそれに
より異プよる動作をさせるための信号を発生する必要が
あシ、そのために優先順位決定回路（プライオリティ・
エンコーダ）が使用誤れる。
これは人力信号線の優先度をあらかじめ定めておき、人
カイイ＠線に所定の入力、例えは論理ＩＩ 、 Ｉ＋の
信号が人力されたとき、最も優先度の冒−人力信号線の
位置を示すような出力を発生ずるものである。
カイイ＠線に所定の入力、例えは論理ＩＩ 、 Ｉ＋の
信号が人力されたとき、最も優先度の冒−人力信号線の
位置を示すような出力を発生ずるものである。
優先順位決定回路においては、単に優先順位を決定する
だけでは不充分で、優先度が最も高い入力線に対応した
出力信号録に優先信号を所定の許可信号によって出力す
ることが必要となる。このブこめ、従来の優先順位決定
回路においては、第１図の構成図に示すように複数本の
要求入力線Ｒ１１ＲＩ２・・・ＲＩｎのうち、有効入力
のあった最も優先度の高い要求入力線の位置ないし番号
を真理値表にしたがって所定のコード例えば２進コード
としてコード化出力Ｃを出力するコード化出力発生回路
／と、所定の許可人力ＰＩによってコード化出力から要
求人力線と同じ本数の許可出力線ｐｏ、 、 ＰＯ２・
・・ＰＯｎのうち、最も優先度の高い要求人力線に対応
する線に許可信号を出力するＨｆ可信号発生回路−によ
って構成されている。１ 〔背景技術の問題麿〕 ところが、このような従来の優先順位決定回路において
は、コード化出力発生回路とｕｔ；可信号発生回路の２
つの部分で構成されているため、大規模集積回路におい
てはチップ面積の増大を招き、これに伴って信号伝達経
路が長くなることから許可信号を得る捷での時間も長く
なるという問題がある。
だけでは不充分で、優先度が最も高い入力線に対応した
出力信号録に優先信号を所定の許可信号によって出力す
ることが必要となる。このブこめ、従来の優先順位決定
回路においては、第１図の構成図に示すように複数本の
要求入力線Ｒ１１ＲＩ２・・・ＲＩｎのうち、有効入力
のあった最も優先度の高い要求入力線の位置ないし番号
を真理値表にしたがって所定のコード例えば２進コード
としてコード化出力Ｃを出力するコード化出力発生回路
／と、所定の許可人力ＰＩによってコード化出力から要
求人力線と同じ本数の許可出力線ｐｏ、 、 ＰＯ２・
・・ＰＯｎのうち、最も優先度の高い要求人力線に対応
する線に許可信号を出力するＨｆ可信号発生回路−によ
って構成されている。１ 〔背景技術の問題麿〕 ところが、このような従来の優先順位決定回路において
は、コード化出力発生回路とｕｔ；可信号発生回路の２
つの部分で構成されているため、大規模集積回路におい
てはチップ面積の増大を招き、これに伴って信号伝達経
路が長くなることから許可信号を得る捷での時間も長く
なるという問題がある。
また、従来の優先順位決定回路においては、優先度を決
定すべき要求入力数すなわちビット数に応じて個別に回
路を設計しなければならず、設計時間がかかるという問
題もある。
定すべき要求入力数すなわちビット数に応じて個別に回
路を設計しなければならず、設計時間がかかるという問
題もある。
そこで、本発明は集積回路化した場合に大面積を要せず
、しかも２０個の人力に対して容易に構成することので
きる優先順位決定回路を提供することを目的とする。
、しかも２０個の人力に対して容易に構成することので
きる優先順位決定回路を提供することを目的とする。
上記目的達成のため、本発記による優先ＩＩ位決定回路
は、 第１の要求人力信号と第１の要求入力信号との論理和を
要求出力信号として出力する論理和回路と、前記第２の
要求入力信号と許可入力信号との論理積を第１の許可出
力信号として出力するａＴ／の論理積回路と、前記第一
の要求人力ｇ号の否定信号と前記許可入力信号との論理
積を第２の許可出力信号として出力する第一の論理積回
路と、前記許可人力信号が一方の論理レベルの場合のみ
前記第一の要求人力信号をコード化出力信号として出力
する回路とを有し、前Ｈｅ第１の要求入力信号と前１ｉ
ｄ第２の要求人力信号の優先順位を決定する一入力優先
＋１１Ｆｊ位決定回路を単位回路とし、前記単位回路を
１分本状に配置し、枝鎖の２つの単位回路のそれぞれの
要求出力信号を枠側の単位回路の要求人力信号とし、枠
側の単位回路のλつの許可出力信号をそれぞれ枝鎖の２
つの単位回路の許可入力信号とし、枝鎖の一つの単位回
路のコード化出力信号を共通にすることによって、λ分
水状配置の段数をｎとして１．２ｎ個の要求人力信号の
優先順位を決定する仁とを特徴とする。
は、 第１の要求人力信号と第１の要求入力信号との論理和を
要求出力信号として出力する論理和回路と、前記第２の
要求入力信号と許可入力信号との論理積を第１の許可出
力信号として出力するａＴ／の論理積回路と、前記第一
の要求人力ｇ号の否定信号と前記許可入力信号との論理
積を第２の許可出力信号として出力する第一の論理積回
路と、前記許可人力信号が一方の論理レベルの場合のみ
前記第一の要求人力信号をコード化出力信号として出力
する回路とを有し、前Ｈｅ第１の要求入力信号と前１ｉ
ｄ第２の要求人力信号の優先順位を決定する一入力優先
＋１１Ｆｊ位決定回路を単位回路とし、前記単位回路を
１分本状に配置し、枝鎖の２つの単位回路のそれぞれの
要求出力信号を枠側の単位回路の要求人力信号とし、枠
側の単位回路のλつの許可出力信号をそれぞれ枝鎖の２
つの単位回路の許可入力信号とし、枝鎖の一つの単位回
路のコード化出力信号を共通にすることによって、λ分
水状配置の段数をｎとして１．２ｎ個の要求人力信号の
優先順位を決定する仁とを特徴とする。
本発明の一実施例による優先順位決定回路の単位回路を
第２図に示す。この単位回路／θは２入力の優先順位決
定回路を構成している。要求入力信号ＲＩＩ、 ＲＩ２
はＮＯＲゲートｌ／、インバータ１２により論理和がと
られ、要求出力信号Ｂｏとして出力される。許可入力信
号ＰＩと要求入力信号ＲＩ２とはゲー）／９により論理
積がとられ、要求人力信号ＰＩｌに対する許可出力信号
ＰＯＩとして出力される。
第２図に示す。この単位回路／θは２入力の優先順位決
定回路を構成している。要求入力信号ＲＩＩ、 ＲＩ２
はＮＯＲゲートｌ／、インバータ１２により論理和がと
られ、要求出力信号Ｂｏとして出力される。許可入力信
号ＰＩと要求入力信号ＲＩ２とはゲー）／９により論理
積がとられ、要求人力信号ＰＩｌに対する許可出力信号
ＰＯＩとして出力される。
また要求入力信号Ｒｈｌ／’ｌインバータ／６により反
転され許可入信信号ＰＩと論理積がとられ、要求人力信
号ＲＩ２ Ｖｃ対する許可出力信号ＰＯ２として出力さ
れる。要求出力信号ＲＯが「／」のときにのみ許可人力
信号ＰＩが「／」となるものとすれば、要求入力信号Ｒ
ＩＩに対する許可出力信号ＰＯ□は、要求人力信号ＲＩ
２が「Ｏ」でないときのみ「／」となり、一方要求入力
信号Ｒ１２に対する許可出力信号ＰＯ２は、要求入力信
号ＲＩ２が「／」であれば「／」 となり、−人力の優
先順位決定回路として動作する。
転され許可入信信号ＰＩと論理積がとられ、要求人力信
号ＲＩ２ Ｖｃ対する許可出力信号ＰＯ２として出力さ
れる。要求出力信号ＲＯが「／」のときにのみ許可人力
信号ＰＩが「／」となるものとすれば、要求入力信号Ｒ
ＩＩに対する許可出力信号ＰＯ□は、要求人力信号ＲＩ
２が「Ｏ」でないときのみ「／」となり、一方要求入力
信号Ｒ１２に対する許可出力信号ＰＯ２は、要求入力信
号ＲＩ２が「／」であれば「／」 となり、−人力の優
先順位決定回路として動作する。
コード化出力信号Ｃは、許可入力信号ＰＩが「／」であ
る場合のみゲート／７が接続状態と１．【り出力されろ
。コード化出力１１号Ｃの内容は、Ｎｆ可出力信号ＰＯ
，が「／」のとき「Ｏ」で、許可出力信号ＰＯ２が「／
」のとき「／」であって、許可出力（、ｚ号Ｐ０１゜Ｐ
Ｏ２のどれが「／」となったかを−進コードで示す。
る場合のみゲート／７が接続状態と１．【り出力されろ
。コード化出力１１号Ｃの内容は、Ｎｆ可出力信号ＰＯ
，が「／」のとき「Ｏ」で、許可出力信号ＰＯ２が「／
」のとき「／」であって、許可出力（、ｚ号Ｐ０１゜Ｐ
Ｏ２のどれが「／」となったかを−進コードで示す。
本実施例による優先順位決定回路Ｑま、要求入力信号の
数によりこの単位回路を一分木状に配置して構成する。
数によりこの単位回路を一分木状に配置して構成する。
すなわち１０個の要求人力信号に対してはｎ段の、２進
木をこの単位回路によりイ１ｑ成する。
木をこの単位回路によりイ１ｑ成する。
第３図に１個の要求人力信号に対して構成した優先順位
決定回路を示す。３個の単位回路、）、０ 、．３０
。
決定回路を示す。３個の単位回路、）、０ 、．３０
。
ＩＩＯにより、２段のコ分木状配置に構成されている。
単位回路２０の要求出力信号Ｒｏｔが単位回路特に第／
の要求人力信号として入力され、単位回路３０の要求用
カイ＾号ＲＱ２が単位回路Ｉｌｏに第一の要求入力信号
として入力される。また単位回路１１０のλつの許可出
力信号が、単位回路ユＯと単位回路３０の許可人力信号
ＰＩ、と許可人力信号ＰＩ、として人力される。コード
化出力４６号ＣＯ１は、単位回路ユ０と３０とのコード
化出力信号線を共通接続した信号線よシ出力され、コー
ド化出力信号ＣＯ２は単位回路ｔｉ−ｏのコード化出力
信号そのものである。単位回路３θと３０とのλつずつ
の要求入力信号がこの優先順位決定回路全体の１つの要
求入力信号Ｒ１１，ＲＩ２ 、 Ｒｈ。
の要求人力信号として入力され、単位回路３０の要求用
カイ＾号ＲＱ２が単位回路Ｉｌｏに第一の要求入力信号
として入力される。また単位回路１１０のλつの許可出
力信号が、単位回路ユＯと単位回路３０の許可人力信号
ＰＩ、と許可人力信号ＰＩ、として人力される。コード
化出力４６号ＣＯ１は、単位回路ユ０と３０とのコード
化出力信号線を共通接続した信号線よシ出力され、コー
ド化出力信号ＣＯ２は単位回路ｔｉ−ｏのコード化出力
信号そのものである。単位回路３θと３０とのλつずつ
の要求入力信号がこの優先順位決定回路全体の１つの要
求入力信号Ｒ１１，ＲＩ２ 、 Ｒｈ。
Ｒ１，となシ、同様に単位回路、２０とｔｉｏのλつず
つの許可出力信号が、この優先順位決定回路全体のグつ
の許可出力信号ＰＩＩ、 ＰＩ２． ＰＩ５． ＰＩ＠
となろ。また単位回路１１０の要求用カイｄ号、許可人
力信号が優先順位決定回路全体の要求出力信号ＲＯ，許
可入カ信号ＰＩとなる。
つの許可出力信号が、この優先順位決定回路全体のグつ
の許可出力信号ＰＩＩ、 ＰＩ２． ＰＩ５． ＰＩ＠
となろ。また単位回路１１０の要求用カイｄ号、許可人
力信号が優先順位決定回路全体の要求出力信号ＲＯ，許
可入カ信号ＰＩとなる。
本実施例による優先順位決定回路の真理値表を次に示す
。要求入力信号ＲＩＩ、 ＲＩ２． ＲＩ５． ＲＩＩ
のうち７以上の信号が「ｌ」となると要求出力信号ＲＯ
が「／」となる。これに応じて許可入力信号ＰＩを「／
」とすると、定められた優先順位（本実施例ではＲ１１
，ＲＩ２． ＲＩ、、 ＲＩ、の順）に従った許可出力
信号ＰＯＩ、 ＰＯ２，ＰＯ５，Ｐｏ１ｌが「／」 と
なシ、その位置を２進化コードとしてコード化出力信号
Ｃ０２１Ｃｏ、に出力する。
。要求入力信号ＲＩＩ、 ＲＩ２． ＲＩ５． ＲＩＩ
のうち７以上の信号が「ｌ」となると要求出力信号ＲＯ
が「／」となる。これに応じて許可入力信号ＰＩを「／
」とすると、定められた優先順位（本実施例ではＲ１１
，ＲＩ２． ＲＩ、、 ＲＩ、の順）に従った許可出力
信号ＰＯＩ、 ＰＯ２，ＰＯ５，Ｐｏ１ｌが「／」 と
なシ、その位置を２進化コードとしてコード化出力信号
Ｃ０２１Ｃｏ、に出力する。
真理値表
なお、単位回路は第２図に示すような＋１５成に限らず
、要は真理値表に示すような論理が実現されるものであ
れば他の構成でもよ−。例えはゲートノコはＯＲゲート
によっても構成できる。
、要は真理値表に示すような論理が実現されるものであ
れば他の構成でもよ−。例えはゲートノコはＯＲゲート
によっても構成できる。
〔発明の効果〕
以上の通り、本発明によれば、コード化出力発生回５路
と許可信号発生回路を別々に設ける必要がなく、ひとつ
の回路でコード化出力信号と許可出力信号とを発生でき
るため、集積回路化した場合に小さな面積で実現できる
。また、要求人力信号数が増えても、基本構成は同じで
あるからあらためて設計しなおす必要がフ：ＣＩＡ。
と許可信号発生回路を別々に設ける必要がなく、ひとつ
の回路でコード化出力信号と許可出力信号とを発生でき
るため、集積回路化した場合に小さな面積で実現できる
。また、要求人力信号数が増えても、基本構成は同じで
あるからあらためて設計しなおす必要がフ：ＣＩＡ。
第１図は従来の置去順位決定回路のブロック図、第二図
は本発明の一実施例による優先順位決定回路における単
位回路の回路図、第３図は同慶先順位決定回路のブロツ
ク図である。 ハ・・コード化出力発生回路、λ・・・許可信号発生回
路、１０． ：ｔＯ，３０，グＯ・・・単位回路、Ｒ１
１，ＲＩ２゜ＲＩ３． ＲＩＩ＋・・・要求人力信号、
ＲＯ，ＲＯＩ、 ＲＯ２・・・要求出力信号、ＰＩ、
Ｐｌｌ、 ＰＩ２・・・許可人力信号、ＰＯｌ、 Ｐ
Ｏ２，ＰＯう、 ｐｏｌＩ・・・許可出力信号、ＣＯ。 ＣＯｌ、 ｃｏ２・・・コード化出力信号。 出願人代理人 猪 股 清
は本発明の一実施例による優先順位決定回路における単
位回路の回路図、第３図は同慶先順位決定回路のブロツ
ク図である。 ハ・・コード化出力発生回路、λ・・・許可信号発生回
路、１０． ：ｔＯ，３０，グＯ・・・単位回路、Ｒ１
１，ＲＩ２゜ＲＩ３． ＲＩＩ＋・・・要求人力信号、
ＲＯ，ＲＯＩ、 ＲＯ２・・・要求出力信号、ＰＩ、
Ｐｌｌ、 ＰＩ２・・・許可人力信号、ＰＯｌ、 Ｐ
Ｏ２，ＰＯう、 ｐｏｌＩ・・・許可出力信号、ＣＯ。 ＣＯｌ、 ｃｏ２・・・コード化出力信号。 出願人代理人 猪 股 清
Claims (1)
- 第１の要求人力信号と第一の要求入力信号との論理和を
要求出力信号として出力する論理和回路と、前記第２の
要求入力信号と許可人力信号との論理積を第１の許可出
力信号として出力する第１の論理積回路と、前記第一の
要求人力信号の否定信号と前記許可入力信号との論理積
を第一の許可出力信号として出力する第一の論理積回路
と、前記許可入力信号が一方の論理レベルの場合のみ前
記第Ｊの要求入力信号をコード化出力信号として出力す
る回路とを有し、前記第１の要求人力１ｄ号と前記Ｍ、
２の要求人力信号の優先順位を決定する一人力優先順位
決定回路を単位回路とし、前記単位回路を２分本状に配
置し、枝鎖のｄつの単位回路のそれぞれの要求出力−１
８号を幹鎖の単位回路の要求入力４ｉ号とし、幹鎖の単
位回路のコつの許可出力信号をそれぞれ枝鎖の２つの単
位回回路の許可入力信号とし、枝鎖のλつの単位回路の
コード化出力信号を共通にすることによって、２分水状
配置の段数をｎとして、２ｎ個の要求人力信号の優先順
位を決定することを特徴とする優先順位決定回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5555083A JPS59181830A (ja) | 1983-03-31 | 1983-03-31 | 優先順位決定回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5555083A JPS59181830A (ja) | 1983-03-31 | 1983-03-31 | 優先順位決定回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS59181830A true JPS59181830A (ja) | 1984-10-16 |
Family
ID=13001807
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5555083A Pending JPS59181830A (ja) | 1983-03-31 | 1983-03-31 | 優先順位決定回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59181830A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007162179A (ja) * | 2005-12-15 | 2007-06-28 | Yellow:Kk | 折畳み式帽子 |
-
1983
- 1983-03-31 JP JP5555083A patent/JPS59181830A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007162179A (ja) * | 2005-12-15 | 2007-06-28 | Yellow:Kk | 折畳み式帽子 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4707800A (en) | Adder/substractor for variable length numbers | |
| US5508950A (en) | Circuit and method for detecting if a sum of two multibit numbers equals a third multibit constant number prior to availability of the sum | |
| US4399517A (en) | Multiple-input binary adder | |
| JPH0215088B2 (ja) | ||
| JPH0428180B2 (ja) | ||
| JPS59139447A (ja) | 全加算器 | |
| US4618849A (en) | Gray code counter | |
| US6226664B1 (en) | Method and device for adding and subtracting thermometer coded data | |
| JPH0746310B2 (ja) | 半導体論理回路 | |
| JPH0232815B2 (ja) | ||
| JPH08339291A (ja) | 最大値選択回路 | |
| JPS59181830A (ja) | 優先順位決定回路 | |
| US4903005A (en) | Comparator circuit | |
| JPH01187630A (ja) | 大小比較回路 | |
| EP0442220B1 (en) | Decoder | |
| US5502401A (en) | Controllable width or gate | |
| JPS648858B2 (ja) | ||
| US6522690B1 (en) | Zero determination signal generating circuit | |
| JPH0779247B2 (ja) | デコ−ド回路 | |
| JPS648857B2 (ja) | ||
| US3706880A (en) | Bcd to excess 3 code converter | |
| JPH05257643A (ja) | ２進法の補数器 | |
| JPS61105640A (ja) | 並列補数回路 | |
| JP3227303B2 (ja) | Ａ／ｄ変換方法 | |
| JP3567510B2 (ja) | 割込優先判定回路 |