JPS59178873A - 符号化デ−タの復号化方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （イ）発明の技術分野 本発明は符号化データの復号化方式、特にファクシミリ
等で用いられる、Ｍ　Ｈ符号化されたイメージデータの
復号化方式に関する。

（Ｑ）技術の背景 ファクシミリ等において、イメージデータを送るのにそ
のデータを圧縮して伝送する技法が用いられている。従
って、当然のことながら、その受端においては、圧縮さ
れたデータの復号化処理をして原イメージデータを復元
しなければならない。

この従来技法による復号化処理では、その処理速度と設
けねばならないハードウェア量との兼ね合いで一方の改
善を達成せんとすると、他方の改善が図れないという不
具合があり、このような不−具合の改善力が要望されて
いる。

（１行尼来技術と問題点 従来の上記復号化処理では、ＭＨ符号化されたイメージ
データの白及び黒のビットデータ毎に各別のテーブルを
有し、入力される各ビットに応答してテーブルをアクセ
スし、復号化されたイメージデータを１４でぃた。

この技法により、（Ｍ号化処理を高速化しようとすると
、テーブルのエントリ数を増大させなけれはならす、又
エントリ数を減少せんとすると、低い処理速度に甘んし
なければならなかった。

（−）発明の目的 本発明は上述したような従来技法の有する欠点に鑑みて
創案されたもので、その目的は復号化処理速度を落とす
ことなく、テーブルのエントリ数の減少を実現しうる符
号化データの復号化方式を提供するこ止にめる。

（ホ）発明の構成 そして、この目的は１ピントずつ入力される符号化デー
タに応答してテーブルを参照し、その符号化データの復
号を行う符号化データの復合化方式において、各アドレ
スの内容を符号終端判定用データ、次のエントリー＼の
アドレスポインタの最下位ビットを除いたデータ、及び
復号化用データから成るフィールドで構成した単一の復
号テーブルを用意し、ピノ１−直列に入力されるデータ
ビットを前回アクセスしたエントリのアドレスポインタ
の最下位ビットとするアドレスを合成して該アドレスに
より上記復号テーブルをアクセスし、そのアクセスされ
たフィールドの符号終端判定用データが入力データの終
端を表わしているが否かを判定する過程を、終端を示す
まで繰り返し、終端を示すときそのアクセスされたフィ
ールドの復号化用データを用いて復号データを発生せし
めることによって達成される。

（−）発明の実施例 以下、添（＝Ｊ図面を参照しながら、本発明の詳細な説
明する。

第１図は本発明の一実施例を示す。この図において、■
は入力レジスタで、そのピント出方はアドレス合成器２
へ接続されている。このアドレス合成器２には、アドレ
スポインタデータレジスタ３のデータが入力される。人
力レジスタ１、アドレス合成器２、及びレジスフ３には
、判定制御回路４からの制御線５が接続されている。

アドレス合成器２で合成されたアドレスにより、復号テ
ーブル６がアクセスされる。このテーブル６の各アドレ
スの内容は次のように構成されている。即ち、符号化が
ＭＨ符号化による場合には、白州符号終端判定用ビア）
ＷＴ、黒用符号終端判定用ヒツトＢ　Ｔ、ランレンクス
データＲＬ及びメイクアップ符号ビットＭＫ（復号化用
データ）、並びに次のエントリへのアドレスポインタの
最下位ヒントを除いたデータＮＡがら成るフィールドで
構成されている。

テーブル６がアクセスされて読出された各データのうち
、データＮＡはアドレスポインタデータレジスタ３ヘセ
ノトされ、残りのデータは判定用制御回路４へ供給され
るように構成されている。

次に、上記構成装置の動作を説明する。

説明の都合上、アドレスポインタデータレジスタ３には
次のエントリへのアドレスポインタの最下位ビットを除
いたデータＮＡがセントされ、そのデータＮＡがアドレ
ス合成器２へ与えられる一方、入力レジスタ１へ入力さ
れ、次のエントリへのアドレスの最下位ビットとなるビ
ットがレジスフ１からアドレス合成器２へ供されたもの
とする。

これらデータ及びビットはアドレス合成器２で合成され
て次のエントリをアクセスするためのアドレスが復号テ
ーブル６へ供給される。このアドレスによりテーブル６
がアクセスされてそのフィールド−が読出される。その
フィールドのデータＮＡはレジスタ３ヘセントされる一
方、残りのデータは判定制御回路４へ供給される。

データを受けた判定制御回路４では、山川符号終端判定
用ビットＷＴ又は黒用符号終端判定用ビットＢＴがその
入力データ（白ランレングス又は黒ランレングスを表わ
すデータ）のための終端を示しているか否かの判定を行
なう。

その判定が終端でないことを示すときには、上述した過
程の繰り返しに入る。この繰り返しは制御線５上の信号
の制御の下にある。

逆に、終端である判定が出たときには、ランレングスデ
ータＲＬ及びメイクアンプ符号ビットＭＫ、／ｌ＜従来
方式で用いられて復号データを生成し、判定制御回路４
から出力される。

これと同時に、判定制御回路４から制御線５に信号を送
出し、レジスタ１．３及びアドレス合成器２をリセット
して新たな符号化データを受付は得る状態にする。

なお、上記実施例においては、符号化データをＭ　ｌ−
ｉ符号化データとする場合について説明したが、本発明
はこれに限定される必然性はない。

（）ン発明の効果 以北述べたところから明らかなように、本発明によれば
、符号化された入力データの符号化データ部分、例えば
白ランレングス又は黒ランレングスに対し共通した単一
の復号テーブルを用いて必要トスるエントリ数の減少を
図ると共に、これにより符号化された入力データの高速
な復号化を実現しうろこととなった。

【図面の簡単な説明】

第１回は本発明の一実施例を示す図、第２図は（身寄テ
ーブルの構成を示す図である。 図中、１は入力レジスタ、２はアドレス合成器、３はア
ドレスポインタデータレジスタ、４は判定制御回路、６
は復号テーブルである。

Claims (1)

1. 【特許請求の範囲】 （ｌ）１ビツトずつ入力される符号化データに応答して
   テーブルを参照し、その符号化データの復号を行なう符
   号化データの復号化方式において、各アドレスの内容を
   符号終端判定用データ、次のエントリへのアドレスポイ
   ンタの最下位ピントを除いたデータ、及び復号化用デー
   タから成るフィールドで構成した羊−の復号テーブルを
   用意し、ビット直列に入力されるデータビットを前回ア
   クセスしたエントリーのアドレスポインタの最下位ピン
   トとするアドレスを合成して該アドレスにより上記復号
   テーブルをアクセスし、そのアクセスされたフィールド
   の符号終端判定用データが入力データの終端を表わして
   いるが否かを判定する過程を、終端を示すまで繰り返し
   、終端を示すときそのアクセスされたフィールドの復号
   化用データを用いて復号データを発生させることを特徴
   とする符号化データの復号化方式。 （２）上記符号化データをＭＨ符号化データとし、上記
   符号終端判定用データを山川符号終端判定用ビット及び
   黒用符号終端判定用ビットとすることを特徴とする特許
   請求の範囲第１項記載の符号化データの復号化方式。