JPS59178693A - メモリ読み出し方式 - Google Patents
メモリ読み出し方式Info
- Publication number
- JPS59178693A JPS59178693A JP58052387A JP5238783A JPS59178693A JP S59178693 A JPS59178693 A JP S59178693A JP 58052387 A JP58052387 A JP 58052387A JP 5238783 A JP5238783 A JP 5238783A JP S59178693 A JPS59178693 A JP S59178693A
- Authority
- JP
- Japan
- Prior art keywords
- instruction
- memory
- data
- circuit
- register
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の利用分野〕
本発明は、誤シ訂正符号を付加してメモリへ書き込んで
ある命令語またはデー〃を読み出したとき、誤りがあれ
ばこれを訂正または検出(。
ある命令語またはデー〃を読み出したとき、誤りがあれ
ばこれを訂正または検出(。
以下、復号と言う)した後、プロセッサに入力。
するまでの方式に関する。
従来、誤り訂正符号を付加した場合のメモリ10読み出
し方式として、命令語が条件分岐命令で。
し方式として、命令語が条件分岐命令で。
あってもその命令語を実行した結果、分岐する。
かしないかが決定された後に適切なメモリ、ア。
ドレスから命令語(またはデータ)を読み出しλ誤シが
あればこれを訂正または検出したのちプI50セッザに
入力していた。
あればこれを訂正または検出したのちプI50セッザに
入力していた。
しかしこの方式では復号に長時間を要する場合。
にはプロセッサへの命令語またはデータの入力。
時刻が遅くなシ、プロセッサでの処理に間に合。
わなくなってしまうことがある。 2゜第1
図に従来のメモリ読み出し方式を示す。゛第1図で、開
始時は無条件に決められたアドレスから命令語またはデ
ータを読み出す。そして−これを復号したものをプロセ
ッサへ入力する。゛プロセッサでは命令語がデコードさ
れたのち演′算が実行される。この命令が条件分岐命令
であ。
図に従来のメモリ読み出し方式を示す。゛第1図で、開
始時は無条件に決められたアドレスから命令語またはデ
ータを読み出す。そして−これを復号したものをプロセ
ッサへ入力する。゛プロセッサでは命令語がデコードさ
れたのち演′算が実行される。この命令が条件分岐命令
であ。
れは演算結果により、分岐するかしないかが決゛定され
、これにもとづき、つぎに実行すべき命令語またはデー
タがメモリから読み出される。
、これにもとづき、つぎに実行すべき命令語またはデー
タがメモリから読み出される。
この場合、命令語またはデータをメモリから読1゛3み
出してからこれがプロセッサへ入力され、フォーマット
、デコードされるまでに許容される時間以内で復号しな
ければならない。したがって復号に上記許容時間以上費
やすようであれば“、プロセッサへの命令語またはデー
タの入力を遅i3らすかまたは復号しないでメモリから
の出力を。
出してからこれがプロセッサへ入力され、フォーマット
、デコードされるまでに許容される時間以内で復号しな
ければならない。したがって復号に上記許容時間以上費
やすようであれば“、プロセッサへの命令語またはデー
タの入力を遅i3らすかまたは復号しないでメモリから
の出力を。
そのままプロセッサへ入力するしかない。
しかし、前者の場合は命令の処理速度を落とすことにな
シ、後者の場合はメモリから読み出した命令語またはデ
ータにメモリ、エラーが生じ1)、 3 。
シ、後者の場合はメモリから読み出した命令語またはデ
ータにメモリ、エラーが生じ1)、 3 。
ていたならプログラムは誤動作してしまうことになる。
本発明の目的は、復号に長時間を要する場合。
にも訂正された命令語またはデータを、プロセッサでの
処理に間に合わせるメモリ読み出し方。
処理に間に合わせるメモリ読み出し方。
式を提供することにある。
メモリに書き込まれている命令語またはデー゛りの読み
出し方式として、命令語をプロセッサ10に入力した時
点、すなわちとの命令語による演。
出し方式として、命令語をプロセッサ10に入力した時
点、すなわちとの命令語による演。
算を実行する以前に、つぎに実行されるべきメ。
モリ、アドレスにある命令語またはデータを読。
み出し復号した後、レジスタへ保持しておき、。
つぎの命令実行時にこれをプロセッサへ入力す15る。
したがって本発明によれば、演算結果で分・岐するよう
な条件分岐命令実行時には、この命。
な条件分岐命令実行時には、この命。
令による演算を実行する以前に、この次に実行。
され不可能性のある複数個の命令語またはデー。
りをメモリ、アドレスから読み出しておき、そ。。
、4 。
れそれについて復号した後、各々別のレジスタに保持し
−〔おく必要があるが、演算結果でつぎに実行される命
令語またはデータをメモリ、ア。
−〔おく必要があるが、演算結果でつぎに実行される命
令語またはデータをメモリ、ア。
ドレスから読み出したのでは復号に要する時間。
のためにプロセッサでの処理に間に合わないよ5うな場
合に有効な手段を与える。
合に有効な手段を与える。
従来のメモリ読み出し方式の問題点を解決す。
ることを目的とした本発明による方式を第2図゛に示し
、それを実現する回路を第6図に示す。′。
、それを実現する回路を第6図に示す。′。
最初に第2図について説明する。
開始時は従来と同様無条件に決められたメモリ、゛アド
レスから命令後またはデータを読み出し復。
レスから命令後またはデータを読み出し復。
号する。そして最初の読み出しの場合には復号。
後の命令後またはデータをレジスタ1に保持す15る。
その後、レジスi1からこれをプロセッサ・へ入力する
。プロセッサでは、まずフォーマツ。
。プロセッサでは、まずフォーマツ。
ト、デコードがおこなわれる。デコードの結果。
この命令語が条件分岐命令であると判断されれ。
ば、プロセッサのメモリ、アドレッシング部で2,1分
岐する可能性のあるメモリ、アドレスから時分割で命令
語またはデータを読み出し復号したのち、レジスター〜
レジスタnに保持する。
岐する可能性のあるメモリ、アドレスから時分割で命令
語またはデータを読み出し復号したのち、レジスター〜
レジスタnに保持する。
このときレジスターが保持するのは、実行した条件分岐
命令で分岐しなかった場合のアドレスにある命令語また
はデータである。またレジス。
命令で分岐しなかった場合のアドレスにある命令語また
はデータである。またレジス。
i2〜レジスタnには分岐した場合のアドレスにある命
令語が順次保持される。
令語が順次保持される。
フォーマット、デコードの結果、非分岐命令。
であると判断されれば、つぎに実行すべき命令10語ま
たはデータの書かれているメモリ、アドレ。
たはデータの書かれているメモリ、アドレ。
スは一意的に定まるので、これを読み出し復号。
したのちレジスターへ保持する。
一方、プロセッサの演算部では命令語のフォ。
−マット、デコード結果にしたがい、所定の演15算を
実行しておシレジスター〜レジスタnに復・最後の命令
語またはデータが保持される時刻に・は演算結果よ多分
岐するかどうかが決定されて・いる。この判断結果にも
とづき、つぎに実行す・る命令またはデータとしてレジ
スター〜レジス2゜タnに保持されているもののうち、
どれをプロセッサの入力とすればよいかが決定される。
実行しておシレジスター〜レジスタnに復・最後の命令
語またはデータが保持される時刻に・は演算結果よ多分
岐するかどうかが決定されて・いる。この判断結果にも
とづき、つぎに実行す・る命令またはデータとしてレジ
スター〜レジス2゜タnに保持されているもののうち、
どれをプロセッサの入力とすればよいかが決定される。
このように本発明によれば、つぎに実行される命令語ま
たはデータを現在処理している命令語のフォーマット、
デコードをした時点でメモ1りから読み出すので、従来
のメモリ読み出し方式に比べ復号に許容される時間を長
くすることができる。
たはデータを現在処理している命令語のフォーマット、
デコードをした時点でメモ1りから読み出すので、従来
のメモリ読み出し方式に比べ復号に許容される時間を長
くすることができる。
つぎに第6図について説明する。第3図は第゛2図で説
明したメモリ読み出し方式を実現する1″回路である。
明したメモリ読み出し方式を実現する1″回路である。
メモリから読み出された命令語ま“たはデータは復号回
路へ入力される。メモリ、。
路へ入力される。メモリ、。
エラーがあった場合には、命令語またはデータ。
はここで訂正されて出力される。復号回路から。
出力された命令語またはデータが、開始時また15は非
分岐命令によってアクセスされたもの、あ・るいは条件
分岐命令によってアクセスされた分・岐しないときのも
のであれば、これはレジスタ・1へ入力される。命令語
がレジス412〜レジス・りnへ入力されるのは条件分
岐命令で分岐する20場合である。レジスター−レジス
タnに保持された命令語またはデータのうち、いずれが
フォーマット、デコード回路へ入力されるかは、演算回
路の出力であるレジメよ、セレクション信号がどのレジ
スタを選択するかによる。このレジスタ、セレクション
信号は非分岐命令実行時。
分岐命令によってアクセスされたもの、あ・るいは条件
分岐命令によってアクセスされた分・岐しないときのも
のであれば、これはレジスタ・1へ入力される。命令語
がレジス412〜レジス・りnへ入力されるのは条件分
岐命令で分岐する20場合である。レジスター−レジス
タnに保持された命令語またはデータのうち、いずれが
フォーマット、デコード回路へ入力されるかは、演算回
路の出力であるレジメよ、セレクション信号がどのレジ
スタを選択するかによる。このレジスタ、セレクション
信号は非分岐命令実行時。
と、条件分岐命令の演算結果として分岐しない。
ことがわかったときレジスターを選び、条件分。
岐命令の演算結果として分岐するアドレスが定。
まったとき、そのアドレスにある命令語または10デー
タを保持しているレジスタをレジスタ2〜。
タを保持しているレジスタをレジスタ2〜。
レジスタnの中から選択する。命令語がフォー。
マット、デコード回路へ入力される。フォーマ。
ット、デコード回路では、条件分岐命令である。
か非分岐命令であるかの判断で演算の種類等が15決め
られる。フォーマット、デコード回路の出・力は演算回
路とメモリ、アドレッシング回路へ。
られる。フォーマット、デコード回路の出・力は演算回
路とメモリ、アドレッシング回路へ。
入力される。このメモリ、アドレッシング回路。
は本発明による回路であシ、ここでは、条件分。
岐命令であるか非分岐命令であるかによって、2゜つぎ
にアクセスされるべきメモリ、アドレスを。
にアクセスされるべきメモリ、アドレスを。
決める。アクセスされるメモリ、アドレスが複。
数の場合は時分割でメモリ、アクセスをするよ。
うに制御する。
従来のメモリ読み出し方式だと、メモリから゛命令語ま
たはデー〃を読み出した後、これをプ。
たはデー〃を読み出した後、これをプ。
ロセッサに入力するまでに許容される時間が短゛い場合
には、メモリ、エラーによシ生じた命令。
には、メモリ、エラーによシ生じた命令。
語またはデータ中の誤りを訂正するための復号1り時間
をこの許容時間内で割り当てることができ・ないため、
復号をおこなわないで、メモリの出・力を直接プロセッ
サへ入力するか、あるいは復・号をおこなうために、上
記許容時間を長くする・(つまり命令の処理速度を落と
す)かのいずれ15かの方式しかなかったが、本方式に
したがえば。
をこの許容時間内で割り当てることができ・ないため、
復号をおこなわないで、メモリの出・力を直接プロセッ
サへ入力するか、あるいは復・号をおこなうために、上
記許容時間を長くする・(つまり命令の処理速度を落と
す)かのいずれ15かの方式しかなかったが、本方式に
したがえば。
処理速度を落とすことなく復号をおこなえると。
いう効果をもたらす。
第1図は従来のメモリ読み出し方式のフロー2、。
チャート図、第2図は本発明によるメモリ読み。
出し方式のフローチャート図、第3図は本発明。
によるメモリ読み出し方式を実現する回路図で。
ある。
1・・・メモリ、 2・・・復号回路、
′6・・・レジスタ1、 4・・・レジスタ2、
5・・・レジスタn% 6・・・フォーマッ
ト、デコー。 ド回路、 7・・・演算回路、 8・
・・メモリ、アドレッシング回路。 。 0 5
′6・・・レジスタ1、 4・・・レジスタ2、
5・・・レジスタn% 6・・・フォーマッ
ト、デコー。 ド回路、 7・・・演算回路、 8・
・・メモリ、アドレッシング回路。 。 0 5
Claims (1)
- 【特許請求の範囲】 1、ICメモリ等の記憶素子に、命令語または。 データとメモリ、エラーを訂正、検出する誤り′訂正符
号を付加して書き込んでおき、プロゲラ。 ムがこれを読み出し実行する場合において、あ。 る命令語が条件分岐命令であったならプロセラ゛すでの
演算結果で分岐するかしないかを判断す。 る以前に分岐する可能性のあるメモリ、アドレ10スと
、分岐しないときのメモリ、アドレスから。 読み出し、これらを誤り訂正または検出をおこ。 なう回路を通した後それぞれ別のレジスタに保。 持しておき、上記命令語の演算結果により、上・記複数
個のレジスタに保持された命令語または+=データのう
ち適切なものを、また非分岐命令で。 あればつぎに実行されるべきメモリ、アドレス。 から読み出し誤り訂正または検出回路を通した。 後レジスタに保持しておき、この命令語または。 データを採用することを特徴とするメモリ読み2、出し
方式。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP58052387A JPS59178693A (ja) | 1983-03-30 | 1983-03-30 | メモリ読み出し方式 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP58052387A JPS59178693A (ja) | 1983-03-30 | 1983-03-30 | メモリ読み出し方式 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS59178693A true JPS59178693A (ja) | 1984-10-09 |
Family
ID=12913390
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP58052387A Pending JPS59178693A (ja) | 1983-03-30 | 1983-03-30 | メモリ読み出し方式 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS59178693A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS61201363A (ja) * | 1985-03-05 | 1986-09-06 | Nec Corp | シングルチツプマイクロコンピユ−タ |
-
1983
- 1983-03-30 JP JP58052387A patent/JPS59178693A/ja active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS61201363A (ja) * | 1985-03-05 | 1986-09-06 | Nec Corp | シングルチツプマイクロコンピユ−タ |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPS5932045A (ja) | 情報処理装置 | |
JP3439033B2 (ja) | 割り込み制御装置及びプロセッサ | |
JPS6215896B2 (ja) | ||
US20070079076A1 (en) | Data processing apparatus and data processing method for performing pipeline processing based on RISC architecture | |
JPS59178693A (ja) | メモリ読み出し方式 | |
JP2004348627A (ja) | マイクロコンピュータシステム | |
KR100241970B1 (ko) | 파이프라인 처리를 수행하는 데이터 처리 장치 | |
JP2783285B2 (ja) | 情報処理装置 | |
JPS603219B2 (ja) | 制御メモリ・エラ−自動訂正処理方式 | |
JPH0954694A (ja) | パイプラインプロセッサおよびその処理方法 | |
JP3954159B2 (ja) | 同期式ramのアクセス制御回路、データ処理プロセッサ及びその制御方法 | |
US5151980A (en) | Buffer control circuit for data processor | |
JP2511063B2 (ja) | パイプライン制御方式 | |
JPS59129995A (ja) | 記憶装置 | |
JPH0247725A (ja) | データ処理装置 | |
JP2636513B2 (ja) | 記憶装置および方法 | |
KR100632317B1 (ko) | 프로세서에서 명령어들을 버퍼링하기 위한 방법 및 그 시스템 | |
JP2679603B2 (ja) | マイクロコンピュータ | |
JPH02206836A (ja) | データ処理装置 | |
JPH05307483A (ja) | レジスタ書き込み制御方法および回路 | |
JPH0991141A (ja) | Vliw方式プロセッサ及び並列処理方法 | |
JPH03119424A (ja) | 情報処理方式及び装置 | |
JPH01263830A (ja) | 情報処理装置 | |
JPH0740226B2 (ja) | 分岐命令制御方式 | |
JPH04290130A (ja) | プロセッサのエラー管理方式 |