JPS59176970A - フアクシミリ装置の制御方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［技術分野］ 本発明は、ファクシミリ装置の制御方法、特にいわゆる
シャトル方式のファクシミリ装置の制御方法に関する。

［従来技術］ 従来より、原稿の副走査方向に複数の受光素子を配列し
た読取ヘッド（例えば蓄積型フォトダイオードアレイ）
と、記録紙の副走査方向に複数の記録素子を配列した記
録ヘッド（例えばサーマルへラドアレイ）とを主走査機
構の同一のキャリッジに搭載し、このキャリッジの１回
の往復運動で複数ライン分の主走査を行なう、いわゆる
シャトル方式のファクシミリ装置が知られている。

このシャトル方式のファクシミリ装置においては、キャ
リッジが１ステツプ主走査方向に移動する毎に、このキ
ャリッジの位置に対応した複数ライン分のデータの読取
あるいは記録等のデータ処理を行なっている。

しかし、この従来装置では、いわゆる直交変換メモリを
用い、送信時は読取ヘッドが出力する複数ライン分のデ
ータを直交変換してバッファメモリに記憶し、また受信
時はバッファメモリに記憶した複数ライン分の受信画デ
ータを逆直交変換して記録ヘットに出力している。した
がって、従来装置にはこの直交変換メモリ、直交変換メ
モリのデータ書込／読出回路およびこの書込／読出回路
用コントローラ等を必要とするため、その構成が複雑に
なるという問題があった。

［目的］ 本発明は、上記した問題を解決し、１個のマイクロコン
ピュータを用いることによって、周辺回路を減少した装
置を実現できるファクシミリ装置の制御方法を提供する
ことを目的とする。

［構成］ 以下、添付図面を参照しながら本発明の実施例を詳細に
説明する。

第１図は、本発明に係るファクシミリ装置ＦＡＸの一実
施例を示している。同図において、１゜２は原稿ＳＰを
副走査方向に移動するローラ、３は記録紙ＲＰを副走査
方向に移動するローラ、４はローラ１を駆動するステッ
プモータ、５はローラ３を駆動するステップモータであ
り、ローラ１とローラ２はベルト６によって連動される
。

７は３２個のフォトダイオードが副走査方向に沿って一
直線上に配列されたフォト・ダイオード・アレイ（ＰＤ
Ａ）、８は原稿ＳＰの読取位置ＰＲに対応した画像をＰ
ＤΔγ上に結像するレンズ、９は１６個のサーマルヘッ
ドが副走査方向に沿って一直線」二に配列されたサーマ
ルヘッドアレイ（ＴＨＡ）であり、ＰＤＡ７およびＴＨ
Ａ９はそれぞれ取付部材１０．１１を介してキャリッジ
１２に固定され、レンズ８も同様にキャリッジ１２に固
定されている。

キャリッジ１２の下部に突設した脚部１２ａにタイミン
グベルト１３が連結され、このタイミングベルト１３は
ステップモータ１４の軸に付設したギア１５に噛合して
いる。また、キャリッジ１２は、ファクシミリ装置ＦＡ
Ｘの両側板旧、　Ｂ２（後述）間に原稿ｓｐの主走査方
向と並行になるように架設されたレール１６．１７に案
内されている。したがって、キャリッジ１２はステップ
モータ１４により原稿ＳＰおよび記録紙ＲＰの主走査方
向に往復駆動され、これによって、ＰＤＡ７およびＴＨ
Ａ９が原稿ｓｐおよび記録紙ＲＰをおのおの主走査する
。

また、Ｉ８は原稿ＳＰを検出する１対のフォトセンサ、
１９は記録紙ＲＰをＴＨＡ９に圧着させるための背面板
、２０はこの背面板１９を支持する支持板である。

本発明では、ＰＤＡ７とＴＨＡ９とが同一のキャリッジ
１２に搭載されるためファクシミリ装置ＦＡＸが送信作
動するときのようにＴＨＡ９が実際に記録紙ＲＰに記録
しない場合は、ＴＨＡ９を記録紙ＲＰに接触させないよ
うにしている。

すなわち、第２図（ａ）、（ｂ）に示したように、ＴＨ
Ａ９の取付部材】１の下面に支柱２１を付設し、取付部
材１１の取付位置に対応してキャリッジ］２に支柱２１
を挿入する孔１２ａを穿設しく第３図（ａ）、（ｂ）参
照）、さらにこの孔１２ａの直下に孔２’２ａを穿設し
たブロック２２を固設する。このブロック２２にはさら
に孔２２ｂが穿設されており、この孔２２ｂに中央部の
径を小さく形成した軸２３が遊嵌されている（第４図、
第５図参照）。

したがって、第４図に示したように、キャリッジ１２が
主走査の終了時点てステップモータ１４により側板Ｂ２
まで移動されると、軸２３が側板Ｂ２に押されて孔２２
ｂの中を左方向へ移動し、孔２２．１には軸２３の径の
大きい部分が位置する。

したがって、第３図（ａ）に示したように支柱２１が軸
２３の大径部分に押し上げられ、その結果Ｔ　ＨΔ９が
背面板１９より離れる。

また、主走査開始位置（ホームポジション）にキャリッ
ジ１２が移動したとき、後述する板材２４が記録時の位
置に作動されている場合、第５図に示したように軸２３
が板材２４に当って孔２２ｂの中を右に移動し、孔２２
ａには軸２３の径の小さい部分が位置する。したがって
、第３図（ｂ）に示したように支柱２１が軸２３の小径
部分に当接するまで下降し、その結果ＴＨＡ９が背面板
１９に当接するので記録紙ＲＰへの記録が可能になる。

一方、板材２４が上記した記録時の位置に作動されてい
ない場合には、後述するように板材２４が軸２３に当接
しないため、ホームポジションでＴ　ＨＡ　９は背面板
１９と離れた状態を維持し、その結果記録紙ＲＰへ記録
がされない。

なお、ＴＨＡ９は、第２図（ａ）　、　（ｂ）に示した
ように先端のヘッド部９ａと、このヘッド部９ａへの駆
動信号を伝達するための配線部２ｈから構成されている
。また、ヘッド部９ａにはヘットの温度を検出するため
のサーミスタ等の温度検出素子（図示せず）が付設され
ており、この温度検出素子の出力信号も配線部９ｂを介
して伝達される。

第６図は、主走査機構を詳細に示している。同図におい
て、２５はタイミングベルト１３が巻回されステップモ
ータ１４の軸に付設されたギア、２６はキャリッジ１２
がホームポジションに位置したことを検出するためのフ
第１へアイソレータ、２７はフォトアイソレータを遮光
するシャッタ、および、２８は側板Ｂ１に穿設され、シ
ャッタ２７を通す孔である。

第７図に示したように、側板Ｂ１には上述した板材２４
が軸支されており、この板材２４は非記録ｎ′；にｌい
てｌｅｔその略中央てハネ′うｏにより左方向にイ・１
勢さ４＋ている２、 ツレ／　（＋：　３１は、板材２４を記録時の位置に移
動させるものてあり、そのブランンヤ、”、　ｉ　ａは
リンク′う２を介して扱＋４２４の下端に連結されてい
る。５したがって、ソレノイド３１がオンされろと板材
２４はし１に　点４１′目ｉｊｌで示した位置に回動さ
、ＩＦて　輔２３を通す孔２９を閉塞し、これによって
キ＼フリノジ１２がホー１１ポジシヨンに復帰したさい
軸２３が灰＋４２４で押さ狛、に述したように’ｌ’ｌ
ｔΔ９か下降し、てｔ￥而面１９に当接する。なお、１
３１Ｊ：　＋ｊ；、　ｌ（ｌ’　２・１の１一部に突設
した位置決め用の突起を案内する側イｊｉ旧に穿設され
たイＬである１゜第８図は、本発明に係る装ｒの制御部
ＤＰを例示して、むり、１〕１示の上うに本発明てはＣ
ＰＴＪ（中央処理装置’）　　／ｌ（ｌを用いて制御部
ＤＩ’を構成している。

同図において、４１は後述する処理プロゲラ１１Ａをへ
己憶し、たＲＯＭ（リード・オンリ・メモ１月、４２は
Ｉく△Ｌ＝Ｉ（：）ンダｊトアクセス・メモリ）、４３
１１Ｃ１″ＩＪ４０によりその出力パルスＰ２の周期が
制御されるプログラマブルタイマ、４４は内蔵した水晶
発振子が出力する基準周期のパルス信号を分周して基準
クロックＰ＋、ＣＰＵクロックＣＰ＋、ＰＤＡクロック
ＣＰ２．モデムクロックＣＰ、３および所定周期の割込
信号ＩＮＴ３を発生する分周器、４５はＣＰＵ４０の入
出力回路である。

４６は８ビツトの送信データを一時記憶するラッチ回路
、４７はその制御人出端Ｔ／Ｈの状態で入出力態様が変
化するシフトレジスタ、４８は８ビツトの受信データを
一時記憶するスリーステート出力のラッチ回路、４９は
クロックＣＰ３を３１数し、そのＭＩ数値が８を越える
毎に出力信号ＩＮＴ２を論理レベルｒＨＪにするととも
にセルフリセソｌ−するカウンタ、５０は通信部である
。

この通信部５０はモデム５０　ａ　＊；よびＮＣＵ３０
ｂより構成され、モデｌ＼５０ａの出力端ＴＤにはシフ
トレジスタ４７に受信データが加わり、出力端ＲＤから
シフトレジスタ４７に受信データが出力される。

また、５１．５２および５３は、そ才ｔぞれステノブモ
ータ４，５および１４を駆動するモータ駆動回路である
。

５４は、パルス信号Ｐ２の立ち」二かりに同期してスタ
ー１〜パルスｅ＝３（第９図（ａ）、（ｂ）参照）を、
パルス信号Ｐ１に同期してシフトクロックＣＰｓ（同図
（Ｃ）参照）およびこのシフ１−クロックＣＰｓとＰ　
ｌ）　ＡクロックＣＰ２（同図（ｄ）参照）に同期した
サンプリングパルス（同図（ｅ）参照）をおのおの発生
するとともに、ＰＤＡ７が３２回シフＩ−を実行したの
ち出力する信号ＥＯＳ　（同図（ｆ）参照）の立ち上が
りに同期して立ち、ヒがり、パルス信号Ｐ２の立ち下が
りに同期して立ち下がるＰＤＡブランク信号Ｐ４　　（
同図（ｇ）参照）を発生するＰ　ＤΔクロック発生器で
ある。なお、パルス信号ＰＲはＰＤＡ７のリセッｌ−信
号である。また、上記信号ＥＯ５は、スタートパルスＲ
ｓが出力されるとシフトクロックＣＰｓの言１数を開始
し、オーバーフローするとセルフリセットする５ビツト
のカウンタのオーバーフロー信号を用いることができる
。

ＰＤＡ７の出力ビデオ信号Ｓｕは増幅器５５を介して２
値化回路５６に加えられて２値化されたのち、３２ビツ
トのシフ１〜レジスタ５７に加えられ、このシフトレジ
スタ５７の出力はＣＰＴＪ４０の直列入カポ−）−５丁
に力Ｕえらｔｌ、る。

５８はＴ　ＨＡ　９に加えるデータを一時記憶する１６
ビツトのシフトレジスタ、５９はＴ　）（Ａ　９を駆動
するドライバを含んだラッチ回路、６０はラッチ回路５
９がＴＨＡ９をｆ動する時間を制御するパルス信号Ｐ５
のパルス幅を、Ｔ　Ｉ−（Ａ　９から出力される温度検
出信号１）Ｔにより変化するパルス幅コントローラであ
る。

次に、制御部ＤＰの動作の概要を説明する。

原稿ｓｐの画像を読み取る場合、第９図（ｇ）に示した
ようにはじめの状態では信号Ｐ４の論理レベルが「Ｌ」
なので、サンプリングパルスＰ３がアンド回路６１およ
びオア回路６２を介し、シフ１−クロックＣＰ４（第９
図（ｊ）参照）としてレジスタ５７に加わり、これによ
ってＰＤＡ７のデータが順次シフトレジスタ５７に記憶
される。

サンプリングパルスＰ３が３２個出力されてＰＤＡ７の
１回のスキャンが終了すると、ＰＤＡ７は信号ＥＯ５を
発生し、これによってＰＤＡクロック発生器５４は信号
Ｐ４の論理レベルをｒ　ＨＪにする。

この信号Ｐ４の立ち上がりがＣＰＵ４０の割込入力端子
ＩＮＩで検出されてＣＰＵ４０の処理が優先順位第１位
の割込処理Ｒ３Ｔ７．５　（後述）に移行し、ＣＰＵ４
０は入出力回路４５から第９図（Ｄに示したようなパル
ス信号Ｐ６を出力する。

パルス信号Ｐ６は、アンド回路６３およびオア回路６２
を介してシフトレジスタ５７にシフ１ヘクロツクＣＰ４
として加わり、これによって、シフトレジスタ５７に記
憶された３２ビツトのデータ旧がＣＰＵ４０の入力端子
ＳＩに順次加えられる。

本実施例では、ＰＤＡ７の各素子が原稿ｓｐの画像を副
走査方向に１．１Ｑ／ｍに分解するべく上記したレンズ
８の倍率が設定されているため、ＣＰＵ４０は順次入力
した３２ビツトのデータＤＩを、前後するピッ１へのデ
ータの相関を利用して１６ビツトのデータに変換し、こ
れによってＰＤΔ７の分解度を実質的に３．８５　Ｑ　
＃ｎ＋ｎに変換する。

ファクシミリ装置ＦＡＸが送信モードになっているさい
には、ＣＰＵ４０はデータＤ２をＲＡＭ４２に設定した
バッファ領域の所定アドレス（後述）に記憶する。また
、コピーモードになっているさいには、ＣＰＵ４．Ｏは
デ〜りＤ２を１ビツトずつ形成する毎に直列データ出力
端子ｓｏにセットするとともに第９図（ｋ）に示したよ
うなパルス信号Ｐ７を入出力回路４５を介してシフトレ
ジスタ５８のクロック入力端ＣＫに加え、データＤ２を
順次シフトレジスタ５８に記憶させる。これにより、次
に信号Ｐ４が立ち下がった時点で１６ビツトのデータＤ
２がラッチ回路５９にラッチされ、立ち七がりＩＩ）゛
にパルス幅コントローラ６０から信号Ｐｓ　　（同図（
Ｆ、）参照）が出力されたさいに、Ｔ　ＨＡ　９によっ
て１６ビツＩ・のデータＤ２に対応した画像が記録紙Ｒ
Ｐに記録される。

一方、ファクシミリ装置ＦＡＸが受信モードになってい
る場合、後述するように記録用のデータがＲＡＭ４２の
バッファ領域に記憶されているので。

ＣＰＵ４０は第９図（ｍ）に示したような短い周期のパ
ルス信号Ｐｙ’　をパルス信号Ｐ７に代えて１６個出力
し、記録用のデータＤ３をシフ１へレジスタ５８に記憶
させる。

キャリッジ】２を主走査方向に移動するステップモータ
】４は、ＰＤＡ７による画像読取および］”Ｉ４Δ９　
Ｌ′−よる画像記録しこ同期して第１０図（ｃ）に示し
たように制御される。本実施例では、上述のように信号
Ｐ２に同期した信号Ｐ４の立ち上がりでＣＰＵ４０が実
行する割込処理Ｒ３Ｔ７．５の中にステップモータ１４
の駆動制御処理を含めることで。

ＰＤΔ７およびＴ　Ｉ（Ａ　９の動作とステップモータ
１４の動作の同期をとっている。以下に簡ｑｔのため、
信号Ｐ４が信号Ｐ２に同期していることから、ＣＰＵ／
Ｉ　Ｏが実際に出力する信号Ｐ２によってステップモー
タ１４が直接励磁駆動されるものとして説明する。

同図（ａ）はフォ］−インタラプタ２６が出力するホー
ムポジション信号ＨＰを、同図（ｂ）は信号Ｐ２を、同
図（ｃ）はステップモータ１４の作動状態をそれぞれあ
られしている。

このようにＣＰＵ４０は、キャリッジ】２をホームポジ
ションからスキャン終了位置まで往スキャンするさいに
は、信号Ｐ２の周期を比較的長い一定値に保持してキャ
リッジ１２を定速で移動させ、キャリッジ１２をホーム
ポジションに復帰するさいには所定のパターンに従って
信号Ｐ２の周期を変化してキャリッジ１２を高速で移動
させ、復スキャンに要する時間を短縮している。

また、主走査開始時点しＳから時点し１までは前ウェイ
ト状態、主走査終了時点り。から時点Ｌ２までは後ウェ
イト状態であり、いずれの場合もステップモータ１４を
停止してキャリッジ１２を実際には移動しない。実際に
キャリッジ１２を移動する時点し１からｔｃの間に信号
Ｐ２は】０６０個出力され、したがって、キャリッジ１
２は１０６０ステツプ移動される。主走査の分解度が５
ｐｅ　Ｑ、　／　＋ｏｎ＋に設定されているため、キャ
リッジ１２は２３０ＩＩＩＩ１１移動し、Ａ４判の用紙
まで対応できてＣＣＩＴＴ　（国際電信電話諮問委員会
）のＧＵ規格を満足している。

同図（ｂ）は送信モードにおいてＣＰｔＪ４０が出力す
る有効幅信号ＴＡＢの状態を、同図（ｅ）は原稿の有効
幅フラグＦＡｒ３［ＪＬの送信モードにおける状態を、
同図（ｆ）は用紙の両側の余白幅を規定するダミースキ
ャンフラグＦＤＭＳＣＮの送信モードにおける状態をそ
れぞれ示す。

このように、送信時は送信原稿の両側端でキャリッジ】
２が１８ステツプ移動する部分（３，６ｍｍ）を余白と
して規定し、他の１０２４ステツプに相当する部分（約
２０５ｍ＋ｎ）　ｋ有効両面として規定している。

そこで、本実施例では、ＲＡＭ４２に設定するバッファ
領域を第１１図（ｃ）に示したように形成している。こ
のバッファ領域をバッファＢＦＩとバッファＢＦ２の２
つ設定した理由は、信号処理を円滑にかつ高速にするた
めである。

バッファＢＦＩおよびバッファＢＦ２はいずれも１６ラ
イン分のデータＤ２　（およびＤ３）を記憶できる容量
を有している。バッファＢＦＩでは、上位アドレス７０
Ｈ（１６進数、以下同じ）かつ下位アドレスがＯＯＨ〜
７ＦＨであられされる１２８バイ１−（すなわち１０２
４ビツト）の領域を第１ラインのデータＤ２の記憶領域
とし、上位アドレスが７１１１〜７Ｆ１１かつ下位アド
レスが００Ｈ〜７ＦＨの領域を第２〜第１６ラインの記
憶領域として順次定めている。

同様にして、バッファＢＦ２では」―位アドレスが７０
（１〜７ＦＨかつ下位８０８〜７Ｆ１１の領域を第１〜
第１６ラインの記憶領域として順次定めている。

そして送信モードではＣＰＵ４０は信号１）２（同図（
ｂ）参照）によって同図（ａ）に示したようにＰＤＡ７
が原稿ＳＰの有効画面を走査するさいに、主走査の１ス
テツプ毎にＰＤＡ７の３２ピントのデータＤ１を変換し
て形成した１６ビツト（ＬＳｌｌ）から順次記憶する。

これによってＰＤＡ７の主走査が１回終了すると１６ラ
イン分のデータＤ２がバッファＢＦＩ　（あるいはバッ
ファＢＦ２）に記憶される。

また、受信モートの場合、信号ＴＡＢ、フラグＦＴＡＢ
ＵＬおよびＦＤＭＳＣＮの状態は第１０図（ｇ）　、　
（ｈ）および（ｉ）に示したようになる。左余白を設定
するダミースキャンフラグＦｌ）ＭＳＣＮは１９ステツ
プの間セッ１・される。このように送信モードのときと
ダミースキャンフラグＦＤＭＳＣＮのセット時間が異な
る理由は、受信時には受信データを記録する前に予めＴ
　ＨΔ９を移動しなければならないからである。

さらに、原稿ＳＰを記録紙にコピーするコピーモードで
は、信号ＴＡＢ　、フラグＦＡＢＵＬおよびＦＤＭＳＣ
Ｎの状態は第１０図（ｊ）　、　（ｋ）および（Ｑ）に
示したようになる。この場合、信号ＴＡＢが１０２５ス
テツプの間保持される。これは、１０２４ステツプ目の
ＰＤＡ７のデータを１０２５ステップ目にＴ　Ｉ−Ｔ　
Ａ　９が記録するためである。

同図（ｍ）は、キャリッジ１２がウェイト状態になって
いることをあられすウェイ１−フラグＦＷＡＩＴＥを示
し、同図（ｒｌ）は、復スキャン時でキャリッジ１２の
移動速度が増加している状態をあられすスルーアップフ
ラグＦＴＩ（ＲＩＰを示し、同図（ｏ）は、キャリッジ
］２の移動速度が最大な状態をあられすスリューフラグ
ＦＳＬＥｌｄを示し、同図（ｐ）は、キャリッジ１２の
移動速度が減少している状態をあられすスルーダウンフ
ラグＦＴＩｉＲＤＮを示し、同図（ｑ）は、キャリッジ
１２がホームポジションに復帰する直前で一定速度（往
スキャン時と同じ速度、ただし方向は反対）になってい
ることをあられすコンスタントフラグＦＣＮＳＲＴを示
している。

同図（ｓ）は、原稿ｓｐおよび記録紙ＲＰを１６ライン
分送る副走査を行なっていることをあられす副走査フラ
グＦＳＵＢＳＮを示している。

なお、同図（ｒ）は、前半のダミースキャンを行なって
いることをあられすフラグＦＰＲＤＩＪＭである。

通信部５０とＣＰＵ’４０間のデータの授受は、カウン
タ４９が割込信号ＩＮＴ２を出力したさいにＣＰＵ４０
が実行する優先順位第２位の割込処理Ｒ３Ｔ６．５　（
後述）においてなされる。

この割込処理Ｒ５Ｔ６．５におけるデータ伝送手順の概
要を説明すると、送信モード時は伝送データがＧＩＴ規
格に定められた６）１ｚのフォーマットを有するように
、かつ、シフ１−レジスタ４７に記憶した８ビツトのデ
ータがモデム５０ａに転送される毎に第１ラインの第１
バイトから順次データＤ２をラッチ回路４６にラッチさ
せてシフトレジスタ４７に記憶させる。

受信モード時は、逆にモデム５０ａからシフ１−レジス
タ４７に加えられた８ピツ１〜のデータＤ３をラッチ回
路４８に読み出し、パスラインＳＢを介してＲＡＭ４２
のバッファＢＦＩ　（またはＢＦ２）に第１ラインの第
１バイトより順次書き込む。

また、割込信号ＩＮＴ３が加わると、ＣＰＵ４０は優先
順位第３位の割込処理Ｒ５Ｔ５．５を実行する。この割
込処理Ｒ５Ｔ５．５は、副走査処理、記録紙の残存確認
処理および排紙処理等の比較的時間の制約が小さい複数
の処理から構成される。

なお、」ユ記した３つの割込処理Ｒ５Ｔ７．５．　Ｒ５
Ｔ６．５およびＲ５Ｔ５．５はいずれもマスク可能であ
る。

第１２図は、制御部ＤＰのＣＰＵ４０が実行するメイン
ルーチン札を示しており、第１３図はメインルーチン旧
、におけるスキャン初期処理５ＣＮＴＮＩ。

第１４図は送信処理ＴＸ、・第１５図は受信処理ＲＸお
よび第１６図はコピー処理ｃｏｐｙのおのおのの具体的
内容を示している。

また、第１７図はスキャンコマンドＳＣＮＣＭＤを、第
１８Ａ図〜第１８に図は割込処理Ｒ５Ｔ７．５を、第１
９Ａ図および第１９Ｂ図は割込処理Ｒ５Ｔ６．５を、そ
して、第２０図は割込処１Ｒ５Ｔ５．５をそれぞれ詳細
に示している。

これらの図中では、制御の進行状態を表示するフラグ、
時間、ステップ数（長さ）、ビット数（データ量）等を
管理するためのカウンタおよびアドレスネームを統一し
て用いており、以下に列挙する。

１）フラグ ＦＲＰＩＮＩ　ニスキャンイニシャルリピートフラグＦ
ＨＯＭＥ　：ホームポジションフラグロＡＩＴ　：ウェ
イトフラグ（ｓｃＮｒ＋、ｒ；内）ＦＦＯＲ５Ｔ　：正
転フラグ（ＳＴＰＦＬＧ内）ＦＩＮＩＴ　：キャリッジ
イニシャルフラグ（ＳＣＮＦＬＧ内） ＦＳＣＮＥＲニスキャンエラーフラグ ＦＲＥＡＤ　：原稿読取中フラグ ＦＭＥＳＡＤ　：メッセージフラグ ＦＬＡＳＴ　ニラストスキャンフラグ（ＳＴＡＦＬＧ内
）ＦＳＯＲ５丁：ソレノイドリセットフラグＦｌ’）Ｍ
ＳＣＮ　：ダミースキャ、／７ラグ（ＳＣＮＦＬＧ内）
ＦＰＲＤＵＭ　：前半ダミースキャンフラグ（ＳＴＰＦ
ＬＧ内） ＦＳＩＪＢＳＣ：副走査用ステップモータの送り開始フ
ラグ（ＳＬＩＢＦＬＧ内） ＦＥＪＥＣＴ　：排紙ジョブフラグ（ＳＬＩＢＦ！、Ｇ
内）Ｆ１八Ｂ１１１パ有効幅フラク ＦＴＨＲｔｌＰ　ニスルーアツブフラグＣ３ＣＮＦＬＧ
内）ＦＳＬＥｌｔｌ　、スリューフラグ（ＳＣＮＦＬＧ
内）ＦＴＨＲＤすニスルーダウンフラグ（ＳＣＮＦｌ、
Ｇ内）ＦＣＮＳＲＴ　：コンスタンＩ−スピードフラグ
（ＳＣＮＦＬＧ内） ＦＰＲＦＥＥＤ　：原稿ブリフィードフラグＦＮＰＡＰ
ＩＥｒｌ　：紙切れフラグ ５ＣＮＦＬＧ　：キャリッジ制御用フラグ（パイ１〜）
ＳＵＢＦＩ、Ｇ：副走査方向制御用フラグ（バイト）Ｓ
ＴＰＦＬＧ　ニステップモータＩ４用コントロールフラ
グ（バイト） ＳＴＡＦＬＧ　：状態フラグ（バイト）２）カウンタ ５ＣＮＣＮＴ　ニスキャンステップカウンタＡＤＪＣＮ
Ｔ　：副走査送り調整値カウンタＢＩＴＣＮＴ　：ピッ
１ヘカウンタ ＢＬＫＣＮＴ　ニブロックカウンタ ＴＲ５ＴＣＮ　：副走査送りステップカウンタＦＵＬＣ
ＮＴ　：バッファフルカウンタＲＸＴＴＣＮ　：記録紙
ステップ数カウンタＴＸＣＴＣＮ　：原稿ステップ数カ
ウンタＰＨ５ＣＮＴ　：位相同期信号用カウンタ３）ア
ドレスネーム等 ＴＩＭＥＡＤ　：タイマアドレス （タイムテーブルＴＴのアドレス） ＳＣＭＰＡＴ　Ｓスキャンパターンメモリエリア５ＣＡ
ＮＡＤ　ニスキャンアドレス （バッファ内領域指定） ＭＤＭＡＤ　：モデムアドレス （モデムと授受するデータを示す。） Ａ：アキュムレータ Ｂ、Ｃ：ＣＰＵ内部のレジスタベア（８ビツト）Ｉ）　
：　ＣＩ）　Ｕ内部のレジスタ（８ピツ１へ）＋１，１
．　：　ＣＰ　Ｕ内部のレジスタペア（８ビツト）なお
、図においては各変数のデータをその変数を括弧でくく
ってあられしている（例えば（Ａ））。

また、１１が最右端に付された数字は１６進数である（
例えば８０１１．ＦＦＩ＋）。

はじめに送信モード時の制御手順について説明する。

第１２図に示したように、オペレータが相手を発呼した
のちに原稿ＳＰをファクシミリ装置ＦＡＸに挿入し、ス
ター１−ボタン（図示せず）を押下すると、Ｃ，Ｐ　Ｕ
　４０はまずスキャン初期処理５ＣＮＩｈ汀（第１３図
参照）を実行する。

スキャン初期処理５ＣＮＩＮＩではフラグＦＴＮＩＴを
セラ１へする（処理１０１）とともに割込処理Ｒ５Ｔ７
．５のマスクをリセット（処理１０２）　Ｌ、割込処理
１’１ｓＴ７．５をホームポジションに移動するルーチ
ンＩＩＯＭＥＤＥｃ（第１８Ｆ図参照）に分岐する。こ
れにより、スキャンエラーが発生しない限りＣＰＵ４０
は判断１０３、１０１１のループをくり返し、その間に
割込処理Ｒ５Ｔ７．５を実行してキャリッジ１２をホー
ムポジションに移動する。このとき、送信モードである
からソレノイド３１をオフして、Ｔ　ＨΔ９が下降しな
いようにしている。なお、スキャン初期処理５ＣＮＩＮ
Ｉの最後では割込処ＲＲ５Ｔ７．５のマスクをセントし
ている。

このスキャン初期処理５ＣＮＩＮＩを終えると、スキャ
ンエラーが発生したか否かを判断しく判断１０５）、エ
ラーが発生した場合は異常表示しく処理１０６）　。

また、エラーが発生しない場合て、フラグＦＲＰＩＮＩ
がセラ１−されているときは再度スキャン初期処理５Ｃ
ＮＴＮＴを実行する。

さて、フラグＦＲＰ：［ＮＩがセットさ肛ていないとき
は判断１０７に進む。いま、送信モードだから判断１０
７の結果はＮＯであり、したがってＣＰＵ４０は処理１
０８と判断］０９でランプ切れを判定し、切れてない場
合は送信処理ＴＸ　（第１４図参照）に進む。

送信処理ＴＸでは、まずＧＨソファクシ３手順に従って
伝送信号を受信側とやりとりし、同期信号を６秒間送出
する（判断１１１．処理１１２参照）。この間に、第１
回目の主走査を行なうための準備をＬ／　（処理１１３
）　、　スキャンコマンドＳＣＮＣＭＤ　（第１７図参
照）を実行する。

スキャンコマンドＳＣＮＣＭＤでは、フラグＦＩＩＡＩ
Ｔ。

Ｆ　Ｉ）Ｕ　Ｍ　Ｓ　ＣＮおよびＦＰＲＤＵＭをセラ１
へし、送信モードなのでカウンタ５ＣＮＣＮＴに１８を
セラ１〜して割込処理Ｒ５Ｔ７．５のマスクをリセッ１
−する。

同期信号が６秒送出されている間に行なわれる割込処理
Ｒ５Ｔ７．５は、はじめはフラグＦＷＡＩＴがセラ１へ
されているのでウェイトルーチンＩｄＡＩＴ　（第１８
Ｅ図参照）を所定時間実行する。このとき、フラグＦＰ
ＲＤＭ’／がセラ１〜され、かつ、送信モードなのでＣ
ＰＴＪ４０は処理１１４と判断１１５によってランプ切
れを監視しながらルーチン１ｔｌＡＩＴをくり返す。

また、フラグＦｒ）ＭＳＣＮがセットされるので、ルー
チン日ＴＴを抜けるとＣＰＵ４０は割込処理Ｒ５Ｔ７．
５のダミースキャンルーチンＤＵＭＳＣＮ　（第１８　
Ｇ図参照）に分岐する。

この場合フラグＦＰＩ’！ＤＩＭがセラ１−されている
前ダミースキャンであり、ＣＰ　Ｕ　４０はステップモ
ータ１４を正転方向に励磁切替駆動する（処理１１６）
とともにカウンタＳ　ＣＮ　ＣＮ　Ｔをディクリメン１
−シ（処理１１７）　、このカウンタ５ＣＮＣＮＴが０
になるまで、（すなわち１８回）ルーチンＤ　Ｕ　Ｍ　
Ｓ　ＣＮを実行してキャリッジ１２を主走査方向に１８
ステツプ移動させる。

このルーチンＤＵＭＳＣＮでカウンタＳ　ＣＮ　ＣＭ　
Ｔが０になったさいに、フラグＦＤＭＳＣ，Ｎをリセッ
トすると同時にフラグＦＴＡＢＵＩ、をセットする。

したがって、この後に実行される割込処理Ｒ５Ｔ７．５
は原稿ＳＰの有効幅の画信号を読み取るルーチンＲＥＡ
Ｄ−リｒｌＩＴＥ　（第１８Ｂ図参照）に分岐する。

ルーチンＲＥＡＤ　−ＷＲＴＴＥでは、まず処理１１８
を実行してキャリッジ１２を１ステツプ主走査方向に移
動し、アドレス５ＣＡＮＡＤの内容すなわち７０００　
ＨをＣ，Ｐ　Ｕ　４０内のアドレスレジスタ　（１６ビ
ツト）にセットする（処理１１９）。このアドレス７０
００Ｈは上記したバッファＢＦＩの第１ライン先頭アド
レスを示している。

この場合は送信モードなのでＣＰＵ４０はレジスタＢに
８０１１を代入しく処理１２０）　、処理１２１〜１３
０を実行してバッファＢＦ１の第１ラインの第１パイ１
〜のＭＳｎのデータを形成し、アドレスレジスタの一１
１１位バイト（８ピッ１−）をインクリメントして第２
ラインの第１バイトのＭＳＢのデータを形成するための
準備をしく処理１．３］、）、、これを判断１３２の活
眼が’／ＥＳになるまですなわち１６回くり返して第１
ライン〜第１６ラインの第１パイ１−のＭＳＢを形成し
て対応するバッファＢＦＩのアドレスに記憶する。

その後、アドレスレジスタの上位バイトに７０１１を再
度セットしく処理１３３）　、アドレスレジスタの内容
をアドレス５ＣＡＮＡＤに戻しく処理１３４）　、カウ
ンタＢＩＴ（：ＮＴをディクリメントする（処理１３５
）。

そして、処理１１８〜処理１３５までを判断１３６の結
果が’／ＩＥｓになるまで、すなわち１バイト分の第１
ライン〜第１６ラインまでのデータを形成するまで実行
し、判断１３６の結果が”／ＥＳになるとカウンタＢＩ
ＴＣＮＴに８を代入しく処理１３７）　、アドレスカウ
ンタの下位パイ１〜（８ビツト）をインクリメントして
（処理１３８）次のバイトのデータ形成に備える。さら
に判断１３９の結果がＹＥＳとなってバッファＢＦＩの
全領域にデータを記憶すると、カウンタＦＵＬＣＮＴを
インクリメントしく処理１／ＩＱ）　、信号ＴＡＢをオ
フした（処理１４１）のち、後ダミースキャンのために
カウンタ５ＣＮＣＮＴに１８を代入しく処理１４２）、
フラグＦＴＡＢＵＬをリセットすると同時にフラグＦＤ
ＭＳＣＮをセットする（処理１４３）。

なお、処理１２１〜１３０で３２ピツ１〜のデータは次
のようにして１６ビツトのデータに変換される。

Ｂ　（１）　＋　Ｂ　（２）→Ｂ（ｉ）’（Ｂ　（２）
　＊　Ｂ　（３））　＋　Ｂ（Ｕ→Ｂ（２）’（Ｂ　（
４）　＊　Ｂ　（５））　＋　Ｂ　（６）→Ｂ（３）’
（Ｂ　（３０）　＊　Ｂ　（３１））　＋　Ｂ　（３２
）→Ｂ　（１６）’ただし、Ｂ　（ｎ）はデータＤ１の
ｎビット目のデータ内容を示し、Ｂ　（ｎ）’　はデー
タＤ２のｎビット目のデータ内容を示し、＋は論理和、
＊は論理積を示す。

このようにして１主走査分のデータをバッファＢＦ］に
記憶したのちは、フラグＦ　Ｄ　Ｍ　Ｓ　ＣＮがセット
されでいるので＋、述したと同様に割込処理＋１ｓＴ７
．５はルーチンＤＵＭＳＣＮに分岐する。

この場合、フラグＦＰＲＤｔ１Ｍがセラ１−されていな
い後ダミースキャンであり、この後ダミースキャンを１
８ステップ実行してカウンタ５ＣＮＣＮＴが０になると
、ＣＰＵ４０は処理１４４を実行し、フラグＦＤＭＳＣ
Ｎをリセットすると同時にフラグＦＴＩＩＲＩＪＰおよ
びＦＩｌｌＡＩＮＴをセットシ、さらに処理１４５を実
行してスルーアップさせるステップ数２０をカウンタ５
ＣＮＣＮＴに代入したのち処理１４６を実行してフラグ
Ｆ　Ｓ　Ｕ　Ｂ　Ｓ　Ｃをセラ１−する。

したがって、この後の割込処理Ｒ３Ｔ７．５はルーチン
Ｉ＃ＡＴＴに分岐し、前述と同様に所定時間ステップモ
ータ１４を停＋１ニすることでこれに発生する振動等を
吸収して動作を安定にし、このルーチンＷＡＴＴを抜け
るとルーチンＴＩＩＲＵＰ　（第１８８参照）に分岐す
る。なお、ルーチンＴＩＩＲＵＰに分岐する直前の処理
１４７てステップモータ１４ば逆転側に切替えられる。

ルーチンｌ’１ｌＲＬＩＰはステップモータ１４の２０
ステンプ分実行されて、ステップモータ】４の励磁パル
スの周波数をｆｌからｆ２へと高く変化させる。この変
化態様はＲ，０Ｍ４］に記憶したタイムテーブルＴＴに
設定しており、その−例を次表に示す。

人士 このように、２バイ１へて１つの周波数データを形成し
ており、さらに各々の２バイ１−目のデータにはコンＩ
−ロールデータも記憶している。このデータはプログラ
マブルタイマ４３に入力されてノ（ルスＰ２の周波数が
制御される。なお、上記したコントロールデータはこの
プログラマブルタイマ４３を制御するためのもので、ア
ドレスＡＤ２およびＡｒ）４０のコン１−ロールデータ
は、パルスＰ１を刀つン１〜アウ１へしたらパルスＰ２
を１個出力するどともにデータを百セラ１−するデータ
であり、他のア１りＩノスのコンｌ＝　＋コール−デー
タはパルスＰ１を力ラン１−アウ１〜し、たらパルスＰ
２を１個出力するデータである。

したがって１、二の実施例ではステップモータ１／Ｉの
駆動データを読み込むさいには、必ず１１Ｍ１７ＡＤと
（ＴＴＭＥＡＩ）＋　Ｉ）のデータという、上うに２バ
イ１−のデータを１売み込むようにして（ハる。

また、：：（１））Ｉ／−チン’Ｔ’１ｌＲＵＰテカウ
：／　Ｉ−５ＣＮ（’、ＮＴが０になるとフラグＦ１°
１ｌＲＵｆ”をリセットするど同時にフラグ５ＬＩＥＩ
Ｉｌをセッｌ−シ（処理１４８）、ルーチン５ＬＦｌｕ
の（第１８Ｔ図参照）ためにカウンタＳ　［二Ｎ　ＣＮ
　Ｔにスリューステップ数である１０１０を代入してい
る（処理１４９）。

この後に割込処理Ｒ５Ｔ７　、５が分岐するルーチンＳ
１．ＩＥｌｌでは、カウンタ５ＣＮＣＮ１が０になるま
でステップモータ１４を周波数１２で１０１０ステツプ
駆動し、カウンタＳ　ＣＮ　Ｃ，Ｎ　Ｔが０になると処
理１５０によってフラグＦＳＬＥＩ１１をリセツｌ〜す
ると同時にフラグＦＴＩＩＲＤＩＮをセットし、次のル
ーチンＴｌ（ＩＩＤす（第１８Ｊ図参照）に備えてカウ
ンタ５ＣＮＣＮＴに２０を代入する（処理１５１）。

次に割込処理Ｒ５Ｔ７．５が分岐するルーチンＴｌｌ［
ｔＤｌｌでは、ルーチンＴＩＩＲＩＪＰとは逆にステッ
プモータ１４の駆動周波数をｆ２からｆ＋へと低くさせ
る。

この場合はアドレスＴＴ’ＭＥＡＩ）をディクリメン１
〜しながらタイムテーブルＴＴを読み出すようにして５
）る（処理１５２〜］５４）。そして、この処理を２０
回くり返してスキャンカウンタ５ＣＮＣＮＴをセＺノ’
ｌ−Ｌ　（処理１５５）、次（７）／Ｌ／−チンＣＮ５
ＴＲ丁（第１８Ｋｖ２Ｊ参照）のためにカウンタ５ＣＮ
ＣＮＴ　１．Ｚ　１０をセラ１−する（処理１５６）。

そして、次に割込処理１１ＳＴ７．５が分岐するルーチ
ンＣＮ５ＴＲＴでは、ステップモータＩ　７１は周波数
ｆ１のパルス信号Ｐ２てＩＡ動されキャリッジ１２（よ
一定速度でホームポジションに復帰する。

このようにして、塩スキャンが実行されて１主走査のキ
ャリッジ１２の動作が行なわれ画データが蓄積される。

また、復スキャン中において割込処理１１ｓ１’５．５
により原ｖＩｉｓＰの紙送りすなわち副走査も実行され
る。

に述のように本実施例においては信号Ｐ　Ｉを割込処理
Ｒ５Ｔ７．５のための割込信号に利用しているため、パ
ルス１〕２の最小周期Ｔ、、、（すなわち周波数１：！
のｊφ数）は、次の式をｉｉ：４ｉ足する必要がある。

Ｔ　ｏｌ＞３２Ｔ　（Ｐ　＋　） ただし、Ｔ（Ｐ＋）はパルスＰ１すなわちシフｌ−クロ
ックＣＰｓの周期である。

さて、ＣＰＴＪ４０は同期信号を停止したあと、信号Ｃ
ＦＲを受（ごすると、割込処理Ｒ５Ｔ６．５で６１１７
−の同ＩＵＩ　ｉｎ号のフォーマノ１−を管理するため
のカウンタｒ’１ｌｓｃＮ１が０になった時点で処理１
５７を実行し、アト１ノスＭ　Ｄ　Ｍ　Ａ　Ｄにバッフ
ァＦＢＩの先頭アドレスである７０００１１を、カラン
ｌ−５ＶＮＣＮＴに同期信号長に対応し。

たバイ１〜数７をそれぞれ代入すると同時にフラグＦト
圧ＳＡＧをセラ１−シ、両信号送出のための準備をする
。

これにより、割込処理Ｒ５Ｔ６．５が実行されると］バ
イトづつ画信号がモデ１１に転送される。また、これと
並行して判断１５８〜１６１およびルーチンＳ　ＣＮ　
ＣＭ　Ｄのループによって原稿ＳＰ−にの画像が順次バ
ッファＢＦＩ、ＢＦ２に蓄積される。

原稿ＳＰ上の画像を全て読み取ってモデ１％　５０　ａ
に送出したのち、両信号の送出を停止して（処理１６２
）、割込処理１１１ＳＴ６．５のマスクをセラ１−シ（
処理１６３）、信号ＥＯＭを相手局に伝送する（処理１
６４）。

その後、原稿ＳＰが複数ある場合はマルチ送信と判断し
て始めの処理に戻る。

なお、処理１６５は＠線走査て読取る画像が１６ライン
に満たない場合があることからなされる。このカウンタ
ＡＤＪＣＮＴは、割込処理Ｒ５Ｔ５．５の処理１６６に
よって値がセットさＪしる。

このようにして、ファクシミリ装置ＦＡＸにセットした
原稿ＳＰの画像データが伝送さ才℃る。

ところで、カウンタ４９が発生する割込信号ＴＮＴ　２
によってスタートされる割込処理Ｒ５’ｌ’６．５は、
送信モード時てフラグＦＭＥＳＡＧがセラ１へされてい
ない場合、処理１６７でインクリメントされるカウンタ
円１ｓ（’、Ｎ１の４＋（ｉが７以下のときには黒デー
タを出力しく処理１６８，１６９）、　　７をＪ戦える
と自データを出力する（処理１．７０．１６！１）。し
たがって、この場合は第２１図（Ｘ〕）に示したような
信号がモデム５０ａより出力され、これによって受１ｆ
ｊ側との同期保持がかさツυる。なお、カウンタＰＩＩ
Ｓｔ’：ＮＴば１３５になると０にリセラＩ−される（
判断１７１．処理１７２）、。

また、フラグＦＭｒＥＳＡＧがセラ１−されている上易
合、処理１７３てディクリメンＩ−さＡしるカウンタＳ
　’１’　Ｎ　ＣＮ　Ｔの値がＯになるまでの７パイ１
〜の間は、モデム５０、〕番こ白データを出力しく処理
１．７４，１７５）、カウンタ５ＶＮＣＮＴの（ｉｒｉ
が０１．こなると処理１７６以下の処理を実行し、で、
ｊライン分の両データを１バイトづつ順次モデＡｓ　５
０　ａに出力するとともにカウンタＳ　’／　Ｎ　ＣＮ
　Ｔに７をセラ１−する。これにより、この場合は、第
２１図（１））に示したようにＧ　Ｉｆ規格における６
１１ｚのフォーマツ１−に合致した信号がモデ１１より
出力される。

このように、本実施例では同期信号を含めた１ライン分
の伝送データを１３５バイト（＋０８０ビン１〜）で構
成しており、このデータを６１１．−のフ７Ｉ−−マッ
トに合致させるため、分周回路４４からカウンタ４９に
加えるクロック信号ＣＰ３の周波数を６．４８ＫＨｚに
設定している。

次に、受信モード時の制御手順につし１て説明する。

第１２図に示したように、受信モードにはＮＣＵ３０ｂ
が着信検出した場合の自動受信モードと、オペレータが
相手局と電話連絡し４たのちに受信スイッチ（図示せず
）をオンして開始される手動受信モードの２つがあり、
いづれもの場合り二も、ＣＰＵ４０は上述した送信モー
１−と同様にスキャン初期処理５ＣＮＴＮＩを終えたの
ち判断１０７で受信モートと判定されて受信処理ＲＸ　
（第１５図参照）に進む。ただし、このときのスキャン
初期処理５ＣＮＩＮＴでは送信モードではないのでソレ
ノイド３１力１オンにされ、これにより、キャリッジ■
２がホー１１ポジシヨンに位置したときにＴ　Ｉ−（Δ
９が記録紙ＲＰに接触される。

受信処理ＲＸでは、まずＧｎｎフッ９９３手順に従って
伝送制御信号をやりとりし、その中で送信側装置からの
ＧＣ信号を検出すると、同期保持のために割込処理Ｒ５
Ｔ６．５のマスクをリセットすると同時にア１−レスＭ
ＤＭＡＤに同期スター１〜アドレスであるから７００３
＋１をセラ１〜する（処理１８０）。

したがって、受信モードであるからルーチンＲＸ６５　
（第１９Ｂ図参照）に分岐した割込処理Ｒ５Ｔ６．５は
、アドレスＭ　Ｄ　Ｍ　Ａ　Ｄのイ直をレジスタペア則
。

（この場合はアドレスレジスフとして使用）に代入しく
処理１８Ｉ）、この場合はフラグＦＭＥＳＡＧがセラ１
−されていないので処理１８２を実行してランチ回路４
８のデータをアキューｌル−タＡを介してレジスタペア
１１１．が示すアドレスのメモリＨに代入し。

レジスタＩ、をインクリメン１−する（処理１８３）。

そして、この処理１．８１〜１８３のループをレジスタ
の内容が８７１１　（＝１３５）になるまでくり返し、
レジスタＬが８７１（になって判断１８４の結果が’Ｙ
ＥＳとなると、レジスタに００１１をセラ１へして（処
理１．８５）　、モデム５０ａに同期整合用の同期パル
スを出力する（処理１８６）。このように、ランチ回路
４８からのデータの読み込みを１３５回行なった後に同
期パルスを出力することにより、モデ１１５０　ａの同
期整合をしている。

このようにして位相同期が確立すると、Ｃ，ＦＲ倍信号
３秒間送信側装置に送出しく処理１８７）、送信側装置
からのメツセージキャリアを検出するループに入る（判
断１８８）。

メツセージキャリアを検出して判断１８８の結果　　　
　　　□がＹＥＳになると、アドレスＭＤＭＡＤの下位
８ピノ１〜が００１１になって位相同期処理が終った時
点すなわち判断１８９の結果が’／ＥＳになった時点で
５受信復調データをバッファＢＦ］、ＢＦ２に取り込む
ための７ｆ″備゛としてカウンタＳ”／ＮＣＮＴに７を
代入するとともにフラグＦＫＥＳＡＧをセラ１−シ（処
理１９０）　、ついでバッファＢＦ〕、ＢＦ２に記憶し
た受信データを記録するための阜備としてカウンタ１３
ＩＴＣＮＴに８を、ア１−レスＳ　Ｃ，Ｎ　Ａ　Ｄに７
０００ＨをカウンタＴＲ５ＴＣＮに１６をそれぞれ代入
する（処理１９１）。

これにより、割込処理Ｒ５Ｔ６゜５ては処理１９２でデ
ィクリメントされたカウンタＳ’／ＮＣＮ丁のイ直がＯ
になる間すなわち最初の７バイトは処理１９３を実行し
てラッチ回路４８かＩら加わる受信データを空読込みし
７、こＡしによ−〕で第２１図（ｂ）に示した斜線部の
フォーマント・部をデータを無効にするとともに割込信
号ＴＮＴ２をリセッ１−する。

そして、カウンタＳ”／ＮＣＮＴの値が０になると処理
１９４以下の処理を実行して１ライン１２８ハイ１−の
データをバッファＩ’ｌＦ＋の第１ラインの領域に記憶
する。そり、て、ｌラインの記憶が終了する毎にカウン
タ５ＹＮＣＮＴの値を７に七ノ１〜して上述と同様の処
理をくり返しながら順次第２ライン、第３ライン・のバ
ッファｎＦＩの記憶領域にデータを記憶する、さＩ′ｌ
に、１Ｇライン分のデータ記憶が終了する毎に判断１９
５の結果がＹＥＳとなり、カウンタＦＵＬＣＮＴをイン
クリメン１へする（処理１ｇＧ）。

受信処理ＲＸては、バッファｎＦＩの全額４ｔ２　Ｉｎ
データか記憶されるまでの間、すなわちカウンタＦｏ＋
、ｃｒｒの値が１より小さいどきは判断１９７，１９８
゜１９！１．２００からなるループをくり返し、バッフ
ァ１３Ｆ＋の全額１１ｆｔ、にデータが記憶されてカウ
ンタＦｉｌｌ、ＣＮＴの値が１になり判断２００の結果
かＹＥＳになるとルーチンＳＣＮＣＭＤを実行し、こｔ
Ｌによって割込処理ＲＳＴ７．５のマスクがリセットさ
れる。また、ルーチンＳＣＮＣＭＤでは、この場合受信
モードであるのてカウンタ５ＣＮＣＮＴに受信モード時
の前ダミースキャンステップ数である１７をセットする
。

割込処理Ｒ５Ｔ７．５では、まず前述した送信モード時
と同じ様にキャリッジ１２をウェイ１〜状態に置いたの
ち前タミースキャンを実行し、てキャリッジ１２を有効
記Ｂ幅の開始点に移動する。この後は、フラグＰＴＡ［
ｌＵＬがセットされているのでルーチンＲＥＡＤ　−１
ｔｌＲＩＴＥに分岐し、キャリッジ］２を主走査方向に
１ステツプ移動する（処理１１８）毎にルーチンＩ！１
ＲＩＴＥ　（第１８１’）図）を実行してシフ１−レジ
スタ５８に１６ビツ１−の記録データを出力する。

コノルーチンＷＲＴＴＥでは、バッフ　ｙ　Ｉ’ｌＦ］
　（１１Ｆ２）の第１ラインの第１バイトをアキュｌＸ
ＩノータＡに読み出したのち、アキュｌル−タＡを右に
シフ１〜して１．Ｓ　ＢのデータをＭ　Ｓ　Ｂに格納し
７．このＭＳＢのデータを端子Ｓ　（ｌにセラ１〜した
のち信号Ｐ７′を１つ出力してこのシフＩ−レジスタ５
８に入力させ、これを順次第２へ第１６ラインの第１パ
イ１〜に実行して１回分の記録データをシフ１〜１ノジ
スタ５８に入力する。

ルーチンＷ旧′「Ｅを抜けろとＩ一連した送信モードと
同様に処理］３３に移行し、こ九によって、カウンタ旧
１’　ＣＮ　１がＯになるまでに各ラインの第１バイ１
−の記ｆｔデータを、キＡ・リッジ１２が１ス子ツブ移
動する毎に下位ビン１〜から順次シフトレジスタ５８に
記憶する。

そして、−１−記処理を第１２８バイ１へまで実行【７
終るとカウンタＳ　Ｃ，Ｎ　ＣＮ　Ｔをディクリメンｌ
−して（処理２０１）　、カウンタ５ＣＮＣＮＴに後ダ
ミースキャンステップ数である１７をセットしく処理２
０２）　、　　ｌ主走査における画像記録処理を終る。

この後は、送信モー１−と同様にして後ダミースキャン
、ウェイトおよび復スキャン処理が順次実行され、キャ
リッジ１２をホームポジションに復帰させ、割込処理Ｒ
５Ｔ７．５のマスクをセラ１−する。

なお、この場合は受信モードであり、Ｊ二連のようにソ
１ツノイド３］がオンされた状態におかれているので、
キャリッジ１２がホームポジションに復帰した時点でＴ
　ＨＡ　９が下降して記録紙ＲＰに接触する。

このような割込処理Ｒ５Ｔ７．５によるキャリッジ１２
の移動および記録紙ＲＰへの記録がなされている間は、
判断１９８の結果が”／ＩＥＳとなるので、受信処理Ｒ
Ｘはこの判断１９８のループに入った状態に置かれる。

一方、割込処理Ｒ５Ｔ７．５は、１口実行する毎に他の
割込の実行を許可している（処理２０３参照）ので割込
処理Ｒ５Ｔ７．５が１口実行されてから、次に実行され
るまでの間で割込処理Ｒ５１’６．５が実行されて、空
領域を持つバッファへのデータの記憶がなされる。

したがって、キャリッジ１２の１往復が終了した時点で
はカウンタＦＵＬＣＮＴが常に１以上の状態になってい
るので、再度ルーチン５ＣＮＣＨＤが実行され、割込処
理Ｒ５Ｔ７゜５が実行されて、−ト述と同様に次の主走
査による記録がなされる。

副走査は後ダミースキャン時に処理１４４〜１４６が実
行され、これによって割込処理Ｒ５Ｔ５．５の副走査処
理か実行されることで行なわれる。

以」二の処理がくり返されて順次記録紙ＲＰに記録され
る。

さて、送信側装置が原稿１枚分の画信号を送出し終って
メソセージキャリアを断つと判断１９７の結果かＮｏと
なり、ＥＯＭ検出ループに入る（判断２０４）。

ＥＯＯ１２検出すると割込処理Ｒ５Ｔ６．５のマスクを
セラ１へして（処理２０５）　、最終の主走査でＴＨＡ
９により記録するライン数を、バッファに記憶したライ
ン数（この場合はアドレスＭＤＭＡＤの値）に基づいて
調べ、その値をカウンタＡ　Ｄ　、Ｉ　ＣＮ　’ｒにセ
ラ１〜し、有効な記録データが記憶されていないバッフ
ァの領域をクリアする（処理２０６）。

そして、後ダミースキャン処理中でカウンタ’ｒ　ＲＳ
　１’　ＣＮにカウンタＡ　Ｄ、Ｊ　ＣＮ　Ｔの値を代
入して最終スキャン時の記Ｂ紙ＲＰの送り量を訓整し、
フラグＦＳＯＲ３Ｔをセラ１へしたのちにルーチンＳ　
ＣＮ　Ｃ１４０を実行して残りの記録を実行する。なお
、最終スキャンが終つてキャリッジ１２がホームポジシ
ョンに復帰するときは、ソレノイド３１がオフされてい
るためにＴ　ＨＡ　９に上昇した状態に置かれている。

この後に、ＭＣＦ信号を３秒間送出しく処理２０８）、
手順が中断するとページエンドであると判断してＰＨＥ
に移行し受信処理ＲＸを終了する。また、次の原稿があ
る場合は、はじめの処理に戻る。

次に、コピーモード時の制御手順を説明する。

オペレータが原稿ＳＰをファクシミリ装置に挿入したの
ちコピーボタン（図示せず）を押下すると、ＣＰＵ４０
は送信モードと同様の初期手順を実行したのちコピー処
理ｃｏｐｙに移行する。なお、この場合送信モードと違
ってソレノイド３１がオンされ、ＴＨＡ９が記録紙ＲＰ
に接触される。

このコピー処理ｃｏｐｙでは、ます、１８ステツプの前
ダミースキャンが行なわれた後に、割込処理Ｒ５Ｔ７．
５がルーチンＣＰＹＲＤ讐Ｒ（第１８Ｃ図参照）に分岐
する。コピー処理ＣＯＰ’ｌｌではアドレス５ＣＮＡＤ
を有効幅管理用のカウンタとして用い、処理２０てアド
レス５ＣＮＡＤに有効幅ステップ数１０２５を代入して
おリ、同＋１４ｉに副走査ステップ数管理用カウンク１
’　ＲＳ　１’　ＣＮに副走査ステップ数１６を代入し
ている。また、原稿読取中であることを示すフラグＦＲ
ＥＡＤをセラ１−する（処理２１１）。

ルーチンｃＯＩ’ＶｌｌＤＩｌｌＲでは、レジスタＤに
１６を代入した（処理２１２）あと、送信モー１−と同
様にしてシフ１−レジスタ５７のデータＤ１を３２ビツ
トから１６ビツ１〜に変換するとともに、この変換動作
が１ビン１−分線る毎に受信モーＩくと同様にしてシフ
トレジスタ５８に転送する。データ転送が１６ビツト分
終了すると処理２１３てティクリメン１〜して（処理２
１４）ルーチ：／　ＣＯＰ’／ＲＤＩＮＲカら抜ケア、
、ｌ。

ルーチンＣ０１）’／　Ｉｔ　Ｉ）Ｉｆ　Ｒが１０２５
回実行口実て、１走査分のコピーが終るとアドレス５Ｃ
ＮＡＴＩの値がＯになり、判断２１５の結果がＹＥＳと
なる。したがって、ＣＰ　’Ｕ４０は信号ＴＡｎをオフ
しく処理２１６）　、アドレス５ＣＮＡｎに１０２５を
再セットして次のスキャンに備え（処理２１７）、カウ
ンタ５ＣＮＣＮＴに後ダミースキャンステップ数１７を
代入しく処理２１８）、ルーチンＲＦＡＩ〕−ＷＲＴＴ
Ｅの処理１／１３にジャンプしてフラグＦＴＡＢＵＬを
リセッ１へするとともにフラグＦＤＭＳＣＮをセラ１へ
して後ダミースキャンに備える。

この後は、送信モー１一時と同様の後ダミースキャンツ
ウエイトおよびスキャン処理が実行さ４しキャリッジ１
２がホー１１ポジシヨンに復帰する。なお、この場合、
割込処理Ｒ５Ｔ６．５がイネーブルされるが実際には割
込処理Ｒ５Ｔ６．５によるデータのやりとりは行なわれ
ない。

コピー処理Ｃ０ＰＹでは、割込処理Ｒ５Ｔ５．５の処理
２］９によってフラグＦＲＥＡ’Ｄがリセラ１−するま
で判断２２０．２２１．２２２およびルーチンＳＣＮＣ
ＭＤのループをくり返して１枚分のコピーを行ない、マ
ルチコピーの場合はルーチン５ＣＮＩＮＩを実行し、で
はじめに戻り、マルチコピーでない場合およびマルチコ
ピーの終了した場合にはメインルーチンＭｌ、に戻って
処理を終了する。

［効果コ 以上のように、本発明によれは送信モード、受信モード
およびコピーモードの各々のデータ処理とキャリッジの
移動処理とを同−割込処理内に包含しているため、各モ
ー１へにおけるデータ処理と方〜・リッジの移動との同
期を適確にとれ、かつ、そのための格別な処理を必要と
しない。また、データ処理とキャリッジの移動処理のお
のおのを実？イさせろ割込信Ｓシを発生する回路および
この割込信号に才９のおの優先順位をつけろための回路
も必要としないという効果を有する。

【図面の簡単な説明】

第１１７１は本発明の−・実施例に係るファクシミリ゛
１（置を示した部全断面図、第２図（ａ）　、　（ｂ）
はサーマルヘッドアレイとその取付部イ４を示し、たそ
れぞれ平面図、正面図、第３図（ａ）、（＋））はサー
マルヘッドアレイのｌ：　−￥７’　＋下ｙ１態様をそ
れぞれ示した正面図−第４図および第５図はブし１ツク
と軸の位置間］系を示（１，へ平面図、第〔１図は十十
青機構の詳Ｓ・■を不し、た甲面図、第７図は側板同側
から見た主走査接摺の１１゛ｒ細を示しまた側面図、第
８図は制御部ＤＰの・例を示し、たフロック図、第９図
（ン〕）〜（川）は、制御部ｎｌｉて（１１号Ｉ）２に
おける各部の動作態様を示しノーｊＩ！ｊ　ｉｒ′／図
、第１０図（、、）　〜（ｓ）は制御部ＤＰがキャリッ
ジを￥１．動するさいにおける各部の動作態様を示した
波形図、第１１図（８）は原稿の有効両面を示し、た部
分図、同図（ｂ）は主走査パルスとしての信号Ｐ２を例
示した波形図、同図（ｃ）はバッファＲＦ＋およびｎ＋
ｒ２のＲＡＭ／１２に１９ける構成を示したメモリマツ
プ、第１２図は本発明の一実施例に係る制御のメインル
ーチンを示したフローチャーｈ、第１３図はスキャンイ
ニシャルルーチンＳ「ＮＴＮＴを示したフローチャーＩ
〜、第１４図は送信処１”［！１’Ｘを示したフローチ
ャート、′！ｒ５１５図は受信処理ＲＸを示し、たフロ
ーチャー１−１第１６図はコピー処理ｃｏｐｙを示した
フローチャー１へ、第１７図はスキャンコマンドルーチ
ンＳ　ＣＮ　ＣＭ　ｌ）を示【−たフローチャート、第
１８Ａ図〜第１８に図は割込処理Ｒ５Ｔ７．５の−・例
を示した７０−チへ・−１〜、第１９Δ図および第１９
丁３図は割込処理Ｒ５Ｔ６．５の−・例を示したフロー
チャー１−１第２０図は割込処理Ｒ５Ｔ５．５の一例を
示したフローチャー１−１第２１図（ａ）および（ｂ）
　ｌｊ：　Ｇ　Ｈ規格１．；お目る伝送信号のフォーマ
ツ１−を示した波形図てあス− ＦＡＸ　　　ファクシミリ装置、ＤＰ　　　制御部。 ／ＩＣ＋　　−（’　Ｉ）　Ｕ　（中央処理装置）、・
１１　・　ＲＯＭ（Ｉｔ−１へ・オンリ・メモリ）、４
２　Φ　ＲＡＭ（ランダｌトアクセス・メモリ）、４３
　・プログラマブルタイマ、４４　　分周回路、４５人
出力回路、／１６，４８．５９　　・　ラッチ回路、／
１７．Ｆｉ７．　５８　　　シフ１〜レジスタ、／１９
カウンタ、５／ｌ　・　円］Ａクロック発生器、Ｒ５Ｔ
５．５゜ＲＳＴ６．５．Ｒ５Ｔ７．５−　割込処理。 第２図 ン 第３図 ２３　　　　　　　　　　　　　２３ 第４図 第５図 第１６図 第７７図 第７８Ｈ図　　　　　　第７８１図 ０３７８Ｂ図ノ （＄　７／３ＢｒｆＪ）

Claims (1)

1. 【特許請求の範囲】 （１）原稿の副走査方向に複数の受光素子を配列した読
   取ヘッドと、記録紙の副走査方向に複数の記録素子を配
   列した記録ヘッドとを主走査機構をなすキャリッジに共
   に搭載し、このキャリッジの１回の往復運動で複数ライ
   ン分の主走査を行なうファクシミリ装置の制御方法にお
   いて、上記読取ヘッドの全素子を１回スキャンするタイ
   ミング毎に割込信号を発生させ、その割込信号に基づき
   マイクロコンピュータに、送信時は１回の主走査で１１
   記読取ヘツドより得られる複数ライン分の両データを各
   ライン分に対応した領域のバッファメモリに記憶する処
   理と、受信時は上記バッファメモリに記憶した複数ライ
   ン分の受信画データを各ラインに対応した上記記録ヘッ
   ドの記録素子に出力して１回の主走査で複数ラインの画
   像を記録紙に記録する処理と、コピ一時は上記読取ヘッ
   トよす得られる複数ライン分の画データを上記バッファ
   メモリを介さずに上記記録ヘッドに転送する処理をそれ
   ぞれ上記キャリッジの移動処理に同期して実行させるこ
   とを特徴とするファクシミリ装置の制御方法。 （２、特許請求の範囲第１項記載において、前記割込信
   号の周期は、少なくとも前記読取ヘッドの読取時間より
   も長く設定することを特徴とするファクシミリ装置の制
   御方法。 （３）特許請求の範囲第１項記載において、前記読取ヘ
   ッドは設定された副走査解像度の２倍の解像度を有し、
   送信時のデータ処理はこの読取ヘッドから得られるデー
   タに論理処理を施して設定された解像度に対応した画デ
   ータを形成する処理を含むことを特徴とするファクシミ
   リ装置の制御方法。