JPS59174970A - 図形エレメント検出方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の技術分野〕 本発明は図形表示処理装置に係シ、特に画面に表示され
た種々の図形エレメントの中から所望の図形エレメント
を検出する図形エレメント検出方式に関する。

〔技術の背景と問題点〕

図形表示処理装置においては、画面に表示された種々の
図形の中の特定の図形エレメントに対して、各種の図形
処理、例えば特定の図形の移動、拡大、縮少、変形、消
去等の図形処理を施すため、所所の図形エレメントの検
出操作が行われる。

第１図は、従来のラスクスキャン型図形表示処理装置の
概略を示したものである。ラスクスキャン型図形表示処
理装置１０の中の表示部１１には図形エレメントＡ、Ｂ
、Ｃが表示されている。図形エレメントＡを検出する場
合は、タブレットのような座標検出装置１２からペン１
３によシス形エレメントＡに近い所にマーカーＭを移動
し座標入力を行う。図形表示処理部１４は、「■図形表
示処理部１４内に格納されている各図形エレメントの座
標データと座標検出装置１２からのマーカーＭの座標デ
ータを基１ｆＣｆログラムによってマーカーＭの座標デ
ータに最も近い座標データをもった図形エレメントの検
出処理を行う。■または座標検出装＠１２からの入力座
標を座標変換後外部制御装置へ送出し、外部制御装置に
よシ、前記図形エレメント検出処理が行われる。」図示
の場合は図形ニレメン）Ａの座標データがマーカーＭの
座標データに近いので図形ニレメン）Ａが検出される。

しかしながら、この従来の図形エレメント検出方式はプ
ログラム演算のため処理が複雑でかつ検出処理に時間が
かかるという問題点があった。

〔発明の目的〕

本発明の目的は、座標検出装置を備えたラスクスキャン
型図形表示処理装置において、簡単な図形データ処理に
よシ各種図形エレメントの中から所望の図形エレメント
を高速に検出することができる図形エレメーント検出方
式を提供するにある。

〔発明の構成〕 上記目的を達成するため本発明の図形エレメント検出方
式では、座標検出装置を備えたラスクスキャン型図形表
示処理装置において、座標検出装置からの図形エレメン
ト検出用座標データにもとづき一定のア・臂−チヤニリ
アを設定するアパーチャエリア設定手段と、図形データ
メモリに格納されている各図形エレメントを順次読み出
し、各図形エレメントのアドレスと識別符号を出力する
図形発生手段と、上記アパーチャエリア設定手段からの
アパーチャエリアと図形発生回路からの図形エレメント
のアドレスを比較し該図形エレメントのアドレスがアパ
ーチャエリア内にあるときにその図形エレメントが検出
されたことをその識別符号によシ通報する比較回路を有
することを特徴とする。

〔発明の実施例〕

本発明の一実施例を第２図〜第４図にもとづき説明する
。

第２図は本発明の一実施例構成図、第３図は表示部に示
されている図形エレメントとアノ４−チャの説明図、第
４図は図形ｒ−タメモリと識別符号の説明図である。

第２図は本発明の図形エレメント検出方式に用いるラス
クスキャン型図形表示処理装置における図形表示処理部
局のブロック図を示しだもので、その他の構成は第１図
に示した、従来のものと同様である。

すなわち、図形データ処理部かには第１図に示したと同
様な表示部１１が接続されてラスクスキャン型図形表示
処理装置を構成し、第１図に示したと同様な座標検出装
置１２から座標データが入力される。

表示部１１には、第３図に示すような三種類の図形エレ
メントＡ、Ｂ、Ｃが表示されているとする０第２図の図
形表示処理部局において、２１は図示しない座標検出装
置１２からの座標データ入力操作を制御する外部装置制
御回路、ｎは表示部１１に表示されている図形ニレメン
）Ａ、Ｂ、Ｃの座標データを格納する図形データメモリ
、乙は図形データメモリｎから各図形エレメントの座標
データを読み出して図示しない表示部１１で表示するに
適した図形データに変換する図形発生回路、Ｕは図形発
生回路ｎが発生した図形データを画像メモリδに格納す
るメモリ制御回路、がは画像メモリ５から読み出された
並列の図形データを直列のビデオ信号に変換するＰ／Ｓ
　（並直列）変換器、ｎは第３図に示すアパーチャＡＰ
を発生するアノ臂−チャ回路、田は図形表示処理部局の
各部分の動作を制御する制御プログラム部、四は図形デ
ータメモリｎ５図形発生回路囚、アノ４−チャ回路等を
制御し所定の図形データ、アパーチャの発生、図形エレ
メントの検出を行うプロセッサ、加は制御信号バス、３
１はデータ信号バスである０インタ一フエイス回路１９
によシ図示しないホストコンピュータに接続される。

図形発生回路ｎは図形制御回路３２、ベクトル発生回路
お、文字発生回路あ、アドレスポインタあからなる。

アパーチャ回路ｎはアパーチャエリアを保持するアパー
チャアドレス部間と比較回路３７からなる。

これらの回路の動作は次に述べる装置全体の動作の中で
説明する。

次に第３図に示されている図形ニレメンｌ−Ａ。

Ｂ、Ｃの中から図形エレメント′Ａを検出する場合を例
にとって、第２図の動作をその検出手順に従って説明す
る。

１、オペレータは、座標検出装置１２（第１図）から、
従来と同様に、啄ン１３によシマーカーλ１の座標入力
データを図形表示処理部加の外部装置制御回路２１によ
シ入力し、図形制御回路囚、メモリ制御回路列、画像メ
モリ２５、Ｐ／Ｓ変換器あを経由して、表示部１１に表
示する（第３図）０２、　オペレータは、表示部１１を
観察しながら波ン１３を移動し、マーカーＭが所望の図
形エレメントＡＯ線上でかつ他の図形エレメントＢ、Ｃ
と重複しない部分に来るように移動する。図示の場合線
分■上にマーカーＭをもってくるのがよい。

３、　マーカーＭが図形エレメントＡ上に来たとき、オ
ペレータはペン１３をペンダウンシ、マーカーＭの座標
データを外部装置制御回路２１を経由してプロセッサ２
９に供給する０ ４、プロセッサ四は、マーカーＭの座標データよシマー
カーＭの座標位置を算出し、あらかじめ設定されたアパ
ーチャの大きさに基づいて、マーカーＭの座標位置から
アパーチャエリアＡＰを設定し、アパーチャ回路ｎのア
・ぐ−チャアドレス部あに格納する。

アノ千−チヤニリアＡＰは、第３図に示すように、マー
カーＭを中心とする一定の領域からなる０その大きさを
小さくすれば他の図形エレメントと重複することが少く
所望の図形エレメントが検出できる。

５、プロセッサ四は、図形制御回路３２を制御して図形
発生回路ｎを図形エレメント検出モードに設定する。図
形エレメント検出モードになると、ベクトル発生回路お
及び文字発生回路あからの図形又は文字アークは、アド
レスポインタ語に格納されるようになる。

６、　プロセッサ四は、図形データメモリｎに格納され
ている各図形エレメントの座標データな順次読み出して
図形制御回路３２にセットする。このとき各図形ニレメ
ン）Ａ、Ｂ、Ｃに対応した識別符号ＩＤを付加する。

７、　図形制御回路３２は、読み出された図形エレメン
トの座標データが図形であるか文字であるかに応じて、
前者はベクトル発生回路３３へ、後者は文字発生回路３
４に供給する０ ８、本実施例の場合は図形であるので、ベクトル発生回
路３３が、各図形エレメントの図形データを発生じてそ
の図形エレメントの識別符号ＩＤとトモニアドレスポイ
ンタあに順次格納する。このとき図形エレメント検出モ
ードであるため、図形データの画像メモリ５への書込み
は行われない０９、　アパーチャ回路ｎの比較回路３７
は、アノクーチャアドレス部あに格納されているアノ４
−チャエリアとアドレスポインタあに格納されている各
図形エレメントの図形データのアドレスを順次比較し、
そのアドレスがアパ−チャエリア内にあるときは図形エ
レメントの検出すなわち割込をプロセッサ四に通報する
。

第３図において、図形ニレメン）Ｂ　、Ｃの座標データ
の示すアドレスはアパーチャエリアＡＰ内にないので、
図形エレメントＢ　、Ｃが読み出されている間は、比較
回路３７によって一致が検出されない。

図形ニレメン）Ａが読み出されると、線■の座標アドレ
スがアパーチャ玉すアＡＰ内にあるので、比較回路３７
は、図形ニレメン）Ａの識別符号ＩＤ囚をプロセッサ四
に割込みによって通報する。

力お、図形データメモリ四からの図形エレメントの座標
データの読み出しは、書き込まれた順すなわち表示部１
１に表示していった順に行われる。

１０、プロセッサ四は、図形エレメント検出の通報を受
けると、その識別符号ＴＤ（Ａ）によシ、もとの図形ニ
レメン）Ａを算出する。

検出された図形エレメントがＡであることが算出される
と、プロセッサ酋は、インターフェイス回路１９を経由
して図示しないホストコンピュータに通報する。ホスト
コンピュータは図形エレメントＡに対して所望の図形処
理を実行する０もしプロセッサ四が大きい処理能力をも
っているものであれば、プロセッサ四の中で図形処理を
行うことができることはもちろんである○また検出する
図形エレメントとしてＡの全体で々く、その一部として
もよい。例えば、第３図で図形ニレメン）Ａの■の線分
だけを検出するようにしてもよいことはもちろんである
。

なお、図形エレメントの識別符号ＩＤは、図形制御回路
へのコマンド設定方式が高速化のためＦｉＦｏ形式に々
るので、どの図形エレメントか認識が必要となるため設
けたものである。通常ＦｉＦ。

のレジスタ数以上の数でサイクリックにカウントした値
を使用すればよい。

第４図は図形データメモリ四と識別符号の１例を示した
ものである０図形データメモリｎは、図示のように、複
数のセグメントに区分され、各セグメントに図形エレメ
ントが図形か文字かを示す図形モード符号の次にその図
形エレメントの座標データが格納されている。したがっ
て、セグメント番号と、そのセグメントにおける所望の
図−形エレメントまでの変位量（デスプレースメント番
号）が指定されれば、その図形エレメ゛ントの格納され
ているメモリ部分が特定される。

そこで、セグメント番号とデスプレースメント番号をそ
の図形エレメントの識別符号とすれば、所望の図形エレ
メントとその座標デ゛−りを格納したメモリを特定する
ことができる。

図形エレメントの中に一部分、例えば図形ニレメン）Ａ
の中の特定の線分■だけを検出する場合は、セグメント
番号と線分■の格納されているメモリ部分のデスプレー
スメント番号を識別符号とすればよい。

〔発明の効果〕

以上説明したように、本発明は、図形発生回路とア・々
−チャ回路を利用し、単に図形エレメントの座標アドレ
スとアパーチャエリアを比較するという簡単なデータ処
理によシ叱形エレメントの検出ができるので、高速かつ
容易に図形エレメント検出を実行することができ、さら
にこれにょシ図形処理におけるレスポンスを向上させる
ことができる。

【図面の簡単な説明】

第１図は従来のラスクスキャン型図形表示処理装置の説
明図、第２図は本発明の図形エレメント検出方式に用い
る図形表示処理部のブロック図、第３図は表示部に示さ
れている図形エレメントとアパーチャの説明図、第４図
は図形データメモリと識別符号の説明図である。 図中、１０は従来のラスクスキャン型図形表示処理装置
、１１は表示部、１２は座標検出装置、１３はペン、１
４は図形表示処理部、１９はインターフェイス回路、加
は本発明の図形表示処理部、２１は外部装置制御回路、
乙は図形ｒ−タメモリ、乙は図形発生回路、Ｕはメモリ
制御回路、５は画像メモリ、局はＰ／Ｓ変換器、ｎはア
パーチャ回路、列は制御プログラム部、四はプロセッサ
、３ｏは制御信号バス、３１はデータ信号パス、３２は
図形制御回路、おけベクトル発生回路、あは文字発生回
路、３５はアドレスポインタ、３６はアパーチャアドレ
ス部、３７は比較回路である。 特許出願人　富士通株式会社

Claims (1)

【特許請求の範囲】
1. 座標検出装置を備えたラスクスキャン型図形表示処理装
   置において、座標検出装置からの図形エレメント検出用
   座標データにもとづき一定のアパーチャエリアを設定す
   るア・ぐ−チャエリア設定手段と、図形データメモリに
   格納されている各図形エレメントを順次読み出し、各図
   形エレメントのアドレスと識別符号を出力する図形発生
   手段と、上記ア・臂−チャエリア設定手段からのアノ＜
   ？−チャエリアと図形発生回路からの図形エレメントの
   アドレスを比較し該図形エレメントのアドレスがア／４
   ’−チャエリア内にあるときに該図形エレメントが検出
   されたことをその識別符号によシ通報する比較回路を有
   することを特徴とする図形エレメント検出方式。