JPS59174064A - 公衆電話機の硬貨処理制御信号発生方式 - Google Patents
公衆電話機の硬貨処理制御信号発生方式Info
- Publication number
- JPS59174064A JPS59174064A JP4943183A JP4943183A JPS59174064A JP S59174064 A JPS59174064 A JP S59174064A JP 4943183 A JP4943183 A JP 4943183A JP 4943183 A JP4943183 A JP 4943183A JP S59174064 A JPS59174064 A JP S59174064A
- Authority
- JP
- Japan
- Prior art keywords
- output
- gate
- control
- pulses
- counter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04M—TELEPHONIC COMMUNICATION
- H04M17/00—Prepayment of wireline communication systems, wireless communication systems or telephone systems
- H04M17/02—Coin-freed or check-freed systems, e.g. mobile- or card-operated phones, public telephones or booths
- H04M17/023—Circuit arrangements
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Computer Security & Cryptography (AREA)
- Signal Processing (AREA)
- Prepayment Telephone Systems (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
本発明は、公衆電話機における硬貨処理制御用の制御パ
ルス′ｆ：’Ａ生ずる方式に関するものである。
ルス′ｆ：’Ａ生ずる方式に関するものである。
公衆電話機における投入硬貨の有無チェックおよび収納
等の硬貨処理動作は、従来、一般に７−ケンス制御回路
によっており１電話局の交換機から課金信号が到来した
後にシーケンス制御動作を行なっているため、課金信号
の到来前Ｖこは、クロックパルスと非則期状態により硬
貨蓄積状態のチェックおよび状態保持を行なうのみであ
り、一旦硬貨蓄積状態の保持を行なった後には、蓄積硬
貨の有無にか＼わらずこの状態を保持するξとにより、
不正操作に基づく不正通話が可能となり易い欠点を生じ
ている。
等の硬貨処理動作は、従来、一般に７−ケンス制御回路
によっており１電話局の交換機から課金信号が到来した
後にシーケンス制御動作を行なっているため、課金信号
の到来前Ｖこは、クロックパルスと非則期状態により硬
貨蓄積状態のチェックおよび状態保持を行なうのみであ
り、一旦硬貨蓄積状態の保持を行なった後には、蓄積硬
貨の有無にか＼わらずこの状態を保持するξとにより、
不正操作に基づく不正通話が可能となり易い欠点を生じ
ている。
本発明は、従来のか＼る欠点を根本的に排除する目的を
有し、オフフックに応じて発生するクロックパルスを２
進カウンタによりカウントのうえ、このカウンタの各カ
ウント出力をデコーダへ与え、硬貨収納前の制御に用い
る複数の第１モード用制御パルスおよび硬貨収納時の制
御に用いる複数の第２モード用制御パルスを連続的かつ
順次に発生させるものとし、課金信号の到来無しのとき
は第１モード用制御パルスの発生のみを反復させる一方
、課金信号の到来有りのときには第１モード用制御パル
スに続いて第２モード用制御パルスの発生も行なわせる
ものとした極めて効果的な、公衆電話様の硬貨処理制御
’ＩＮ号発生刀式を提供するものである。
有し、オフフックに応じて発生するクロックパルスを２
進カウンタによりカウントのうえ、このカウンタの各カ
ウント出力をデコーダへ与え、硬貨収納前の制御に用い
る複数の第１モード用制御パルスおよび硬貨収納時の制
御に用いる複数の第２モード用制御パルスを連続的かつ
順次に発生させるものとし、課金信号の到来無しのとき
は第１モード用制御パルスの発生のみを反復させる一方
、課金信号の到来有りのときには第１モード用制御パル
スに続いて第２モード用制御パルスの発生も行なわせる
ものとした極めて効果的な、公衆電話様の硬貨処理制御
’ＩＮ号発生刀式を提供するものである。
以下、実施例を示す図によって本発明の詳細な説明する
。
。
第１図は、公衆電話機の全構成を示すブロック図であり
、電話局からの局線が接続される線路端子Ｌｌ、Ｌ２間
には、オンフックの場合、フックスイッチＨ８”＆介し
コンデンサＣ１と抵抗器Ｒ１との直列回路が接続されて
いるが、オフフックによりフックスイッチＨ８１および
ダイオードブリッジＤＢ’ｔ＝介し、電源回路ＰＳ、オ
ン状態の切断回路ＬＯＦ 、ダイヤルのインパルス接点
Ｄｉおよび通話回路ＴＫによる直流ループが閉成される
ものとなっている。
、電話局からの局線が接続される線路端子Ｌｌ、Ｌ２間
には、オンフックの場合、フックスイッチＨ８”＆介し
コンデンサＣ１と抵抗器Ｒ１との直列回路が接続されて
いるが、オフフックによりフックスイッチＨ８１および
ダイオードブリッジＤＢ’ｔ＝介し、電源回路ＰＳ、オ
ン状態の切断回路ＬＯＦ 、ダイヤルのインパルス接点
Ｄｉおよび通話回路ＴＫによる直流ループが閉成される
ものとなっている。
また、フックスイッチＨ８１とダイオードブリッジＤＢ
との間には、転極パルスあるいは交流信号等による局か
らの課金信号を受信する受信回路ＳＲが設けてあり、こ
れの受（Ｈ出力を制御回路ＣＮＴへ与えている一方、通
話回路ＴＫに対し並列としてダイヤルの短絡接点Ｄｓが
接続してあり、ダイヤルパルスの送出時にクリック音を
通話回路ＴＫへ与えないものとしである。
との間には、転極パルスあるいは交流信号等による局か
らの課金信号を受信する受信回路ＳＲが設けてあり、こ
れの受（Ｈ出力を制御回路ＣＮＴへ与えている一方、通
話回路ＴＫに対し並列としてダイヤルの短絡接点Ｄｓが
接続してあり、ダイヤルパルスの送出時にクリック音を
通話回路ＴＫへ与えないものとしである。
なお、電源回路ＰＳは、直流ループ閉成時に、ダイオー
ドブリッジＤＢによシ一定極性となったループ電流によ
り局部電源を発生するものであり、発生した局部電源を
制御回路ＣＮＴ、ダイヤル発信阻止用の短絡回路ＤＳＨ
，通話の強制切断に用いる切断回路ＬＯＦ、課金信号受
信カウンタＣＳＣ。
ドブリッジＤＢによシ一定極性となったループ電流によ
り局部電源を発生するものであり、発生した局部電源を
制御回路ＣＮＴ、ダイヤル発信阻止用の短絡回路ＤＳＨ
，通話の強制切断に用いる切断回路ＬＯＦ、課金信号受
信カウンタＣＳＣ。
硬貨収納枚数カウンタＣＰｃおよび、薯積硬貨の不存在
を示す発光ダイオードＬＥＤへ与えている。
を示す発光ダイオードＬＥＤへ与えている。
このほか、制御回路ＣＮＴに対し、オフフックに応じて
リセットパルスを与え、制御回路ＣＮＴをイニシャライ
ズする目的上、フックスイッチＨ８２および微分回路等
を用いたリセットパルス発生回路ＲＰＣが設けである。
リセットパルスを与え、制御回路ＣＮＴをイニシャライ
ズする目的上、フックスイッチＨ８２および微分回路等
を用いたリセットパルス発生回路ＲＰＣが設けである。
第２図は、制御回路ＣＮＴの詳細を示す回路図であり、
オフフックに応じてリセットパルス発生回路ＲＰＣから
’Ｈ”（高レベル）のリセットパルス０が与えられると
、ループ電流の流通に応じて電源が印加され動作状態と
なった発振器Ｏ８Ｃおよび２進カウンタ（以下、カウン
タ）ＣＴは、ＯＲゲートＧ１およびＯＲゲー）Ｇ２の回
路を介してリセット人力Ｒが１Ｈ″となり、リセットさ
しｉつ、ｔ、ＩＪセットハパル■が ％Ｌ″Ｃ低レベル
）へ転するのに応じてり１ツト状態が解除され、発振器
Ｏ８Ｃがクロックパルスの発生を開始するのに伴ない、
第２図における各部の波形全タイミングチャートとして
示す第３図のとおり、インバータＩＮｓ ’ｅ介して与
えられるクロックパルス（０１）をカウンタＣＴがカウ
ントし、各カウント出力（０２）〜（０８）を各々 Ｓ
Ｈ”として２進的に生ずる。
オフフックに応じてリセットパルス発生回路ＲＰＣから
’Ｈ”（高レベル）のリセットパルス０が与えられると
、ループ電流の流通に応じて電源が印加され動作状態と
なった発振器Ｏ８Ｃおよび２進カウンタ（以下、カウン
タ）ＣＴは、ＯＲゲートＧ１およびＯＲゲー）Ｇ２の回
路を介してリセット人力Ｒが１Ｈ″となり、リセットさ
しｉつ、ｔ、ＩＪセットハパル■が ％Ｌ″Ｃ低レベル
）へ転するのに応じてり１ツト状態が解除され、発振器
Ｏ８Ｃがクロックパルスの発生を開始するのに伴ない、
第２図における各部の波形全タイミングチャートとして
示す第３図のとおり、インバータＩＮｓ ’ｅ介して与
えられるクロックパルス（０１）をカウンタＣＴがカウ
ントし、各カウント出力（０２）〜（０８）を各々 Ｓ
Ｈ”として２進的に生ずる。
各カウント出力（０２）〜（０８）中、下位の（０２）
〜（０４）は第１のデコーダＤＥＣＩへ与えられ、上位
の（０５）〜（０８）は第２のデコーダＤＥＣｚへ与え
られており、カウント出力（０２）〜（０４）に基づき
、デコーダＤＥＣＩはタイミングパルス（０９）〜 （
１６） ’ｔ−順次に１Ｈ″として生ずると共に、カウ
ント出力（０５９〜（０８）に基づき、デコーダＤＥＣ
２は硬貨収納前の制御に用いる第１モード用制御パルス
（１７）〜（２４） ｋ順次に発生し、かつ、これに続
いて硬貨収納時およびこれ以降の制御に用いる第２モー
ド用制御パルス（２５）〜（３２）を順次に発生する。
〜（０４）は第１のデコーダＤＥＣＩへ与えられ、上位
の（０５）〜（０８）は第２のデコーダＤＥＣｚへ与え
られており、カウント出力（０２）〜（０４）に基づき
、デコーダＤＥＣＩはタイミングパルス（０９）〜 （
１６） ’ｔ−順次に１Ｈ″として生ずると共に、カウ
ント出力（０５９〜（０８）に基づき、デコーダＤＥＣ
２は硬貨収納前の制御に用いる第１モード用制御パルス
（１７）〜（２４） ｋ順次に発生し、かつ、これに続
いて硬貨収納時およびこれ以降の制御に用いる第２モー
ド用制御パルス（２５）〜（３２）を順次に発生する。
たソし、制御パルス（１７）が’ Ｈ″のとき、ＡＮＤ
ゲートＧＩ７がオンとなり、６４Ｈｚ の周波数を有す
るクロックパルスＱ （３３）が７リツプフロツプ回路
（以下、ＦＦＣ）ＦＦ２のリセット人力Ｒへ与えられ、
これの出力Ｑが％ Ｌ Ｉ＋となっているが、課金信号
の到来無しであれば、受信出力ＣＲが１Ｌ″のま＼であ
り、ＦＦＣ−ＦＦ１がセットされず、これの出力Ｑが−
Ｌ“、インバータＩＮ ２の出力がＳＨｎとなり、ＡＮ
ＤゲートＧ ２１がオンであるため、第１モード用制御
パルス（１７）〜（２４〕中の最終位の制御パルス（２
４）が亀ＨＩＩとなったときにＡＮＤゲートＧ２１の出
力が蟻Ｈ″、ＯＲゲートＧ２２ の出力も １Ｈ″とな
り、ＦＦＣ−ＦＦ２がセットされ、出力Ｑｋ ’Ｈ’と
することにより、これがＯＲゲートＧ２ ｋ介してカウ
ンタＣＴのリセット人力Ｒへ与えられ、これをリセット
するものとなり、これに応じて制御パルス（１７）がＩ
Ｈ”となってＦＦＣ−ＦＦｚ ｋリセットし、これに
よってカウンタＣＴのリセット状態を解除してカウント
を再開させ、第１モード用制御パルス（１７）〜（２４
）の発生を反復させろ。
ゲートＧＩ７がオンとなり、６４Ｈｚ の周波数を有す
るクロックパルスＱ （３３）が７リツプフロツプ回路
（以下、ＦＦＣ）ＦＦ２のリセット人力Ｒへ与えられ、
これの出力Ｑが％ Ｌ Ｉ＋となっているが、課金信号
の到来無しであれば、受信出力ＣＲが１Ｌ″のま＼であ
り、ＦＦＣ−ＦＦ１がセットされず、これの出力Ｑが−
Ｌ“、インバータＩＮ ２の出力がＳＨｎとなり、ＡＮ
ＤゲートＧ ２１がオンであるため、第１モード用制御
パルス（１７）〜（２４〕中の最終位の制御パルス（２
４）が亀ＨＩＩとなったときにＡＮＤゲートＧ２１の出
力が蟻Ｈ″、ＯＲゲートＧ２２ の出力も １Ｈ″とな
り、ＦＦＣ−ＦＦ２がセットされ、出力Ｑｋ ’Ｈ’と
することにより、これがＯＲゲートＧ２ ｋ介してカウ
ンタＣＴのリセット人力Ｒへ与えられ、これをリセット
するものとなり、これに応じて制御パルス（１７）がＩ
Ｈ”となってＦＦＣ−ＦＦｚ ｋリセットし、これに
よってカウンタＣＴのリセット状態を解除してカウント
を再開させ、第１モード用制御パルス（１７）〜（２４
）の発生を反復させろ。
このため、課金信号の到来前には、制御パルス（１７）
〜（２４）により、つぎの制御が行なわれる。
〜（２４）により、つぎの制御が行なわれる。
すなわち、制御パルス（１８）が讐ＨＩＩ となれば、
ＯＲゲートＧ８の出力がｓＨ”となり、ＯＲゲートＧ７
に介したタイミングパルス（１３）〜（１６）との一致
によりＮＡＮＤゲー）Ｇｌｓの出力（３４）が％Ｌ“へ
転じ、蓄積硬貨検知用の信号ＣＣＫ として送出され
、硬貨収納回路ＣＲＣの蓄積硬貨検知用に設けた発光ダ
イオードが発光する。
ＯＲゲートＧ８の出力がｓＨ”となり、ＯＲゲートＧ７
に介したタイミングパルス（１３）〜（１６）との一致
によりＮＡＮＤゲー）Ｇｌｓの出力（３４）が％Ｌ“へ
転じ、蓄積硬貨検知用の信号ＣＣＫ として送出され
、硬貨収納回路ＣＲＣの蓄積硬貨検知用に設けた発光ダ
イオードが発光する。
ついで、制御パルス（２１） 、 （２２）の−Ｈ″に
より、ＯＲゲートＧ９の出力（３６）が２５０ｍ５ｅｃ
の開墾ＨＩＩとな９、このとき蓄積硬貨が無ければ、蓄
積硬貨検知用の発光ダイオードと硬貨軌道を介して相対
向のうえ設けた受光トランジスタの出力に基づく硬貨蓄
積イｈ号ＣＳが１Ｈ″ のため、ＮＡＮＤゲートＧｌ
Ｂの出力かやＬ １′へ転じ、点灯信号ＬＯＮとして送
出され、第１図の発光ダイオードＬＥＤが発光する。
より、ＯＲゲートＧ９の出力（３６）が２５０ｍ５ｅｃ
の開墾ＨＩＩとな９、このとき蓄積硬貨が無ければ、蓄
積硬貨検知用の発光ダイオードと硬貨軌道を介して相対
向のうえ設けた受光トランジスタの出力に基づく硬貨蓄
積イｈ号ＣＳが１Ｈ″ のため、ＮＡＮＤゲートＧｌ
Ｂの出力かやＬ １′へ転じ、点灯信号ＬＯＮとして送
出され、第１図の発光ダイオードＬＥＤが発光する。
なお、課金信号の到来前は、第１モード用制御パルスの
発生を反復するため、発光ダイオードＬＥＤは点滅を行
なうものとなる。
発生を反復するため、発光ダイオードＬＥＤは点滅を行
なうものとなる。
つぎに、制御パルス（２４）が＠ ＨＩＩとなれば、上
述のこおりカウンタＣＴかリセットされ、以上の動作を
反復する。
述のこおりカウンタＣＴかリセットされ、以上の動作を
反復する。
たソし、この際、ＡＮＤゲートＧ２１ により課金信号
の到来有無がチェックされており、課金信号が到来して
いれば、受信出力ＣＲが事Ｈ１１となりＦＦＣ−ＦＦＩ
がセットされ、出力Ｑが隼Ｈｉｔとなって課金イｇ号の
到来有！ｌｌヲ示しているため、ＡＮＤゲートＧ２１が
オフであｔ） 、ＦＦＣ−ＦＦ２がセットされず、カウ
ンタＣＴがカウントを継続するものとなり、制御パルス
（２５）以降が発生し、硬貨収納時の制御へ移行する。
の到来有無がチェックされており、課金信号が到来して
いれば、受信出力ＣＲが事Ｈ１１となりＦＦＣ−ＦＦＩ
がセットされ、出力Ｑが隼Ｈｉｔとなって課金イｇ号の
到来有！ｌｌヲ示しているため、ＡＮＤゲートＧ２１が
オフであｔ） 、ＦＦＣ−ＦＦ２がセットされず、カウ
ンタＣＴがカウントを継続するものとなり、制御パルス
（２５）以降が発生し、硬貨収納時の制御へ移行する。
すなわち、制御パルス（２５〕がＨ”となれば、ＯＲゲ
ートＧらの出力が１Ｈ″となり、ＮＡＮＤゲ−） Ｇ１
５の出力（３４）が％Ｌ”へ転じ、上述と同様に蓄積硬
貨の検知が再度行なわれる。
ートＧらの出力が１Ｈ″となり、ＮＡＮＤゲ−） Ｇ１
５の出力（３４）が％Ｌ”へ転じ、上述と同様に蓄積硬
貨の検知が再度行なわれる。
ついで、制御パルス（２６） 、 （２７）が’ Ｈ″
となれば、ＯＲゲートＧＩＯの出力（４０）が’
Ｈ”となり、トランジスタＱ６をオンとし、駆動値号狐
重ｆ！ｃ’Ｌ”として硬貨収納用のマグネットヲ動作さ
せ、硬貨の収納を行なう。
となれば、ＯＲゲートＧＩＯの出力（４０）が’
Ｈ”となり、トランジスタＱ６をオンとし、駆動値号狐
重ｆ！ｃ’Ｌ”として硬貨収納用のマグネットヲ動作さ
せ、硬貨の収納を行なう。
また、収納硬貨を接点等により検知した硬貨収納信号Ｃ
Ｐが＠ ＨＩＩとなれば、ＡＮＤゲートＧ３０の出力が
１１ Ｈ＃となり、制佃しくルス（２６）とタイミング
パルス（０９）とにより ’Ｈ“となるＡＮＤゲートＧ
１３の出力（３７うによってセットされていたＦＦＣ−
ＦＦ３をリセットし、出力Ｑ’！［−’Ｌ″としてイン
バータＩＮ３の出力を９Ｈ″としＡＮＤゲートＧ３２を
オンとする。
Ｐが＠ ＨＩＩとなれば、ＡＮＤゲートＧ３０の出力が
１１ Ｈ＃となり、制佃しくルス（２６）とタイミング
パルス（０９）とにより ’Ｈ“となるＡＮＤゲートＧ
１３の出力（３７うによってセットされていたＦＦＣ−
ＦＦ３をリセットし、出力Ｑ’！［−’Ｌ″としてイン
バータＩＮ３の出力を９Ｈ″としＡＮＤゲートＧ３２を
オンとする。
なお、この際、出力（３７）はＡＮＤゲートＧ２３にも
与えられ、蓄積硬貨がなけれｊ、ｊ’、硬貨蓄積信号Ｃ
８が喚ＨＩＩのため、同ゲートＧ２３の出力が−Ｈ”へ
転じ、ＯＲグー） Ｇ２Ｌｌ ｆ介してＦＦＣ−ＦＦ５
ｋセットし、出力Ｑの’Ｈ”ｋインバータとしてのＮ
ＯＲゲートＧ２６によシ ｙＬ ＩＩとしたうえ、強制
切断（Ｓ号ＳＯＦ として送出し、切断回路ＬＯＦ ｋ
オフとして直流ループ全開放する。
与えられ、蓄積硬貨がなけれｊ、ｊ’、硬貨蓄積信号Ｃ
８が喚ＨＩＩのため、同ゲートＧ２３の出力が−Ｈ”へ
転じ、ＯＲグー） Ｇ２Ｌｌ ｆ介してＦＦＣ−ＦＦ５
ｋセットし、出力Ｑの’Ｈ”ｋインバータとしてのＮ
ＯＲゲートＧ２６によシ ｙＬ ＩＩとしたうえ、強制
切断（Ｓ号ＳＯＦ として送出し、切断回路ＬＯＦ ｋ
オフとして直流ループ全開放する。
つぎに、制御パルス（２８）が’ ）ｉ ”となれば、
オン状態のＡＮＤゲートＧ３２を通過してトランジスタ
Ｑ？ ’ｆｃ ＯＮとし、駆動作信号ＣＰＤをｙ Ｉ、
ｒｒとして送出し、電磁カウンタ等を用いた硬貨収納枚
数カウンタＣＰＣに登算ヲ行なわせる。
オン状態のＡＮＤゲートＧ３２を通過してトランジスタ
Ｑ？ ’ｆｃ ＯＮとし、駆動作信号ＣＰＤをｙ Ｉ、
ｒｒとして送出し、電磁カウンタ等を用いた硬貨収納枚
数カウンタＣＰＣに登算ヲ行なわせる。
なお、これに先立ち、受信出力ＣＲに、Ｌり ＦＦＣ・
Ｆ Ｆ ４ がセットされ、・出力Ｑが−Ｈ″となって
いれば、ＡＮＤゲートＧ３３がオンとなっていると共に
、蓄積硬貨があれば、反転硬貨蓄積信号Ｃ８Ｉが隼Ｈ”
であり、ＡＮＤケート０２８ もオンになっているた
め、制御パルス（２４）の１１Ｈ″がこれらを通過して
トランジスタＱ８をオンとし ４ Ｌ ＃の駆動信号Ｃ
８Ｄを送出して電磁カウンタ等の課金信号受信カウンタ
Ｃ８Ｃに登算を行なわせたうえ、出力（３７）が１Ｈ″
となれば、ＦＦ”Ｃ−ＦＦ４をリセットシ、トランジス
タＱ８ をオフへ転するものとしている。
Ｆ Ｆ ４ がセットされ、・出力Ｑが−Ｈ″となって
いれば、ＡＮＤゲートＧ３３がオンとなっていると共に
、蓄積硬貨があれば、反転硬貨蓄積信号Ｃ８Ｉが隼Ｈ”
であり、ＡＮＤケート０２８ もオンになっているた
め、制御パルス（２４）の１１Ｈ″がこれらを通過して
トランジスタＱ８をオンとし ４ Ｌ ＃の駆動信号Ｃ
８Ｄを送出して電磁カウンタ等の課金信号受信カウンタ
Ｃ８Ｃに登算を行なわせたうえ、出力（３７）が１Ｈ″
となれば、ＦＦ”Ｃ−ＦＦ４をリセットシ、トランジス
タＱ８ をオフへ転するものとしている。
ついで、制御パルス（３０）が＼・Ｈ”となれば、ＯＲ
ゲートＧ８ｆ通過し、ＡＮＤゲートＧ＋ｓ’！ｆオンと
するため、出力（３４）がＩ Ｌ １１へ転じ、上述と
同様に蓄積硬貨の検知が更に行なわれると共に、ＡＮＤ
ゲートＧ目もオンとなり、タイミングパルス（０９）に
応じて出力（３８〕が！Ｈ″として生じ、ＡＮＤゲート
Ｇ３１ ’ｃオンとすることにより、硬貨の収納が行な
われていなければＦＦＣ−ＦＦ３がセット状態でちり、
出力Ｑが％ ＨＩＩであるため、これがＡＮＤゲートＧ
３１およびＯＲグー）Ｇ２０を通過し、ＦＦＣ−ＦＦ５
ｆセツトして上述と同様に切断回路ＬＯＦをオフとする
。
ゲートＧ８ｆ通過し、ＡＮＤゲートＧ＋ｓ’！ｆオンと
するため、出力（３４）がＩ Ｌ １１へ転じ、上述と
同様に蓄積硬貨の検知が更に行なわれると共に、ＡＮＤ
ゲートＧ目もオンとなり、タイミングパルス（０９）に
応じて出力（３８〕が！Ｈ″として生じ、ＡＮＤゲート
Ｇ３１ ’ｃオンとすることにより、硬貨の収納が行な
われていなければＦＦＣ−ＦＦ３がセット状態でちり、
出力Ｑが％ ＨＩＩであるため、これがＡＮＤゲートＧ
３１およびＯＲグー）Ｇ２０を通過し、ＦＦＣ−ＦＦ５
ｆセツトして上述と同様に切断回路ＬＯＦをオフとする
。
つぎに、制御パルス（３１）が蓼Ｈ″となれば、ＡＮＤ
ゲートＧ１２がオンとなり、タイミングノ（ルス（０９
）に応じて出力（３９）が１Ｈ″となシ、ＮＡＮＤグー
）Ｇｚ４にオンとするため、蓄積硬貨の不存在により硬
貨蓄積信号Ｃ８がｙ ＨＩＩであれば、同ゲ） Ｇ２４
の出力が’Ｌ”へ転じ、催促音送出回路ＷＴＧ を起動
し、変成器ＴおよびコンデンサＣｚｏ ｋ介して周波数
５１２Ｈｚ等の催促音ＷＴ を通話回路ＴＫへ一定時
間送出させる。
ゲートＧ１２がオンとなり、タイミングノ（ルス（０９
）に応じて出力（３９）が１Ｈ″となシ、ＮＡＮＤグー
）Ｇｚ４にオンとするため、蓄積硬貨の不存在により硬
貨蓄積信号Ｃ８がｙ ＨＩＩであれば、同ゲ） Ｇ２４
の出力が’Ｌ”へ転じ、催促音送出回路ＷＴＧ を起動
し、変成器ＴおよびコンデンサＣｚｏ ｋ介して周波数
５１２Ｈｚ等の催促音ＷＴ を通話回路ＴＫへ一定時
間送出させる。
なお、制御パルス（２６） 、 （２７）と（３１）と
の時間関係は、制御パルス（２６） 、 （２７）によ
！ｌｌ硬貨収納マグネットが駆動され、蓄積中の硬貨が
収納されてから、待機中の硬貨が収納レバー直上の蓄積
位も、へ転動して来る寸での所要時間に応じて定められ
る。
の時間関係は、制御パルス（２６） 、 （２７）によ
！ｌｌ硬貨収納マグネットが駆動され、蓄積中の硬貨が
収納されてから、待機中の硬貨が収納レバー直上の蓄積
位も、へ転動して来る寸での所要時間に応じて定められ
る。
ついで、第２モード用制御パルス（２５）〜（３２）中
の最終位の制御パルス（３２）が％Ｈ”となれば、受信
出力ＣＲによりＦＦＣ−ＦＦ１がセットされ、出力Ｑの
％ ＨｎによりオンとなっているＡＮＤ ゲートＣＩ
９ およびＯＲゲートＧ２２を通過し、ＦＦ’Ｃ・ＦＦ
２ ’ｅ上セツトるため、出力Ｑが１Ｈ″へ転じ、Ｏ
ＲゲートＧ２ を介してカウンタＣＴ ｔリセットし
、カウント出力（０５）〜（０８）が亀Ｌ ＩＩ−＼復
するのに応じて制御パルス（１７）がＳＨ″となＩ）、
ＡＮＤゲー）Ｇ＋７にオンとしてクロックパルス［相］
を通過さぜ、ＦＦＣ−ＦＦ２をリセットするのにしたが
ってカウンタＣＴのリセット状態全解除し、以上の動作
を反棹させる。
の最終位の制御パルス（３２）が％Ｈ”となれば、受信
出力ＣＲによりＦＦＣ−ＦＦ１がセットされ、出力Ｑの
％ ＨｎによりオンとなっているＡＮＤ ゲートＣＩ
９ およびＯＲゲートＧ２２を通過し、ＦＦ’Ｃ・ＦＦ
２ ’ｅ上セツトるため、出力Ｑが１Ｈ″へ転じ、Ｏ
ＲゲートＧ２ を介してカウンタＣＴ ｔリセットし
、カウント出力（０５）〜（０８）が亀Ｌ ＩＩ−＼復
するのに応じて制御パルス（１７）がＳＨ″となＩ）、
ＡＮＤゲー）Ｇ＋７にオンとしてクロックパルス［相］
を通過さぜ、ＦＦＣ−ＦＦ２をリセットするのにしたが
ってカウンタＣＴのリセット状態全解除し、以上の動作
を反棹させる。
なお、この際、制御パルス（３２）ｉ−ｊ：、ＯＲゲー
トＣ＋＋に介してＦ’ＦＣ−ＦＦ＋ ”ｋリセットし、
つぎの課金信号到来に応する受信出力ＣＲの発生に備え
る。
トＣ＋＋に介してＦ’ＦＣ−ＦＦ＋ ”ｋリセットし、
つぎの課金信号到来に応する受信出力ＣＲの発生に備え
る。
このほか、制御パルス（１８） 、 （２５） 、 （
３０）が生じたときには、ＡＮＤゲートＧｔ＊もオンと
なり、タイミングパルス（１５）に応じて出力（３５）
Ｔｈ ＹＨ”として生じ、蓄積硬貨信号Ｃ８および反
転蓄積硬貨信号Ｃ８Ｉ を発生するＦ”Ｆ’Ｃを駆動す
るための蓄積チェック信号ＨＣＫ として送出する。
３０）が生じたときには、ＡＮＤゲートＧｔ＊もオンと
なり、タイミングパルス（１５）に応じて出力（３５）
Ｔｈ ＹＨ”として生じ、蓄積硬貨信号Ｃ８および反
転蓄積硬貨信号Ｃ８Ｉ を発生するＦ”Ｆ’Ｃを駆動す
るための蓄積チェック信号ＨＣＫ として送出する。
また’、ＮＯＲゲー）Ｇ２Ｓの入力１へ与えられている
硬貨収納信号ＣＰは、収納金庫が満杯となれば連続的に
１１ Ｈｎとなり、同ゲー）Ｇ２５の出力全塾Ｌ”とし
、入力反転形ＯＲゲートＧ２７の出力をゝ゛Ｈ″とする
ため、このときは未だＮＯＲゲートＧ２６の出力が ｓ
Ｈ”であることにより、ＮＡＮＤゲー）Ｇ２９の出力が
ＩＩＬ ｒｒへ転じ、これを短絡信号５Ｓｆｌ として
送出し、短絡回路ＤＳＨ’ｅオンとしてダイヤル発信を
阻止する一方、硬貨収納信号ＣＰが ６ Ｌ １１であ
っても、相手側の応答に基づく課金係号が到来し、通話
開始信号ＴＩ（Ｓが連続的にｙ Ｈ＋１となれば、ＮＯ
ＲゲートＧ２Ｓの出力を皐Ｌ ＩＩとし、前述と同様に
以降のダイヤル発信を阻止する。
硬貨収納信号ＣＰは、収納金庫が満杯となれば連続的に
１１ Ｈｎとなり、同ゲー）Ｇ２５の出力全塾Ｌ”とし
、入力反転形ＯＲゲートＧ２７の出力をゝ゛Ｈ″とする
ため、このときは未だＮＯＲゲートＧ２６の出力が ｓ
Ｈ”であることにより、ＮＡＮＤゲー）Ｇ２９の出力が
ＩＩＬ ｒｒへ転じ、これを短絡信号５Ｓｆｌ として
送出し、短絡回路ＤＳＨ’ｅオンとしてダイヤル発信を
阻止する一方、硬貨収納信号ＣＰが ６ Ｌ １１であ
っても、相手側の応答に基づく課金係号が到来し、通話
開始信号ＴＩ（Ｓが連続的にｙ Ｈ＋１となれば、ＮＯ
ＲゲートＧ２Ｓの出力を皐Ｌ ＩＩとし、前述と同様に
以降のダイヤル発信を阻止する。
なお、蓄積硬貨の不存在に応じ、反転硬貨蓄積信号Ｃ８
Ｉがｑｒであれば、ＯＲゲートＧ２７ の出力が（ｙＨ
ＩＩとな９、同様にダイヤル発信の阻止が行なわれる。
Ｉがｑｒであれば、ＯＲゲートＧ２７ の出力が（ｙＨ
ＩＩとな９、同様にダイヤル発信の阻止が行なわれる。
一方、ＦＦＣ”ＦＦｓがセットされ、強制切断状態とな
れば、出力Ｑの’Ｈ“が発振器Ｏ８ＣおよびカウンタＣ
Ｔのリセット人力ＲへＯＲゲートＧ＋。
れば、出力Ｑの’Ｈ“が発振器Ｏ８ＣおよびカウンタＣ
Ｔのリセット人力ＲへＯＲゲートＧ＋。
Ｇ２Ｔｈ介して与えられ、オンフック後の再オフフック
によりリセットパルス■が発生し、ＦＦＣ・丁゛Ｆ５が
リセットされる葦で、発振器Ｏ８Ｃ，カウンタＣＴおよ
びデコーダＤＥＣ＋ 、 ＤＥＣ２の動作を停止させる
。
によりリセットパルス■が発生し、ＦＦＣ・丁゛Ｆ５が
リセットされる葦で、発振器Ｏ８Ｃ，カウンタＣＴおよ
びデコーダＤＥＣ＋ 、 ＤＥＣ２の動作を停止させる
。
したがって、硬貨収納処理が硬貨収納前から硬貨収納時
および硬貨収納後にわたり、一連の動作として何なわれ
、不正操作に基づく不正通話を完全に阻止することがで
きる。
および硬貨収納後にわたり、一連の動作として何なわれ
、不正操作に基づく不正通話を完全に阻止することがで
きる。
たｙし、デコーダＤＥＣ＋ 、ＤＥＣＲをゲート回路の
組与合ぜにより構成してもよく、各ゲーＩｆ同等の機能
を有する他のゲートへ置換しても同様であり、各信号の
レベルは条件に応じて定めればよい等、種々の変形が１
仕である。
組与合ぜにより構成してもよく、各ゲーＩｆ同等の機能
を有する他のゲートへ置換しても同様であり、各信号の
レベルは条件に応じて定めればよい等、種々の変形が１
仕である。
以上の説明により明らかなとおジ本発明によれは、硬貨
処理制御が硬貨収納前および硬貨収納時において、一連
の動作として行なわれるため、不正操作が確実に発見さ
れ、不正通話が完全に阻止され・るものとなシ、各種の
公衆電話機へ適用して顕著な効果が得られる。
処理制御が硬貨収納前および硬貨収納時において、一連
の動作として行なわれるため、不正操作が確実に発見さ
れ、不正通話が完全に阻止され・るものとなシ、各種の
公衆電話機へ適用して顕著な効果が得られる。
図は本発明の実施例を示し、第１図は全体のブロック図
、第２図は制御回路の回路図、第３図は第２図における
各部の波形を示すタイミングチャートである。 Ｈ８，Ｈ３・・・・フックスイッチ、ＲＰＣ・・・・リ
セットパルス発生回路、ＣＮＴ・・・・制御回路、Ｏ２
０・・・・発振器、ＣＴ・・・・２進カウンク、ＤＥＣ
＋ 、ＤＥＣ２・・・・デコーダ。 特許出願人 株式会社田村電機製作所代理人 山川政
樹（ほか１名）
、第２図は制御回路の回路図、第３図は第２図における
各部の波形を示すタイミングチャートである。 Ｈ８，Ｈ３・・・・フックスイッチ、ＲＰＣ・・・・リ
セットパルス発生回路、ＣＮＴ・・・・制御回路、Ｏ２
０・・・・発振器、ＣＴ・・・・２進カウンク、ＤＥＣ
＋ 、ＤＥＣ２・・・・デコーダ。 特許出願人 株式会社田村電機製作所代理人 山川政
樹（ほか１名）
Claims (1)
- オフフックに応じて発生するクロックパルスをカウント
する２進カウンタと、該カウンタの各カウント出力に基
づき硬貨収納前の制御に用いる複数の第１モード用制御
パルスｋ ＩＷＣ次に発生しかつ硬貨収納時の制御に用
いる複数の第２モード用制御パルスを前記第１モ〜ド用
制御パルスに続いて順次に発生するデコーダとを備え、
前記第１モード用制御パルス中の最終位の制御パルスに
より課金信号の到来有無をチェックのうえ、前記課金信
号の到来無しのときは前記最終位の制御パルスにより前
記カウンタをリセットして前記第１モード用制御パルス
の発生を反復し、前記課金信号の到来有りのときには前
記第２モード用制御パルス中の最終位の制御パルスによ
り前記カウンタｋ ＩＪ上セツトることを特徴とした公
衆電話機の硬貨処理制御信号発生方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4943183A JPS59174064A (ja) | 1983-03-24 | 1983-03-24 | 公衆電話機の硬貨処理制御信号発生方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4943183A JPS59174064A (ja) | 1983-03-24 | 1983-03-24 | 公衆電話機の硬貨処理制御信号発生方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS59174064A true JPS59174064A (ja) | 1984-10-02 |
Family
ID=12830909
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4943183A Pending JPS59174064A (ja) | 1983-03-24 | 1983-03-24 | 公衆電話機の硬貨処理制御信号発生方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59174064A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0562279U (ja) * | 1992-01-31 | 1993-08-20 | 美津濃株式会社 | バドミントン用ラケットフレーム |
-
1983
- 1983-03-24 JP JP4943183A patent/JPS59174064A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0562279U (ja) * | 1992-01-31 | 1993-08-20 | 美津濃株式会社 | バドミントン用ラケットフレーム |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS5915547B2 (ja) | ダイヤル情報表示装置 | |
| US4969186A (en) | Telephone message waiting system and apparatus | |
| US3548102A (en) | Telephonic remote control arrangement | |
| US4768224A (en) | Single telephone line call forwarding device | |
| JPS59174064A (ja) | 公衆電話機の硬貨処理制御信号発生方式 | |
| JPS583363A (ja) | 端末機器の被呼者応答検出回路 | |
| JPS59174063A (ja) | 公衆電話機のシ−ケンス動作制御方式 | |
| US2236499A (en) | Telephone system | |
| JPS5844688Y2 (ja) | 公衆電話機の滞留硬貨収納装置 | |
| JPS6230362Y2 (ja) | ||
| JPS5816828B2 (ja) | ダイヤル番号制御回路 | |
| JPS6336761Y2 (ja) | ||
| JP3257479B2 (ja) | ダイヤルイン端末装置 | |
| JPS593646Y2 (ja) | 電話機のル−プ制御回路 | |
| JPS5816829B2 (ja) | ダイヤル指転検出方式 | |
| JPS5925546B2 (ja) | 公衆電話機の距離別時間差課金装置 | |
| JPS6227955Y2 (ja) | ||
| JPH09135307A (ja) | 着信応答回路 | |
| JPS5925418B2 (ja) | 公衆電話機の転極信号検出回路 | |
| JPS5917070Y2 (ja) | 自己保持形リレ−の復旧回路 | |
| SU370739A1 (ru) | ВСЕСС^-;-НЛ Л^ МП'{ГШ]-1:::?:НЧЕГ}1ДЯ* Ь''^^:-1-ю~::цА I Ленинградский филиал Центрального научно-исследовательского" института св зи | |
| SU1633512A1 (ru) | Устройство ответа на контрольные вызовы на автоматических телефонных станци х | |
| JPS61184963A (ja) | 電話装置 | |
| JPS60200657A (ja) | 電話機 | |
| JPS6286960A (ja) | 料金収納式電話機 |