JPS59174014A - チユ−ナの受信局メモリ方式 - Google Patents

チユ−ナの受信局メモリ方式

Info

Publication number
JPS59174014A
JPS59174014A JP4849483A JP4849483A JPS59174014A JP S59174014 A JPS59174014 A JP S59174014A JP 4849483 A JP4849483 A JP 4849483A JP 4849483 A JP4849483 A JP 4849483A JP S59174014 A JPS59174014 A JP S59174014A
Authority
JP
Japan
Prior art keywords
signal
memory
level
stored
frequency
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP4849483A
Other languages
English (en)
Other versions
JPH0458204B2 (ja
Inventor
Bunji Moriya
森谷 文治
Michio Nagai
永井 三知夫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Pioneer Corp
Original Assignee
Pioneer Corp
Pioneer Electronic Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Pioneer Corp, Pioneer Electronic Corp filed Critical Pioneer Corp
Priority to JP4849483A priority Critical patent/JPS59174014A/ja
Publication of JPS59174014A publication Critical patent/JPS59174014A/ja
Publication of JPH0458204B2 publication Critical patent/JPH0458204B2/ja
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03JTUNING RESONANT CIRCUITS; SELECTING RESONANT CIRCUITS
    • H03J1/00Details of adjusting, driving, indicating, or mechanical control arrangements for resonant circuits in general
    • H03J1/0008Details of adjusting, driving, indicating, or mechanical control arrangements for resonant circuits in general using a central processing unit, e.g. a microprocessor

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Channel Selection Circuits, Automatic Tuning Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明はチー−すの受信局メモリカ式に関し、特にプリ
セット選局自在なチ、−−すにおける受信局のオートメ
モリ方式に関するものである。
プリセット選局自在なチューナにあっては、予めスギャ
ン又はシーク等の周波数掃引による受信局探索機能を用
いて受信信号を検知し、当該掃引を一時中止してその時
の受信周波数に対応した周波数信号をメモリに記憶し、
再び掃引全開始して受信信号を検知して行くという方法
がある。この方法では、メモリの容量に限界がある場合
、受信バンドの全周波数に亘って掃引をなす前にメモリ
容量を越えてしまうことがあり、よって、掃引を行わな
かった残余の周波数帯により大きな電界強度を有する放
送局が存在している時には、この放送局の受信がプリセ
ット選局できないという欠点がある。
本発明はこのような従来のものの欠点を除去するために
なでれたもので、受信バンド内における受信信号レベル
が最大の放送局からメモリ容量の範囲内で順次プリセッ
トすることができるチー−すの受信局メモリカ式を提供
することを目的としている。
本発明による受信局メモリカ式は、受信周波数バンド内
の受信をなすへ〈受信周波数の掃引をなす周波数掃引手
段と、この掃引期間に所定レベル以上の受信信号が得ら
nだときにこの受信信号レベル及びその周波数に夫々対
応したレベル信号及び周波数信号を発生する信号発生手
段と、これらレベル及び周波数の各信号を夫々記憶する
メモリとを有し、このメモリへ記憶すべき信号の発生回
数がこのメモリ容量を越えた時に、現メモリ内容のレベ
ル信号と信号発生手段により現在発生されている現レベ
ル信号とを比較してこの現レベル信号が現メモリ内容の
レベル信号の最小のものより大きい場合に、現レベル信
号を当該最小のレベル信号と置換して記憶するように制
御してなることを特徴としている。
以下に本発明を図面を用いて説明する。
第1図は本発明の原理を示す概略ブ07り図であり、ア
ンテナ受信信号はノロントエンド1においてI F(中
間周波数)信号に変換されてIFアンプ2に入力さ扛る
。IFアンプ2の出力は検波器3にて検波さnオーディ
オ信号に復調さnる。
フロントエンド1における図示せぬRF同調回路の同調
周波数や局部発振器の発振周波数がL) L L(フー
イズロンクドループ)回路4の出力により制御されるよ
うになっておパいわゆるP L L 7ンセザイザ方式
のチー−す構成とされている。
本例では、プリセットメモリ動作指令のための指令器5
が設けらnでおり、この指令出力により掃引制御器6が
活性化されて受信/・ントの最小周波数から最大周波敬
重での受信が可能なように、P L L 4への制御信
号(P L L内のプログラマブルディバイダの分周比
制御のための信号を相称する)が自動的に可変されて受
信周波数の掃引が行わnるようになっている。
11帽゛アンプ2におけるIFキャリャレヘルがレベル
検出器7において検出されるが、予め設定された可聴限
界点レベル以上のギヤリヤが存在している時たけキャリ
ヤレベル検出信号が導出されるようになっている。この
検出信号はA、 / I) (アナ[コグ−ディジタル
信号)変換器8においてディ7タル化さ几ノモIJI(
、/W制御器9を介してり、信号(1,1”−1−ヤリ
ャレベルに対応したレベル信号)を記憶するメモリ10
へ書込ま汎る。この時の受信周波数を示す周波数信号(
f、信号とする)が掃引制御器6から制御器9を介して
f8メモリ11へ書込捷れる。
メモリ回数割数器12が設けられており、メモリ10.
1.1への書込回数が順次計数でれてメモリ容量に書込
回数が達した時に、所定信号を発生して演算処理器13
へこの信号を送出する。この演算処理器]3においては
、メモリ書込回数がメモリ容量を超えた場合、A/D変
換器8からの現しS信号が以前に入力さ汎て記憶されて
いる現メモリ内容のL8信号と比較され、その最小値よ
り現し8信号が更に小で6iば何等メモリ内容を変更せ
ず、逆に最小値よシ大であれば最小値のLs倍信号メモ
リから除外してその代りにこの現Ls信号をメモリへ書
込む機能を有する。メモリ11においても、その時の現
f8信号が最小レベル信号L3に対応して記憶されてい
るf3信号と置換されるのである。
第2図は第1図のフロックの動作を示すノロ−チャー1
・である。指令器5からの指令信号に応答して計数器1
2が「0」にリセットされると共に、受信・・ントの最
小周波数から掃引が開始される(図の(8)、(B)に
相当)。(Qのステップにおいて、最大周波数まで達し
たか否かが判断され、達していなければ受信状態となる
。この受信状態(1))では、局間ノイズを排除するた
めにオーティオ出力がミー−ティングされるようになっ
ているが特に図示しない。
(匂においては、メモリへの書込回数がメモリ容量(本
例では5とする)に達したか否かが判別される。これは
計数器12の出力により行われるようになっている。メ
モリ容量5に達していない場合fd(F)へ進み、I、
8及びf、の両信号が各メモリ川。
月へ夫々書込捷れる。この場合、(Glに示すように各
メモリ40 、11においてU L31.fsのメモリ
内容が1Fキヤリヤレベルの大きい順に並べ直される3
゜この動作をL8レベルによるノート動作と称し演算処
理器13にて行われる。ステップ(−])において、計
数器J2の内容をまたけ増大せしめて再び(Oのステッ
プへ進み以上の動作を繰返す。
書込回数かメモリ容量を越えるとステップ(1)へ移行
し、その後のL8信号が現メモリ内容のT、S信号と比
較され小であれはステップC)へ戻る。−力、現し8信
号が現メモリ内容のL3信号の少くとも1つよりも犬で
あnは、(J)へ移行して現し3信号(dメモリ内容の
LS信号のうちどれよりも犬であるかの判定か行われる
。こXで、現Ls信号をL8(Nとし、メモリ内容のL
S信号を犬なるものから順次L3(1,) 。
Ls(2) 、Ls(3) 、Ls(4)、L3(5)
とすると、ステ、プ(J)において、 L8(2) > Ls(N) > L8(3)と判定さ
れれは、Ls(3)= Ls(4) 、Ls(4)−1
,5(5) 。
LS(F))−メモリから外す、という操作が行わ汎る
そして、メモリ内の空いfc、Ls(3)の個所にLS
G−N)を書込み新たにL S (3)と定義するが、
fs用のメモリ11においても同様な/フト及び置換が
なされる。こ汎がσつ及び(Llのステップであり、(
■)〜(Llが演算処理器J3にて行われるようKなっ
ている。しかる後に再びステップ(Qへ戻る。
受信周波数の掃引が最大周波数に達するとへΦへ進み、
受信レベル順にメモリ内で並べられていた1、S及びf
8テータを周波数順(周波数の低い順)に並べるかげ、
によるノート動作)否かを判断しく外部指令による)、
そうであれば(Nでそのノー[・動作をなす。そうでな
けれはその脣\プログラムは終了することになるのであ
る。
第3図はある地域における所定受信バ/]・内の■Fキ
ャリャレヘルの1例を示す図であり、この例を用いて本
発明の方式の具体的動作を説明する。
最低周波数fminから掃引を開始すると、先ず可聴限
界点VT以上の受信局αが受信さ汎そのり、及びf8信
号を夫々L3(1)、fs(j−)としてメモリする。
次に受信局りか受信され、同様にLs(2) 、f 5
(2)がメモリされるが、LS(1)とI、5(2)と
のレベル比較を行ってLs(2)がより犬であるから6
局をLs(1) 、 fs(1,)と定義しσ局−t 
JJS (2) 、 fs (2)と定義して順次メモ
リする。
0局はv、1.レベル以下であるので無視されて、次の
局d −fを順次レベル順にメモリすることになる。
1局を受信するとメモリ容量限界に達しているので、現
メモリ内容の最小値の局aのテークをメモリから除外し
新たに1をメモリする。局んに対しても同様である19
以上の動作がLsソートであれば、メモリの各チャンネ
ルCl−11〜CI−T5には、順次(t 、 1 、
 A 、 e及びhとなる如く記憶される。jSノート
であれば、各チャンネルCHI〜CH5には順次、h、
cl、e、g、hとなる4口く記憶される。
斜上の如く、本発明によれば受信局のプリセットメモリ
が全て自由に行えると共に電界強度の高い順にメモリ容
量の範囲でグl/セット可能となるから、いずれの受信
エリアにあっても常に簡単に電界強度の大きな放送局を
受信するようにすることができる。特に車載用チー−す
では受信エリアが常に移動するので、本発明の方式を用
いれば直ちにグリセノドメモリが可能となってグリセノ
ド操作の煩雑きかずへて解消されることKなる。寸だ、
レベル優先としてメモリされるようにすれば受信者は高
感度での受信が常に可能となる利点もある。
尚、第1図の装置はいわゆるマイクロコンビ、−一夕等
により容易に実現可能であることは明白である。
【図面の簡単な説明】
第1図は本発明の原理を示す概略ブロック図、笛2図は
本発明の〜実施例のフローチャート、第3図は本発明の
具体的動作を説明するための放送局の電界分布状態の例
を示す図である。 主要部分の符号の説明 4・・・・・P L L     6−・ −掃引制御
器7− ・−・レベル検出器 1.0 、11   メ
モリ12′・ メモリ回数計数器 13 ・・・・演算
処理器用願人 パイオニア株式会社 代理人 弁理士藤村元彦(外1名) 纂1図 第3図 帆2図

Claims (1)

    【特許請求の範囲】
  1. 予め記憶されている受信局を示す信号をメモリから呼出
    して選局をなすようにした自動選局可能なチューナにお
    ける受信局メモリ方式であって、受信周波数バンド内の
    受信をなすべく受信周波数の掃引をなす周波数掃引手段
    と、この掃引期間において所定レベル以上の受信信号か
    得らnfvときにこの受信信号レベル及びその受信周波
    数に夫々対応しり1ノベル信号及び周波数信号を発生す
    る信号発生手段と、前記レベル及び周波数の両信号を夫
    々記憶するメモリとを有し、前記メモリへ記憶すべき信
    号の発生回数がこのメモリ容量を越えた時に、現メモリ
    内容のレベル信号と前記信号発生手段により現在発生さ
    れている現レベル信号とを比較してこの現レベル信号が
    現メモリ内容のレベル信号の最小のものより大きい場合
    に、前記現レベル信号を前記最小のレベル信号と置換し
    て記憶するように制御中七十今≠してなることを特徴と
    するメモリカ式。
JP4849483A 1983-03-23 1983-03-23 チユ−ナの受信局メモリ方式 Granted JPS59174014A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP4849483A JPS59174014A (ja) 1983-03-23 1983-03-23 チユ−ナの受信局メモリ方式

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4849483A JPS59174014A (ja) 1983-03-23 1983-03-23 チユ−ナの受信局メモリ方式

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP11218594A Division JPH06318847A (ja) 1994-04-27 1994-04-27 チューナの受信局プリセット装置

Publications (2)

Publication Number Publication Date
JPS59174014A true JPS59174014A (ja) 1984-10-02
JPH0458204B2 JPH0458204B2 (ja) 1992-09-16

Family

ID=12804932

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4849483A Granted JPS59174014A (ja) 1983-03-23 1983-03-23 チユ−ナの受信局メモリ方式

Country Status (1)

Country Link
JP (1) JPS59174014A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0256877A2 (en) * 1986-08-19 1988-02-24 Pioneer Electronic Corporation Reception sensitivity control system in a sweeping radio receiver
JPH01144718A (ja) * 1987-11-30 1989-06-07 Alpine Electron Inc プリセット型車載用ラジオ受信機
JPH01149514A (ja) * 1987-12-04 1989-06-12 Alpine Electron Inc 車載用ラジオ受信機
DE4042143A1 (de) * 1990-05-23 1991-11-28 Pioneer Electronic Corp Verfahren zur voreinstellung einer sendestation bei radioempfaengern

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57152833U (ja) * 1981-03-20 1982-09-25

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57152833U (ja) * 1981-03-20 1982-09-25

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0256877A2 (en) * 1986-08-19 1988-02-24 Pioneer Electronic Corporation Reception sensitivity control system in a sweeping radio receiver
JPH01144718A (ja) * 1987-11-30 1989-06-07 Alpine Electron Inc プリセット型車載用ラジオ受信機
JPH01149514A (ja) * 1987-12-04 1989-06-12 Alpine Electron Inc 車載用ラジオ受信機
DE4042143A1 (de) * 1990-05-23 1991-11-28 Pioneer Electronic Corp Verfahren zur voreinstellung einer sendestation bei radioempfaengern

Also Published As

Publication number Publication date
JPH0458204B2 (ja) 1992-09-16

Similar Documents

Publication Publication Date Title
US4509203A (en) Auto tuning receiver with a tuning information memory
JPS63194407A (ja) テレビジョン受像機用同調装置
EP0256877B1 (en) Reception sensitivity control system in a sweeping radio receiver
KR0138916B1 (ko) 텔레비젼 수상기용 동조장치
EP0125717B1 (en) Broadcast receiver with automatic broadcast station storage
US4403344A (en) Receiver having program reserving function
JPS59174014A (ja) チユ−ナの受信局メモリ方式
DE69802718T2 (de) Kanalauswahlsteuerung in einem Selektivrufempfänger
US4270217A (en) Processor controlled, service selecting, AM/FM scanning radio receiver
US4398304A (en) Scanning radio receiver including detector circuit for AM and FM reception
JPS6130772B2 (ja)
JPH1168519A (ja) 受信機の自動選局装置
KR950013308B1 (ko) 선택 호출 수신기 및 그 제어 방법
JPH0362048B2 (ja)
JPS63276912A (ja) ラジオ受信機の自動選局装置
JPS5446415A (en) Automatic channel selector
JPS6149853B2 (ja)
JPS5864819A (ja) ラジオ受信機
JP2673838B2 (ja) ラジオ受信機
JPH0233405Y2 (ja)
JPS59221039A (ja) 無線通信機
JPS58120318A (ja) 車両用ラジオ受信機の自動選局装置
JPS6251543B2 (ja)
JPS634729B2 (ja)
JPS607220A (ja) シンセサイザ受信機