JPS59172252A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPS59172252A
JPS59172252A JP58045944A JP4594483A JPS59172252A JP S59172252 A JPS59172252 A JP S59172252A JP 58045944 A JP58045944 A JP 58045944A JP 4594483 A JP4594483 A JP 4594483A JP S59172252 A JPS59172252 A JP S59172252A
Authority
JP
Japan
Prior art keywords
wiring layer
layer
film
insulating layer
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP58045944A
Other languages
English (en)
Inventor
Michio Yamashita
道男 山下
Minoru Enomoto
榎本　実
Toshihiko Sato
俊彦 佐藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Microcomputer System Ltd
Hitachi Ltd
Original Assignee
Hitachi Ltd
Hitachi Microcomputer Engineering Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd, Hitachi Microcomputer Engineering Ltd filed Critical Hitachi Ltd
Priority to JP58045944A priority Critical patent/JPS59172252A/ja
Publication of JPS59172252A publication Critical patent/JPS59172252A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01024—Chromium [Cr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01042—Molybdenum [Mo]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔技術分野〕 本発明けＡノ配線層上に半田電極全形成する電極構造を
備えた半導体装置に関するものである。
〔背景技術〕
フリップチップ型の半導体装置では、外部接続用の電極
に所謂半田バンプを採用している。この半田バンプけ、
第１図に示すように、半導体基板１上の船縁層２上に形
成したＡ！配線Ｎ３上に半田４を球形に固着した構成で
あり、一般にけＡｔ配線層３上の層間絶縁層５に導通穴
６を形成しかつその上に順に０ｒ１０ｕ／Ａｕの多層膜
７を形成して半田との濡ね性を確保しに上で半田バンブ
４を形成している。
ところで、前記した構成において、Ｃｒ／Ｃｕ／Ａｕの
多層膜７は通常マスク蒸着法によって形成しているが、
その膜厚１ｌｉ１μｍと薄い六めに導通穴６の端部にお
いて同図に示すような段切ｉ７ａが発生し易い。この段
切れが生ずると、Ａｌ配線層３と半田バンプ４とが直接
接触されることにな如、半田ＫＡｌが吸わわる現象（マ
イク１／−ジョン）が生じて信頼性が低下するという問
題が生じる。
こわに対処するためには多層膜７に段切ねが生じないよ
うにすれはよく、このため段切ねの原因と力る導通穴６
の急傾剰の側面を緩やか１４のにすればよい。即ち、導
通穴６の形成方法を従来のドライエツチング方法からウ
ェットエ、Ｖチング或いはドライエツチングとウェット
エツチングを併用した方法に変えることが考えられる。
しかしこの方法ではＡ！配線層３がエツチング液にさら
さ釣るためにエツチング液の選析に制約を受けて工、ソ
チレイトの高い液の使用が困難になる。この結果、エツ
チング時間が長くなると共に、これにより層間絶縁層５
とホトレジスト（同図では仮想線で示している）８との
間に剥わが生じてマスク機能が低下され導通穴６０寸法
精度が低下するという問題が生じる。このため、ホトレ
ジストには密着性の良好々ネガレジヌトしか使用できず
、ホトマスクの変更等が必要になる。
〔発明の目的〕
本発明は層間絶縁層に形成する導通穴の加工を迅速にか
つ容易に有力うことができる一方で、マイグレーション
等の不具合を確実に防止し、これにより微細かつ高精度
でしかも高信頼性の電極構造を提供することを目的とし
ている。
本発明の前記々らびにその他の目的と新規力行ｇＪｌハ
、本明細省の記述および添伺図面からあきらかに々るで
あろう。
〔発明の概要〕
本願において開示される発明のうち代表的がものの概要
を節部に説明すれば、下記のとおりである。
Ａ７配線層の上面にＴｉｅＸＭｏ　等の異種金属膜を形
成し、この異種金属膜によりＡ４配線層を工１．チンダ
液から保護してエツチング液の選析の制約をカくす等加
工を容易彦ものにし、かつ一方では異種金属膜によシマ
イグレーションを防止して信頼性を向上させるものであ
る。
実施例 第２図は本発明の半導体装置の電極構造を示す図であり
、１２は半導体基板１１上に形成しに例：えはフィール
ド酸化膜等の絶縁層で、Ａｔ配線層１３はこの絶縁層１
２上に所要のパターンに形成している。このＡ４配線層
１３の上面にはＴｉＷ（チタン・タングステン）やＭｎ
（モリブデン）等のＡノとけ異方る（異種）金属膜１４
を薄く形成している。更にその上にはシリコン酸化膜（
Ｓｔ０２）等の層Ｉ′￥ｉｌＷｅｗ一層１５を形成して
Ａｔ配線層１３を機っている。そして、電極形成箇所に
おいて前記層間絶縁層１５に導通穴１６を形成し、更に
その上に０ｒ１０ｕ／Ａｕの多層膜１７を被着しに上で
球状の半田バンプ１Ｂを形成固着している。
第３図（Ａ）〜（巧は前記を枠構造の製造工程を示す。
先ず、同図（Ａ）のように、半導体基板１１の主表面の
フィールド酸化膜等の絶縁層１２上にＡ４層１３を蒸着
し、更にその上にＴｉｅ、Ｍｏ　等の異種金属膜１４を
遊着する。その上でＡｌ配線層１３に相当するパターン
にホトレジスト膜１９を形成する。
次いで、同図（Ｂ）のようにＡｔ配線層Ｌ３ｆｆ：異種
金属膜１４と共にエツチングする。そして、ホトレジス
ト膜１９を除去しｆＣ後に同図（０）のように、バイア
スヌバ、Ｖり法によりｉ開動縁層１５として６１０２等
を堆積形成し、Ａｌ配線層１３や異種金属膜１４を覆う
。
次に同図の）のように、層間絶縁層１５上にホトレジス
ト膜２０を形成した上で、Ａｔ配線層１３上の電極形成
箇所に窓２１を開口する。そして、この窓２１を利用し
て層間絶縁層１５をエツチングし導通穴１６を形成する
。このエツチングにはドライエツチング法を採用しても
よく、またフッ酸系のエッチレイトの高いエツチング液
を用いたウェットエツチング法を採用してもよい。いす
ねにしても、Ａｔ配線層１３上面の異種金属層１４を露
呈婆せる。
その上で同図（Ｋ）のようにホトレジスト膜２０を除去
した後にＯｒ　／　Ｏｕ　／　Ａ　ｕの各層から々る多
層膜１７を導通穴１６にマスク蒸着する。次いで同図便
）のように半田１８を導通穴１６に固着し、これを一旦
加熱溶融することにより第２図に示した雷、枠構造が形
成できる。
以上の構成によれは、例えは導通穴１６をドライエツチ
ング法により形成することにより導通穴１６の側面傾臼
が急になシ多層膜１７ＶＣ段切りが生じることがあって
も、異種金属膜１４により半田バンプ１８とＡ７配線層
１３の直接接触が防止できしかも異種金属膜１４がバリ
ヤ作用を発揮してＡｌから半田への吸収、即ちマイグレ
ーションが防止されるので、電極構造の信頼性を向上す
ることができる８ 一方、導通穴１６′ｆ！：ウェットエッチング法により
形成しても、Ａｔ配線層１３は異種金属膜１４によって
エツチング液との直接接触が防止されるので、工、Ｖチ
ング液にフッ酸系のエッチ【／イトの高いものを使用し
てもＡ／ｉ配線層１３の表面が損傷されることは彦い。
したがって、このエツチングを短時間で完了させること
ができ、これにょシホトレジヌト膜２０にポジレジスト
を使用しても膜剥れが生ずることば力＜、微細な加工を
高精度に行なうことができる。
以上、本発明者によってなされた発明を実施例にもとづ
き具体的に説明し−ｆＣが、本発明は上記実施例１に限
定されるものではなく、その要旨を逸脱しカい範囲で種
々変更可能であることはいう壕でもない。例１えば、多
層膜と半田バンプとの間のバリアメタルとして、Ｔ１・
Ｗ、Ｍｏの他に、高融点金属、高融点金属の合金、クロ
ムｃｒｙどを用いることができる。また、多層膜や層間
絶縁膜の材料は種々のものを用いることができる。
〔効果〕
以上のように本発明の半導体装置では次のよう力効果が
得られる。
（１）Ａｌ配線層上に異種金属膜を形成しているので、
多層膜に段切れが生じても半田とＡｌとの直接接触が防
止でき、マイグレーションを防止して電極の信頼性を向
上することができる。
（２）ｈｔ配線層上に異種金属膜を形成しているので、
エツチング液とＡｔ配線層との直接接触を防止してエツ
チング液によるＡｔ配線層の損傷が防止できるので、エ
ツチング液の選択の自由度を高める一方でエッチレイト
の高いエツチング液の使用を可能にし、これにより導通
穴の加工時間の短縮を図ると共にホトレジストの剥れを
防止して加工精度を向上することができる。
【図面の簡単な説明】
第１図は従来の電、極構造の断面図、 第２図は本発明に係る電極構造の断面図、躯３図（ハ〜
（Ｆ）け製造工程を示す図である。 １１・・・半導体基板、１２・・・絶縁層、１３・・・
Ａｌ配線層、１４・・・異種金属膜、１５・・・層間絶
縁層、１６・・・導通穴、１７・・・多層膜、１８・・
・半田バンプ。 第　　１　　図 第　　２　図 第　　３　　図 第　　３　図

Claims (1)

  1. 【特許請求の範囲】 １、　Ａノ配線層上に半田バンプを固沼形成した霜極拵
    造を有する半導体装置において、前記Ａｔ配線層の上面
    に窩融点金属又はその合金又はクロムから斤る膜を形成
    Ｌｆｃことを特徴とする半導体装置。 ２、Ａｔ配線層の上に層間絶縁層を有］、この層間絶縁
    層に設けた導通人金通して半田バンブを形成Ｌ″″７す
    る特許請求の範囲第１項記載の半導体装置。 ３、導通穴においてＡｔ配線層上にＣｒ／Ｃｕ／Ａｕ等
    の多層膜を形成して力る特許請求の範囲第２項記載の半
    導体装置。
JP58045944A 1983-03-22 1983-03-22 半導体装置 Pending JPS59172252A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP58045944A JPS59172252A (ja) 1983-03-22 1983-03-22 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP58045944A JPS59172252A (ja) 1983-03-22 1983-03-22 半導体装置

Publications (1)

Publication Number Publication Date
JPS59172252A true JPS59172252A (ja) 1984-09-28

Family

ID=12733382

Family Applications (1)

Application Number Title Priority Date Filing Date
JP58045944A Pending JPS59172252A (ja) 1983-03-22 1983-03-22 半導体装置

Country Status (1)

Country Link
JP (1) JPS59172252A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6461935A (en) * 1987-09-02 1989-03-08 Mitsubishi Electric Corp Semiconductor device
WO1996021944A1 (en) * 1995-01-13 1996-07-18 National Semiconductor Corporation Method and apparatus for capping metallization layer

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5815254A (ja) * 1981-07-20 1983-01-28 Mitsubishi Electric Corp 半導体素子の製造方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5815254A (ja) * 1981-07-20 1983-01-28 Mitsubishi Electric Corp 半導体素子の製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6461935A (en) * 1987-09-02 1989-03-08 Mitsubishi Electric Corp Semiconductor device
WO1996021944A1 (en) * 1995-01-13 1996-07-18 National Semiconductor Corporation Method and apparatus for capping metallization layer

Similar Documents

Publication Publication Date Title
EP1032030B1 (en) Flip chip bump bonding
US6387793B1 (en) Method for manufacturing precision electroplated solder bumps
JP6406975B2 (ja) 半導体素子および半導体装置
JPS6149819B2 (ja)
JPH07502147A (ja) はんだバンプの製造方法および相互接続システム
KR19990088458A (ko) 반도체장치및그제조방법
JP3053675B2 (ja) 半導体装置およびその製造方法
JPH04229618A (ja) 集積回路デバイスの接点及びその形成方法
JPS59172252A (ja) 半導体装置
TW201934810A (zh) 半導體裝置之形成方法
JPH06342796A (ja) 突起電極の形成方法
JPH01191451A (ja) 半導体装置の製造方法
JP2644079B2 (ja) 半導体集積回路
JPH01238044A (ja) 半導体装置
JPS58192351A (ja) 半導体装置の製造方法
JPH0574773A (ja) 半導体集積回路装置およびその製造方法
JPS62136857A (ja) 半導体装置の製造方法
JPS5913345A (ja) 半導体装置
JP2699389B2 (ja) 半導体装置の製造方法
JPH0715909B2 (ja) 半導体装置の製造方法
JPS6240770A (ja) 半導体装置の製造方法
JPH0878523A (ja) 半導体装置およびその製造方法
JP2004071679A (ja) 半導体素子の電極およびその製造方法
JPH05144814A (ja) 半導体集積回路装置の製造方法
JPH06163705A (ja) 導電膜積層配線構造を有する半導体装置