JPS59171379A - マルチチヤンネル同期保護回路 - Google Patents

マルチチヤンネル同期保護回路

Info

Publication number
JPS59171379A
JPS59171379A JP58044174A JP4417483A JPS59171379A JP S59171379 A JPS59171379 A JP S59171379A JP 58044174 A JP58044174 A JP 58044174A JP 4417483 A JP4417483 A JP 4417483A JP S59171379 A JPS59171379 A JP S59171379A
Authority
JP
Japan
Prior art keywords
sync
pulse
gate
circuit
5ync
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP58044174A
Other languages
English (en)
Inventor
Moriji Izumida
守司 泉田
Kazuhiro Sato
和弘 佐藤
Shusaku Nagahara
長原 脩策
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP58044174A priority Critical patent/JPS59171379A/ja
Publication of JPS59171379A publication Critical patent/JPS59171379A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00Details of television systems
    • H04N5/76Television signal recording
    • H04N5/91Television signal processing therefor
    • H04N5/93Regeneration of the television signal or of selected parts thereof
    • H04N5/932Regeneration of analogue synchronisation signals

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Television Signal Processing For Recording (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の利用分野〕 本発明はマルチチャンネルの磁気記録再生装置に関する
ものであり、ドロップアウト等により同期パターンが同
時に誤まる確率を少なくするとともに隣接トラックの同
期を使用して同期パターンを保護する記録再生回路に関
するものである。
〔従来技術〕
最近、音声等のアナログ信号の記録再生にディジタル処
理(PCM)方式が採用されている。これは第1図に示
すように、入力の音声等のアナログ信号をアナログディ
ジタル変換(A/D)L、マルチチャンネルの磁気ヘッ
ドを使用して磁気テープにディジタル信号を記録再生す
るものである。
1は入力端子、2はA/D変換器、3はディジタル処理
回路、4はマルチチャンネル記録用ヘッド、5Fi、磁
気テープ、6はマルチチャンネル再生用ヘッド、7は再
生処理回路、8はD/A変換器、9は出力端子である。
また第2図に、ビデオ信号の1画面分を静止画としてテ
ープに記録再生する回路を示す。10はビデオ信号の入
力端子であシ、11はA/D変換器、12は1フレーム
メモリー、13はディジタル処理回路、14fdマルチ
チヤンネル記録用ヘツドである。入力のビデオ信号は数
MHzと高周波であるため、そのませテープに記録する
ことはできない。このためA/D変換後、一時1フレー
ムメモリーに記憶させ、これを低速に読み出してテ−プ
に記録する。再生は再生用マルチチャンネルヘッド15
で信号全検出し1フレームメモリー16に記憶させる。
17はディジタル処理回路であり、フレームメモリから
高速に信号ケ読み出しディジタルアナログ変換器(D/
A)18でアナログ信号に変換して出力する。
これらの装置で使用する、記録フォーマットの例を第3
図に示す。ディジタル信号音一定のデータ毎に分割し、
同期パターン(以下5YNCと呼ぶ)を付加して記録す
る。いま8チヤンネルの場合−iJえると、1つのフレ
ームは同期パターン(SYNC) 、データ部CI)A
TA)より構成されており、チャンネル1〜8のデータ
が並列に記録される。
また、ドロップアウトによるデータの欠落に対して、エ
ラー訂正用符号(以下FCCとよぶ)が付加され、さら
に訂正能力を上げるためにデータを分散して記録する方
法(インターリーブ)がとられる。たとえば第4図(A
)に、CHIのデータ構成を示すが、数ビット又は数十
ピットの集まり(以下これをワードとよぶ)D1〜D4
及びこれらに対するエラー訂正用符号FCCを、(B)
に示すように分散させる。このように配置して記録する
と、ドロップアウトによるバーストエラーの訂正能力が
大幅に向上する。たとえば元のエラー訂正の能力が1ワ
ード誤りを訂正できる能力がある場合には、第4図(B
)に示すようなドロップアウトがあっても、再生側で逆
インターリーブを施こすことにより(C)のようにエラ
ーが分散する。したがって、5個のワードに関して1ワ
ードのエラーを訂正できる能力があればすべてのエラー
を訂正できる。
また、ECCをテープ走行力向ではなく、]・ラック間
のデータに関して付加することにより、テープ走行方向
の傷に強い構成とすることができる。
たとえば、CHI〜7をデータとし、CH8をECC用
に使用したとすると、1つのトラックが県甘った場合に
は他のトラックのデータとFCCのトラックから正しい
データを再現できることになる。
以上に述べたように、柚々のECCのワード全付加する
ことにより、ドロップアウトや偶によるデータの欠陥を
補償することができる。しかし、これらの動作を行なう
には同期パターン(SYNC)を正しく再生する必要が
あり、もし5YNCを誤剪って再生すると正しいデータ
も誤まるという問題が起こる。
このため従来から、同期を保睡するための方法が種々考
案されている。たとえば、正しい8YNCが検出された
後、次の5YNCのあるべき位置にゲートヲかけて5Y
NCを保護する方法がある。
しかしテープ速度の変動(ジッター)が大きい場合には
ゲートの幅を広くしなければならず、5YNCの保護が
十分でなくなるという問題が起こる。
また、5YNCの周期を短かくする方法も考えられるが
、実際に伝送できるデータ量が少なくなるという問題が
起こる。
さらに、ドロップアウトが発生すると隣接トラックのデ
ータもエラーになる確率が高いため、第3図に示しまた
ように5YNCelケ所に集中させることは望ましくな
い。したがって5YNCi分散させて記録する方法が考
えられる。この1例を第5図に示すがここでは8個のト
ラックに記録する場合を示す。たとえばテープ幅が17
8インチ(3,2ram )とすると1トラツクの幅は
約400μmとなる。1フレームの長さが4.8x程度
の場合には、第5図に示すように1フレーム(L )の
4分の1以上離して記録すればよい。この場合、C■■
1とCH5の同期は垂直線上に並ぶ。このように記録す
ると、テープ上で直径0.6調以下のドロップアウトに
関しては2個以上の5YNCが同時に誤まることはなく
なる。これらは上記したトラック幅やフレームの長さに
限定されるものではなく、適当に変形して記録すること
もできる。
また、1フレームの長さがトラック幅に比べて十分に長
い場合には第6図に示すように単純に数分の1だけずら
せて配置すればよい。このような配置で同期パターン8
YNCffi記録すれば、ドロップアウトによって複数
の5YNCが同時に誤まる確率が大幅に小さくなること
がわかる。
第7図に、第5図のような配置の記録を回路的手段で実
現するための1例を示す。21〜26はフリップフロッ
プを使用したシフトレジスタを示しており、シフトレジ
スタの段数は次のように選定する。1チヤン坏ルの1フ
レームの長さrNNピットとすれば、シフトレジスタ2
1と24の段数ij:N/ 4.22と25の段数はN
/′2.23と26の段数は3N/4に設定すればよい
第8図に、第5図に示した記録を実現するための他の手
段であるマルチチャンネルヘッドの構造を示す。マルチ
チャンネルヘッド3oのヘッドギャップを図のように階
段状に並べて、8CHの信号をそのま寸記録すればテー
プ上では第5図に示した記録となる。
第9図に、第5図に示すような配置のデータを再生して
元の配列に戻すための回路の】1例を示す。
再生用マルチチャンネルヘッド4oの出力を増幅した後
シフトレジスタ41〜46に入力する。このシフトレジ
スタで11゛記録と逆の遅延ケ与えるように構成されて
いる。すなわちシフトレジスタ41.44では3N/4
の遅延、シフトレジスタ42.45ではN/2の遅延、
シフトレジスタ43.46ではN/4の遅延をおこなっ
てデータを第3図に示したように戻す。
第5図、第6図に示したように5YNCk分散させるこ
とにより、複数のトラックの5YNCが同時に誤まる確
率を大幅に小さくできる。
次に同期保護を実現する回路の従来例を1トラック分に
ついて第10図に示す。
50は再生データの入力端子、51はA N Dゲート
、52は5YNC検出回路、53は5YNC検出回路の
出力パルスを14ブロック分遅延してゲートパルスを発
生させるゲートパルス発生回路、54け初期引込み回路
、55ば5YNCの出力端子でを)る。いま第11図の
(A、 )に入力データの中の5YNCパターンを示す
が、実線で示した5YNCとともに点線で示したデータ
の中の5YNCパターンa、b、Cが発生したとする。
ゲートパルスBば5YNC検出回路52の出力パルス(
C)からほぼ1ブロック分遅砥し、がっ5YNCよりパ
ルス幅の広いパルスである。これは、入力データにジッ
ター(時間軸変動)があるため、次の5YNCの位置が
時間的に変動するので、これをカバーするためである。
したがって1フレームの長さが長い場合にはこのパルス
幅を広けておかなければ5YNCを保護できなくなる。
甘だデータ中に5YNCのパターンが発生して第11図
(A)ようなデータが得られたとするとbのパルスは同
IOJパターンと見誤まってしまい、誤1つた5YNC
b/  となる。さらに、3番目の正しい5YNCが無
視され、次の5YNCも検出できなくなる。
たとえデータの中に5YNCのパターンが発生すること
′ff禁止しfr、場合でも、ドロップアウト等のエラ
ーによりデータが5YNCパターンに変化することが起
こる。したがって、このような場合であっても5YNC
の保護が問題となる。
さらに、同期の引込みに関して簡単に述べると、5YN
Cパターンが一定期間(たとえば2ブロツ(9) りにわたる期間)検出できなかった場合には、初期引込
み回路54がスタート17てゲートパルス(B )kO
N状態にする。したがって次に来た5YNCパターンを
正しい5YNCと見なした同期引込みが行なわれる。
〔発明の目的〕
本発明の目的1isYNcを保護するゲートパルスを隣
接トラックの正しい5YNCから発生させるものであり
、ジッターのために要求されるゲートパルスの幅を狭く
するとともに、5YNCの保持を確実にする方法を提供
するものである。
〔発明の実施例〕
以下実施例を参照して本発明の主旨を詳細に説明する。
第5図の4つのチャンネル(CHI〜4)に関する回路
を第12図に示すが、残りの4つのチャンネル(CH5
〜8)に関しては全く同じ構成とすればよい。また、第
13図に各部の波形図を示すが、以下これらを使って説
明する。
第13図に示したCHI’ 、2’ 、3’ 、4’(
10) の出力fir号をゲート回路60,61,62.63に
入力する。これらの回路では、@接トラックの5YNC
から作ったゲー トパルスが人力されており、5YNC
近傍の信シづだけを5YNC検出回路71”1.71.
.72.73に出力′i−る。こF)2らの回路70〜
73の出力をOR1回路64に人力して、4トラツクの
5YNC’を合成した信号(B)を発生させる。もしC
)−13’の5YNCがドロップアウト等により欠落し
ていると第13図CB)のように歯抜けのパルスが得1
[っれることになる。次にこのパルスから連続したゲ−
l−パルスを得るため、たとえば遅延回路65ケ設ける
。この回路では、隣接トラックの5YNCまでの時間T
dだけ遅延し、かつ5YNCの幅よりも広いパルス全発
生させる(第13図(C))。この信号音ゲートコント
ロール回路66に出力−rると同時に、次の5YNCパ
ルスがない場合には遅延回路65に戻す。したがって第
13図(B)のように爾抜けのパルスであ゛りても、5
YNCを保護するためのゲートパルスは、第13図(C
)に示したように連続したバ(11) ルスとなる。これをゲートコントロール回路66により
、ゲート回路60,61,62.63に振り分ければよ
い。振り分けるに(佳だと、を−ばゲートパルスCC)
k計数計−で、この計数値に応じてゲート回路60〜6
3((振り分けitばよい。喧た絹゛数値が誤まらない
ように、1つのチーヤンネルたとえばC)−I 1の5
YNCがある場合に、割数値を一定値にリセットすれば
よい。
第14図にゲートコントロ−ル 施例を示す。84.8511フリツプフロツプであす、
ケートパルス(C)を計数する。このフリップフロップ
はSYNC検出回路70がONのときにクリアされる。
フリップフロップ84がり。
85がLのトキゲートパルス(C)をゲート回路61に
出力するように論理ゲート81を設定する。
同様に、84がH,85がLのときにゲート回路62に
ゲートパルス(C)が出力し、84がり。
85がHのときゲート回路63に、84が[(。
85がI−(のときゲート回路60にゲートパルスが出
力するように論理ゲート回路62,63.60(12) を設定すればよい。
このような回路を使うと、ゲートコントロール回路66
の出力は第13図E−1, E−2, E −3、E−
4のように次のSYN(J保護するように働くことがわ
かる。
また、同期引込みに関し7ても、OR、回路の出力( 
B )ケチニックしておき、一定期間8YNCが検出で
きない場合に引込み動作に入るようにすればよい。すな
わち、ゲートコントロール回路66を制御i〜てゲート
パルスE−1〜E−3をすべてHにすれば、次のSYN
Cパルスを正しいパルスとして引き込みが行なわれる。
第12図に示した遅机回路65ViPLL回路と同じ構
成としてもよい。すなわち、第15図に示すように、入
力信号がOR回路64の出カバA・ス(B)で、これに
同期したパルス(C)’に発生される系を設定すればよ
い。91は位相比較器、92は低域ろ波器、93は電圧
制御発振器であり、この出力がゲートパルス(C)と々
る。
第16図に本発明による別の実施例金示す。ゲ(13) 一ト回路60〜63、SYNC検出回路70〜73は第
12図と全く同じものである。SYNC検出回路70の
出力は遅延回路100に入力され一定期間(第13図’
Jd)遅延され、SYNCより、幾分幅広いゲートパル
スが作られる。(第13図E−2)このパルスをゲート
回路61に入力してCII2′のデータの中のSYNC
付近だけを抜き出しSYNC検出回路71に出力する。
同様に隣接チャンネルのSYNCで次のSYNCを保護
してゆき、最後にC I−T 4のSYNC検出回路7
3の出力を遅延回路103で遅延してゲート回路60に
入力する。
同期引き込みに関しても、たとえばS Y N Cが何
回かなくなった場合にはゲート回路60〜63をONに
すればよい。
〔発明の効果〕
以上、実施例で述べたように本発明によれば隣接トラッ
クの同期をテープ上でずらして記録することにより、複
数のトラックのSYNCが同時に誤まる確率を大幅に小
さくすることができ、かつ(14) 隣接トラックの同期を利用した同期保護回路ケ付けるこ
とにより、唄にS¥NCの誤−まりを低減することがで
きる。
【図面の簡単な説明】
第1図は音声ケデイジタル信号でマルチチャンネルに記
録riJ生する装置のブロック図、第2図はビデオ信号
の1フレ一ム分をディジタル信号でマルチチャンネルに
記録町生する装置のブロック図、第3図は第1図、第2
図の装置におけるテープ上の従来の記録フォーマットの
1例、第4図はエラー訂n−のためデーターをインター
リーブし、史にこれを元に戻した状態を示す図、第5図
は本発明によるマルチチーヤンネルの記録フォーマット
の1例、第6図は本発明による記録フォーマットの他の
実施例、第7図は第5図に示した記録を回路手段で実現
するための回路例、第8図は同じく第5図に示した記@
全マルチチャンネルヘッドの構造で実現する一例、第9
図は簡易的に第6図に示したような記録全実現するだめ
の、テープとヘッドの相対位置を示した図、第10図は
同期保護回路(15) の従来例、第11図は従来の(「η路を使つグこ場合の
波形図、第12図は本発明(による同期保護回路の1実
施例、第13図は各部の信号波形図、第14図は第12
図で示したゲートコントロール回路の詳しい実施例、第
15図は第12図で示した遅廷回路を、PLL回路で構
成した例、第16図は本(16) −NC+”)”J哨鶏トい ゴE ]ご (ハ        −\ ス       第         ハ() −+7       ′−+         ℃カ 
 5  図 γ 7  図 第 3 区 本 + + 李 ヘヅド千゛ヤヅ2゛ 箔  q  図 第 70  図 第 71   図 第 12  図 15    ノ3     図 猜  74 図 ど3  〆2  乙l  6ρ 5 ’%  t5  図 第  76   図

Claims (1)

  1. 【特許請求の範囲】 1、入力データ全記録再生するテープ状の磁気記録媒体
    と、マルチチャンネルの1iafiヘツ)”k山し、隣
    接するトラックの同期パターンの位置が、同期パターン
    の繰り返し周期の整数分の1ずつずらして記録された磁
    気テープの同期を再生する回路において、 他のトラックの同期パターンから同期保護のためのゲー
    トパルスを発生させることを特徴とするマルチチャンネ
    ル同期保護回路。
JP58044174A 1983-03-18 1983-03-18 マルチチヤンネル同期保護回路 Pending JPS59171379A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP58044174A JPS59171379A (ja) 1983-03-18 1983-03-18 マルチチヤンネル同期保護回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP58044174A JPS59171379A (ja) 1983-03-18 1983-03-18 マルチチヤンネル同期保護回路

Publications (1)

Publication Number Publication Date
JPS59171379A true JPS59171379A (ja) 1984-09-27

Family

ID=12684212

Family Applications (1)

Application Number Title Priority Date Filing Date
JP58044174A Pending JPS59171379A (ja) 1983-03-18 1983-03-18 マルチチヤンネル同期保護回路

Country Status (1)

Country Link
JP (1) JPS59171379A (ja)

Similar Documents

Publication Publication Date Title
US4281355A (en) Digital audio signal recorder
US4211997A (en) Method and apparatus employing an improved format for recording and reproducing digital audio
JPH0661155B2 (ja) デジタル・コード化されたデータ信号を再生する装置
JPS6412143B2 (ja)
US5060077A (en) Reproduction apparatus having means for initializing flag memories during slow motion and freeze reproduction
JPH02203474A (ja) 情報信号の記録再生方法及び記録再生装置
JP2932886B2 (ja) ディジタル信号記録方法
US4445216A (en) System for defeating erroneous correction in a digital signal reproducing apparatus
JPS58139317A (ja) メモリ装置
KR880001340B1 (ko) 데이타 재생장치
JPS6215946B2 (ja)
JPS6136311B2 (ja)
US4467370A (en) PCM Recorder with pause controlled signal rearranging
JPS59171379A (ja) マルチチヤンネル同期保護回路
JPH0754615B2 (ja) 誤り訂正制御装置
JPS58166886A (ja) 磁気テ−プ記録再生装置
KR100283144B1 (ko) 디지털 기록/재생장치
JP2724632B2 (ja) 多トラックデジタルテープレコーダ
KR860000164B1 (ko) Pcm 신호처리장치
JP3232563B2 (ja) 映像再生装置
JPS59221186A (ja) 時間軸補正装置
JPS5990440A (ja) デ−タ伝送装置
KR100223160B1 (ko) 디지탈-브이씨알(d-vcr)의 동기신호 기록.검출방법 및 그 장치
JPS6151348B2 (ja)
JPH0239036B2 (ja)