JPS59171309A - チユ−ナの周波数制御回路 - Google Patents
チユ−ナの周波数制御回路Info
- Publication number
- JPS59171309A JPS59171309A JP4412383A JP4412383A JPS59171309A JP S59171309 A JPS59171309 A JP S59171309A JP 4412383 A JP4412383 A JP 4412383A JP 4412383 A JP4412383 A JP 4412383A JP S59171309 A JPS59171309 A JP S59171309A
- Authority
- JP
- Japan
- Prior art keywords
- frequency
- local oscillator
- oscillator
- output signal
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03J—TUNING RESONANT CIRCUITS; SELECTING RESONANT CIRCUITS
- H03J5/00—Discontinuous tuning; Selecting predetermined frequencies; Selecting frequency bands with or without continuous tuning in one or more of the bands, e.g. push-button tuning, turret tuner
- H03J5/02—Discontinuous tuning; Selecting predetermined frequencies; Selecting frequency bands with or without continuous tuning in one or more of the bands, e.g. push-button tuning, turret tuner with variable tuning element having a number of predetermined settings and adjustable to a desired one of these settings
- H03J5/0245—Discontinuous tuning using an electrical variable impedance element, e.g. a voltage variable reactive diode, in which no corresponding analogue value either exists or is preset, i.e. the tuning information is only available in a digital form
- H03J5/0272—Discontinuous tuning using an electrical variable impedance element, e.g. a voltage variable reactive diode, in which no corresponding analogue value either exists or is preset, i.e. the tuning information is only available in a digital form the digital values being used to preset a counter or a frequency divider in a phase locked loop, e.g. frequency synthesizer
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Channel Selection Circuits, Automatic Tuning Circuits (AREA)
- Superheterodyne Receivers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の利用分野〕
本発明は可変周波数発振器と固定周波数発振器を備える
ダブルス−パーヘテロダイン方式のチー−すの可変周波
数発振器の発振周波数制御回路に関する。
ダブルス−パーヘテロダイン方式のチー−すの可変周波
数発振器の発振周波数制御回路に関する。
ダブルス−パーヘテロダイン方式チューナの可変周波数
発振器の周波数制御に関する従来例を第１図にブロック
図で示す。図において、１はアンテナ、２は広帯域増幅
器、６は第１ミクザ、４は狭帯域バンドパスフィルタ、
５は第２ミクザ、６は第２１Ｆフイルタ、７は第２１Ｆ
増幅器、８は可変周波数の第１局部発振器、９は同定周
波数の第２局部発振器、１０はＩＦ出力端子１１は周波
数合成器、１２は第６ミクサ、１３はローパスフィルタ
、１４は可変分局器、１５はプログラムスイッチ、１６
は位相検出器、１７は基準発振器、１８ハローパスフイ
ルタでアル。
発振器の周波数制御に関する従来例を第１図にブロック
図で示す。図において、１はアンテナ、２は広帯域増幅
器、６は第１ミクザ、４は狭帯域バンドパスフィルタ、
５は第２ミクザ、６は第２１Ｆフイルタ、７は第２１Ｆ
増幅器、８は可変周波数の第１局部発振器、９は同定周
波数の第２局部発振器、１０はＩＦ出力端子１１は周波
数合成器、１２は第６ミクサ、１３はローパスフィルタ
、１４は可変分局器、１５はプログラムスイッチ、１６
は位相検出器、１７は基準発振器、１８ハローパスフイ
ルタでアル。
アンテナ１で受信したＲＦ信号ｆｘｉは広帯域増幅器２
で増幅した後、第１局部発振器８の発振信号ｆｏｓｃ＋
により第１ミクサ６において第１１Ｆ信号ｆ１ｐ”、に
周波数変換する。第１１Ｆ信号は狭帯域バンドパスフィ
ルタ４で不要波を減衰１．、第２ミクザ５において第２
局部発振器９の発振信号ｆｏｓｃ２により第２１Ｆ信号
ｆｌＦ ２に周波数変換し、第２１Ｆフイルタ６および
第２１Ｆ増幅器を介して出力端子１０Ｊ：り出力する。
で増幅した後、第１局部発振器８の発振信号ｆｏｓｃ＋
により第１ミクサ６において第１１Ｆ信号ｆ１ｐ”、に
周波数変換する。第１１Ｆ信号は狭帯域バンドパスフィ
ルタ４で不要波を減衰１．、第２ミクザ５において第２
局部発振器９の発振信号ｆｏｓｃ２により第２１Ｆ信号
ｆｌＦ ２に周波数変換し、第２１Ｆフイルタ６および
第２１Ｆ増幅器を介して出力端子１０Ｊ：り出力する。
この時、希望する信号を受信するためにはｆｏｓｃ＋が
（１１式を満足しなければならない。
（１１式を満足しなければならない。
ｆｚｒ＋ ＝ ｆｏｓｃ＋ ±ｆＲｐ
（１）（１）式によって得られたｆ ＩＦｌは第
２ミクサ５においてｆ ｏｓｃｌによりｆｒｐ２に変換
される。
（１）（１）式によって得られたｆ ＩＦｌは第
２ミクサ５においてｆ ｏｓｃｌによりｆｒｐ２に変換
される。
ｆ ｔｐ２＝±ｆ ｏｓｃ２″′：＋ｆ ＩＦＩ
（２１（２）式においてｆｔｐ＋を狭帯域バンド
ハスフィルタ４の通過帯中心周波数と見ることができる
ので、（２）式は狭帯域バンドパスフィルタ４と第２局
部発振器９の周波数関係を表わし、狭帯域バンドパスフ
ィルタの周波数変動Δｆｚｐ＋ ト第２局部発振器９
の発振周波数変動Δｆｏｓｃ２が同じであれば第２ＩＦ
信号を最良の条件で出力し得ることか判る。
（２１（２）式においてｆｔｐ＋を狭帯域バンド
ハスフィルタ４の通過帯中心周波数と見ることができる
ので、（２）式は狭帯域バンドパスフィルタ４と第２局
部発振器９の周波数関係を表わし、狭帯域バンドパスフ
ィルタの周波数変動Δｆｚｐ＋ ト第２局部発振器９
の発振周波数変動Δｆｏｓｃ２が同じであれば第２ＩＦ
信号を最良の条件で出力し得ることか判る。
第１図のダブルス−パーヘテロダイン方式チー−すでは
ｆ ｏｓｃｌを希望するｆｔｕｐに対応する周波数に設
定するために第１局部発振器８は通常バラクタダイオー
ドを可変容量素子とする電圧制御形の発振器である。
ｆ ｏｓｃｌを希望するｆｔｕｐに対応する周波数に設
定するために第１局部発振器８は通常バラクタダイオー
ドを可変容量素子とする電圧制御形の発振器である。
従来例ではｆ ｏｓｃｌとｆｏｓｃ２の差の周波数ｆｏ
ｓｃｓを第６ミクサー２で作り出し、ｆｏｓｃｓをロー
パスフィルタ１６を介して、あらかじめ希望するス ｆ ｏｓｃｌになる様にプログラムスイッチ１５で設定
した分周比の可変分局器１４で分周したあと、基準発振
器１７の信号と位相検出器１６で位相比較を行ない位相
差に応じた出力信号を出力する。位相検出器１６の信号
はローパスフィルタ１８で積分され第１局部発振器８の
発振周波数を制御する（ ＰＬＬ制御）。
ｓｃｓを第６ミクサー２で作り出し、ｆｏｓｃｓをロー
パスフィルタ１６を介して、あらかじめ希望するス ｆ ｏｓｃｌになる様にプログラムスイッチ１５で設定
した分周比の可変分局器１４で分周したあと、基準発振
器１７の信号と位相検出器１６で位相比較を行ない位相
差に応じた出力信号を出力する。位相検出器１６の信号
はローパスフィルタ１８で積分され第１局部発振器８の
発振周波数を制御する（ ＰＬＬ制御）。
ここで、第１局部発振器８および第２局部発振器９の出
力信号を合成する周波数合成器１１の働きについてみる
と、第１局部発振器８の出力信号が第２局部発振器９に
入らない様に、また第２局部発振器９の出力信号が第１
局部発振器８に入らない様に方向性を持った周波数合成
器でなければならない。また、第ロミクサで発生した高
調波成分を抑圧するためのローパスフィルタ、バンドパ
スフィルタの機能も持たなければならない。これは、第
１局部発振器および第２局部発振器の発振信号同志で妨
害となる信号を生じるためで、特に、第１局部発振器８
の発振周波数帯域と第２局部発振器９の発振帯域が重な
る場合に基本波同志により妨害が発生することになる。
力信号を合成する周波数合成器１１の働きについてみる
と、第１局部発振器８の出力信号が第２局部発振器９に
入らない様に、また第２局部発振器９の出力信号が第１
局部発振器８に入らない様に方向性を持った周波数合成
器でなければならない。また、第ロミクサで発生した高
調波成分を抑圧するためのローパスフィルタ、バンドパ
スフィルタの機能も持たなければならない。これは、第
１局部発振器および第２局部発振器の発振信号同志で妨
害となる信号を生じるためで、特に、第１局部発振器８
の発振周波数帯域と第２局部発振器９の発振帯域が重な
る場合に基本波同志により妨害が発生することになる。
この様な妨害を抑圧するために周波数合成器１１の回路
構成が複雑になる欠点がある。
構成が複雑になる欠点がある。
本発明の目的は第１局部発振器および第２局部発振器の
発振信号同志により発生する妨害を抑圧するダブルス−
パーヘテロダインチューナの周波数制御回路を提供する
ことにある。
発振信号同志により発生する妨害を抑圧するダブルス−
パーヘテロダインチューナの周波数制御回路を提供する
ことにある。
第１局部発振器の出力信号を分局器により分周し、さら
に第２局部発振器の出力信号を分局器により分周し、そ
れぞれの分周した信号周波数の差の周波数を用いて、ｐ
ＬＬ回路により第１局部発振器の発振周波数を制御する
ことにより周波数合成回路を簡単に構成することができ
る。
に第２局部発振器の出力信号を分局器により分周し、そ
れぞれの分周した信号周波数の差の周波数を用いて、ｐ
ＬＬ回路により第１局部発振器の発振周波数を制御する
ことにより周波数合成回路を簡単に構成することができ
る。
以下、本発明の実施例を第２図のブロック図により説明
する。第１図の従来例と同一機能のものは同一番号を付
し説明は省略する。第２図、 ４ 。
する。第１図の従来例と同一機能のものは同一番号を付
し説明は省略する。第２図、 ４ 。
において１９は第１局部発振器８の出力信号を分周する
分周器、２０は第２局部発振器９の出力信号を分周する
分周器、２１は分周器１９．２０の出力信号を合成する
ための周波数合成器である。
分周器、２０は第２局部発振器９の出力信号を分周する
分周器、２１は分周器１９．２０の出力信号を合成する
ための周波数合成器である。
第１１Ｆ周波数を５ＧＨｚ程度に設定した場合、分局器
１９．２０は２分周が最適で妨害発生の数が少ない。分
周することにより妨害となる信号の抑圧が容易で周波数
合成器２１の構成を簡略化でき、ローパスフィルタのみ
で構成することも可能である。
１９．２０は２分周が最適で妨害発生の数が少ない。分
周することにより妨害となる信号の抑圧が容易で周波数
合成器２１の構成を簡略化でき、ローパスフィルタのみ
で構成することも可能である。
本発明によれば第１および第２局部発振器による妨害の
数が少なく抑圧が容易なため周波数合成器の構成を簡単
にすることができる。
数が少なく抑圧が容易なため周波数合成器の構成を簡単
にすることができる。
第１図は従来例によるｐＬＬ制御回路ブロック図、第２
図は本発明の一実施例のｐＬＬ制御回路プロ、り図であ
る。 ３・・・・・・・・・・・・・・・第１ミクサ５・・・
・・・・・・・・・・・・第２ミクサ８・・・・・・・
・・・・・・・ 第１局部発振器９・・・・・・・・・
・・・・・・第２局部発振器１１・・・・・・・・・・
・ 周波数合成器１６・・・・・・・・・・・・第６ミ
クサ１４・・・・・・・萌・ 可変分周器 １６・・・・・・・・・・・位相検出器１７・・・・・
・・・・・・・基準発振器４９．２０・・・・・・分周
器 ２１・・・・・・・・・・・・周波数合成器７ 。 尤１閃 一＼−１ ■
図は本発明の一実施例のｐＬＬ制御回路プロ、り図であ
る。 ３・・・・・・・・・・・・・・・第１ミクサ５・・・
・・・・・・・・・・・・第２ミクサ８・・・・・・・
・・・・・・・ 第１局部発振器９・・・・・・・・・
・・・・・・第２局部発振器１１・・・・・・・・・・
・ 周波数合成器１６・・・・・・・・・・・・第６ミ
クサ１４・・・・・・・萌・ 可変分周器 １６・・・・・・・・・・・位相検出器１７・・・・・
・・・・・・・基準発振器４９．２０・・・・・・分周
器 ２１・・・・・・・・・・・・周波数合成器７ 。 尤１閃 一＼−１ ■
Claims (1)
- １、 可変周波数発振器と固定周波数発振器を備えたダ
ブルス−パーヘテロダインチューナにおいて、該可変周
波数発振器の出力信号と該固定発振器の出力信号のそれ
ぞれを分周し混合した信号を用いてＰＬＬ回路により該
可変周波数発振器の発振周波数を制御することを特徴と
するチューナの周波数制御回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4412383A JPS59171309A (ja) | 1983-03-18 | 1983-03-18 | チユ−ナの周波数制御回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4412383A JPS59171309A (ja) | 1983-03-18 | 1983-03-18 | チユ−ナの周波数制御回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS59171309A true JPS59171309A (ja) | 1984-09-27 |
| JPH02898B2 JPH02898B2 (ja) | 1990-01-09 |
Family
ID=12682822
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4412383A Granted JPS59171309A (ja) | 1983-03-18 | 1983-03-18 | チユ−ナの周波数制御回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59171309A (ja) |
-
1983
- 1983-03-18 JP JP4412383A patent/JPS59171309A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPH02898B2 (ja) | 1990-01-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5973570A (en) | Band centering frequency multiplier | |
| US4206421A (en) | Arrangement for synchronizing a free-swinging oscillator | |
| WO1991007821A1 (en) | Multiloop synthesizer with optimal spurious performance | |
| JPS59171309A (ja) | チユ−ナの周波数制御回路 | |
| JPS6221418B2 (ja) | ||
| JPS59191921A (ja) | チユ−ナにおける発振周波数制御回路 | |
| JPS6119184B2 (ja) | ||
| JPH0727701Y2 (ja) | 広帯域ｐｌｌ回路 | |
| JPS5829899B2 (ja) | 発振器 | |
| JP2848156B2 (ja) | 周波数可変形高周波発振回路 | |
| JPH0156580B2 (ja) | ||
| JPS59204322A (ja) | 広帯域受信機 | |
| JPS601926A (ja) | 超高周波帯送受信機 | |
| JP2024048453A (ja) | Ｐｌｌ回路 | |
| JPS6019857B2 (ja) | 受信機 | |
| JPS6363136B2 (ja) | ||
| JPS6223146Y2 (ja) | ||
| JPS58177036A (ja) | Ａｍラジオ受信機 | |
| JPS5881341A (ja) | 受信機 | |
| JPS62179227A (ja) | 周波数シンセサイザ | |
| JPH0630452B2 (ja) | マイクロ波受信装置 | |
| JPH04358422A (ja) | 受信機 | |
| JPS639684B2 (ja) | ||
| JPH0659031B2 (ja) | 位相同期発振回路 | |
| JPS58100511A (ja) | Ｆｍ復調回路 |