JPS5916961A - メツキ膜形成法 - Google Patents

メツキ膜形成法

Info

Publication number
JPS5916961A
JPS5916961A JP12566882A JP12566882A JPS5916961A JP S5916961 A JPS5916961 A JP S5916961A JP 12566882 A JP12566882 A JP 12566882A JP 12566882 A JP12566882 A JP 12566882A JP S5916961 A JPS5916961 A JP S5916961A
Authority
JP
Japan
Prior art keywords
plating
plating film
film
thickness
films
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP12566882A
Other languages
English (en)
Inventor
Masao Sekihashi
関端 正雄
Toshihiko Oota
敏彦 太田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP12566882A priority Critical patent/JPS5916961A/ja
Publication of JPS5916961A publication Critical patent/JPS5916961A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814Conductive parts
    • H01L21/4846Leads on or in insulating or insulated substrates, e.g. metallisation
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/22Secondary treatment of printed circuits
    • H05K3/24Reinforcing the conductive pattern
    • H05K3/244Finish plating of conductors, especially of copper conductors, e.g. for pads or lands

Landscapes

  • Engineering & Computer Science (AREA)
  • Ceramic Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemically Coating (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 発明の対象 本発明は、N i −Auメッキ膜を形成する方法(−
関し、特に無電解メッキ法により厚いNi −Auメッ
キ膜を形成する方法に関する。
従来技術 モジュール基板は種々の部品を接続する畝要がある。例
えば、チップキャリアの半田付け、半導体ペレットのA
u/Si  ロウ材け、更にAI線のワイヤボンディン
グやAu/ Sn  ロウ材による封止などを行なう。
このような接続を行なう部分(二は、厚いNi−Auメ
ッキ膜を形成する必要がある。
従来ノモジュール基板においては、このよウナ厚Ni 
−Auメッキ膜を電気メツキ法によって形成していた。
しかし、基板上の独立した配線が増加すると、電気メツ
キ法の適用は困難となり、無電解メッキ法の採用が望ま
しい。
ところが、無電解メッキ法の置換型メッキ法でAu  
メッキを施した場合、十分なメッキ厚が得られないとい
う問題があった。また、還元型メッキ法によってAu 
 メッキを施すこともDJ能であるが、現在のメッキ液
は不安定であり、量産には不適である。
発明の目的 本発明の目的は、モジュール基板等の地の上に、無電解
メッキ法によって厚いNi−Auメッキ膜を量産レベル
で形成することの可能な新いβメッキ膜形成法を提供す
ることにある。
本発明は、還元型メッキ法によりNiメッキ膜を形成し
、その上に置換型メッキ法によpAuメッキ膜を形成す
るという手順を繰り返すことにより、所望の厚さの多層
のNi−Auメッキ膜が形成される。
Auメッキ膜の下地(Niメッキ膜)との密着性を向上
するために、用メッキに用いるメッキ液中の燐イオン濃
度(P濃度)は、好ましくは7重量パーセント以下に制
御される。また、地とNiメッキ膜、Niメッキ膜とA
uメッキ膜との相互の密着性の向上をはかるために、好
ましくは多層Ni −Auメッキ膜は還元雰囲気中で加
熱処理される。
以下、一実施例にっ−へて本発明の詳細な説明す発明の
実施例 第1図は、本発明に係るモジュール基板の部品塔載状態
を示す断面図である。
同図において、6はセラミックのモジュール基板である
。これは一般に、タングステン(W)やモリブデン(M
o)などの高融点金属のペーストで表、裏面に回路配線
をスクリーン印刷したグリーンシートを複数枚貼り合せ
て一体化し、内部配線や表裏の配線を必要に応じて行な
った後、焼成することにより作られる。このモジュール
基板60表向の配線メタライズ膜5上に、無電解メッキ
法によってNi−Auメッキ膜8が形成されるが、これ
については後で詳述する。このNi−Auメッキ膜膜上
上、半田2でチップキャリアlを半田付けしたり、半導
体ペレット8をAu−8i合金7でロウ付けしたり、A
/ワイヤをボンディングしたり、キャップ9をAu−8
H合金■1で接合する。さら(二必要に応じ、リード1
2を接続する。
これらの部品接続のうち、早出接続はNiメッキ膜だけ
でも可能であるが、半田濡れ性を向上するにはAuメッ
キ膜が必要である。Auメッキ膜は0゜1μIn厚でも
その効果が認められる。一方、Au−8tベレット付け
%’ Adワイヤポンディング、およびAu −Sn封
止等についてはAuメッキ膜が必要で1.メッキ膜中の
Auに対するN1(1,(度は50重量パーセント以下
が良い。このようなことから、一般にNi−Auメッキ
膜3の厚さを4μm以上、そのNi濃度を50重景パー
セント以下とすると良い結果が得られる。
本発明に訃いては、還元型メッキ法と置換型メッキ法を
交互に繰り返して適用することにより、上記の如き条件
を満たす多層構造のNi−Auメッキ膜3を形成する。
そのようにして作られるNi−Auメッキ膜8J) −
191Jを拡大して第2図に示す。
すなわち、Niメツ−’i−膜13. 13’、 18
”−・・Auメッキ膜14,14.・・・を交互に形成
する。各Ni  メッキ膜は還元型メッキ法で、各Au
メッキ膜は置換型メッキ法で形成される。各メッキ膜の
処理について具体的(二述べる。
まず、配線メタライズ膜50表面にアルカリ脱脂、酸洗
浄などの前処理を施し、更にパラジウムニヨル活性化(
一般的なパラジウムメツ3キ)ヲ施した後、Niメッキ
を施す。例えば、市販されているカニゼン社の還元型N
1メッキ液「シューマ5680」を使用し、液温80°
C〜90°CでNiメッキ膜■3を約2μm厚に形成す
る。このメッキ厚は、メッキ処理時間でコントロールで
きる。
つぎに、置換型Au液、例えばカニゼン社の「ゴールド
シューマT」を使用してAuメッキを施し、Niメッキ
膜13上にAuメッキ膜14を約0.5μm厚に形成す
る。なお、このAuメッキの前処理は一般に行なわれて
いるものでよい。ここで、置換型Auメッキの処理は下
地であるNiを溶出させ、その逆反応としてAufJ″
−Ni上に析出するものであるから、Au厚が増加する
にしたがってNiが溶出レニくくなる。このため、置換
型メッキ法によるAuメッキ厚は0.5μmが限界とい
われ、メッキ処理時間を長くしても、l 11m以上の
Auメッキ膜は原理的に得られない。このような制約を
考慮した上で、本発明はNiメッキとAuメッキを交互
に繰り返すことにより、前記の条件を満すNi−Auメ
ッキ膜を得ようとするものである。
なお、Auメッキ膜14を約0.5μm厚に形成すると
、下地であるNiメッキ膜13の厚さは約1.5μmに
減少している。
つぎに、Auメッキ膜14上に前述と同様な方法でNi
メッキ膜13’を約0.6μm厚に形成し、更にその上
にAuメッキ膜14を約0.5μm厚に形成する。
この時点でNiメッキ膜13’の厚さは約0.1μm程
度まで減少する。同様に、Niメッキ膜18を約0.6
μm厚に形成し、その上にAuメッキ膜14を約0゜5
μm厚に形成する。Niメッキ膜13は約0.1μm厚
まで減少する。
この様にNiメッキとAuメッキを所要回数(層数)だ
け交互に繰り返すことにより、Au濃度の高い所要厚さ
の多層Ni−Auメッキ膜8を形成できる。
なお、多層構造のNi−Auメッキ膜の各層、および下
地(配線メタライズ膜5)との密着性を高めるために、
メッキ処理後に還元雰囲気中、例えば・N2−1− H
2ガス、または化ガス中で、500°C〜900゜Cの
温度下で1分ないし加分程度の時間加熱し、アニール処
理するとよい。
また、Niメッキ膜中のP濃度が増加すると、AUメッ
キ液中へのNiの溶出性が悪くなり、結果としてN1メ
ッキ膜とAu メッキ膜の密着性が劣化する。これを防
止するためには、Niメッキ液中のP濃度を7重量パー
セント以下)二制御するのがよい。
この条件を満すには、例えばNiメッキ液中に有機酸(
コノ・り酸、マレイン酸、エチレンジアミンなど)を1
〜2 CC/lの割合で添加するとよい。
以上、モジュール基板上のNi−Auメッキ膜を例にし
て本発明を詳述した。しかし本発明は、モジュール基板
以外の物の上にNI  Auメッキ膜を形成する場合に
も適用できることは言うまでもない。
発明の効果 以上に詳述した如く、本発明(二よれば、十分に厚く、
かつAu濃度の高いN1−Auメッキ膜を無電解メッキ
法で形成することができ、電解メッキ法の適用できない
高密度モジュール基板の接続用メッキ膜の形成等の用途
に適用すると、多大々効果が得られる。
【図面の簡単な説明】 第1図は本発明を適用したモジュール基板の部品塔載状
態を示す断面図、第2図は第1図中の一部のNi−Au
メッキ膜部分を拡大して示す断面図である。 3・・・Ni−Auメッキ膜、5・・・配線メタライズ
膜、6・・・モジュール基板、13. 13’、 18
・・・N1 メッキ膜、14. 14.14−・・Au
メッキ膜。 第1図 第2図

Claims (1)

  1. 【特許請求の範囲】 +11  無電解メッキ法によってニッケル(Ni)−
    4(A、u)メッキ膜を形成する方法であって、還元型
    メッキ法(二よりNiメッキ膜を形成し、その上に置換
    型メッキ法によpAuメッキ膜を形成するという手順を
    繰り返すことにより多層のNi−Auメッキ膜を形成す
    ることを特徴とするメッキ膜形成法。 (21Niメッキ膜の形成に用いるメッキ液中の燐イオ
    ン濃度を7重量パーセント以下に保つことを特徴とする
    特許請求の範囲第1項記載のメッキ膜形成法。 (3)  多層のNi−Auメッキ膜を形成後、それを
    還元芥囲気中で加熱処理することを特徴とする特許請求
    の範囲第1項または第2項記載のメッキ膜形成法。
JP12566882A 1982-07-21 1982-07-21 メツキ膜形成法 Pending JPS5916961A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP12566882A JPS5916961A (ja) 1982-07-21 1982-07-21 メツキ膜形成法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP12566882A JPS5916961A (ja) 1982-07-21 1982-07-21 メツキ膜形成法

Publications (1)

Publication Number Publication Date
JPS5916961A true JPS5916961A (ja) 1984-01-28

Family

ID=14915695

Family Applications (1)

Application Number Title Priority Date Filing Date
JP12566882A Pending JPS5916961A (ja) 1982-07-21 1982-07-21 メツキ膜形成法

Country Status (1)

Country Link
JP (1) JPS5916961A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07268640A (ja) * 1994-03-31 1995-10-17 Japan Energy Corp 無電解金めっき方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07268640A (ja) * 1994-03-31 1995-10-17 Japan Energy Corp 無電解金めっき方法

Similar Documents

Publication Publication Date Title
JPS6013078B2 (ja) 金メツキされた電子部品及びその製法
JPS583962A (ja) 応力のないニツケル層を与える方法
JPS5916961A (ja) メツキ膜形成法
JP3475558B2 (ja) 半導体チップ接合用ボール及び半導体チップの接合方法
EP0717125A1 (en) Bonding of diamond to a substrate
JP3066201B2 (ja) 回路基板及びその製造方法
US4765528A (en) Plating process for an electronic part
JP2000174191A (ja) 半導体装置およびその製造方法
JPH07263493A (ja) チップマウント方法
JPH08293654A (ja) セラミックへの金属被膜形成方法及び金属被覆セラミック構造体
JPH02276249A (ja) 半導体回路バンプの製造方法
JPS647542A (en) Formation of bump
JP3244102B2 (ja) Icパッケージ
JPH02296336A (ja) 半導体回路バンプの製造方法
JPS62242324A (ja) チツプコンデンサ−
JP3801334B2 (ja) 半導体素子搭載用基板とその製造方法
US7976892B2 (en) Method for producing a conductive coating on an insulating substrate
JPH03200343A (ja) 半田バンプの形成方法
Smith et al. Hybrid Microcircuit Tape Chip Carrier Materials/Processing Trade-Offs
JP2003105549A (ja) 配線基板およびその製造方法
JPS61166144A (ja) ペレット取付基板の製造方法
JPH04125955A (ja) 半導体装置及びその製造方法
JPS5926985A (ja) ガラスまたはセラミツクスと銅とのろう付け結合方法
JPS60107845A (ja) 半導体用回路基板
JPH0793310B2 (ja) 電極付半導体チップ及びその実装方法