JPS59167127A - 受信機 - Google Patents
受信機Info
- Publication number
- JPS59167127A JPS59167127A JP4156784A JP4156784A JPS59167127A JP S59167127 A JPS59167127 A JP S59167127A JP 4156784 A JP4156784 A JP 4156784A JP 4156784 A JP4156784 A JP 4156784A JP S59167127 A JPS59167127 A JP S59167127A
- Authority
- JP
- Japan
- Prior art keywords
- frequency
- oscillator
- pll circuit
- supplied
- counter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03J—TUNING RESONANT CIRCUITS; SELECTING RESONANT CIRCUITS
- H03J1/00—Details of adjusting, driving, indicating, or mechanical control arrangements for resonant circuits in general
- H03J1/02—Indicating arrangements
- H03J1/04—Indicating arrangements with optical indicating means
- H03J1/045—Indication of the tuning band, the bandwidth, tone control, the channel number, the frequency, or the like
- H03J1/047—Indication of the tuning band, the bandwidth, tone control, the channel number, the frequency, or the like using electronic means, e.g. LED's
- H03J1/048—Indication of the tuning band, the bandwidth, tone control, the channel number, the frequency, or the like using electronic means, e.g. LED's with digital indication
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Circuits Of Receivers In General (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明はデジタル周波数表示機能を備えたＰＬＬシンセ
サイザ方式の受信機に関するものである。
サイザ方式の受信機に関するものである。
従来例の構成とその問題点
一般にＰＬＬシンセサイザ方式の受信機において、デジ
タル周波数表示機能を付加する場合には、ＰＬＬ回路の
だめの基準周波数発振器とは別異にテジタル周波数表示
のだめの基準周波数発振器を設けることが多い。そして
、これら両発振器はその周波数が同一であるとビート妨
害を起こすことから異なる周波数のものを用いるのが常
である。
タル周波数表示機能を付加する場合には、ＰＬＬ回路の
だめの基準周波数発振器とは別異にテジタル周波数表示
のだめの基準周波数発振器を設けることが多い。そして
、これら両発振器はその周波数が同一であるとビート妨
害を起こすことから異なる周波数のものを用いるのが常
である。
第１図は従来の受信機のブロック図を示しており、第１
図において、アンテナ１に到来した電波は高周波増幅器
２で増幅されて局部発振器４からの局部発振信号が供給
づれる混合器３に印加され、この混合器３で加算又は減
算されて中間周波数信号が出力される。そして、上記中
間周波数信号は中間周波増幅器５で増幅されて検波器６
［供給てれ、この検波器６で検波てれた音声信号が低周
波増幅器７て増幅きれてスピーカ８を駆動するように構
成されている。上記局部発振器４は電圧制御発振器９１
分周器１０．位相比較器兼ＶＣＯ制御電圧発生器１１．
基準周波数発振器１２、および水晶発振子１３よりなる
ＰＬＬ回路で構成されている。
図において、アンテナ１に到来した電波は高周波増幅器
２で増幅されて局部発振器４からの局部発振信号が供給
づれる混合器３に印加され、この混合器３で加算又は減
算されて中間周波数信号が出力される。そして、上記中
間周波数信号は中間周波増幅器５で増幅されて検波器６
［供給てれ、この検波器６で検波てれた音声信号が低周
波増幅器７て増幅きれてスピーカ８を駆動するように構
成されている。上記局部発振器４は電圧制御発振器９１
分周器１０．位相比較器兼ＶＣＯ制御電圧発生器１１．
基準周波数発振器１２、および水晶発振子１３よりなる
ＰＬＬ回路で構成されている。
一方、上記電圧制御発振器９からの発振周波数は分周器
１４で分周されて水晶発振子１７を含む基準周波数発振
器１６からの基準周波数が供給される周波数カウンタ１
５に供給され、所定時間内の周波数を計数してドライバ
ー１８に加えられてデジタル表示器１９を駆動するよう
に構成されている。しかしながら、このような構成では
ＰＬＬ回路のための基準周波数発振器１２とデジタル周
波数表示のだめの基準周波数発振器１６の２つの発振器
を必要とするためにコスト高にがり、また、２つの発振
器１２．１６の相互の温度特性が異なるためにそれぞれ
に制御回路が必要となって調整がしにくくなり、また、
２つの発振器１２．１６の周波数が異なるためにスプリ
アスが増加するという欠点があった。特に、スーパーヘ
テロダイン受信機では和又は差の周波数で受信するもの
であるためにスプリアスが増大すると不要な受信が行な
われるという大きな問題があった。
１４で分周されて水晶発振子１７を含む基準周波数発振
器１６からの基準周波数が供給される周波数カウンタ１
５に供給され、所定時間内の周波数を計数してドライバ
ー１８に加えられてデジタル表示器１９を駆動するよう
に構成されている。しかしながら、このような構成では
ＰＬＬ回路のための基準周波数発振器１２とデジタル周
波数表示のだめの基準周波数発振器１６の２つの発振器
を必要とするためにコスト高にがり、また、２つの発振
器１２．１６の相互の温度特性が異なるためにそれぞれ
に制御回路が必要となって調整がしにくくなり、また、
２つの発振器１２．１６の周波数が異なるためにスプリ
アスが増加するという欠点があった。特に、スーパーヘ
テロダイン受信機では和又は差の周波数で受信するもの
であるためにスプリアスが増大すると不要な受信が行な
われるという大きな問題があった。
発明の目的
本発明はこのような従来の欠点を解消するものであり、
簡単な構成でデジタル周波数表示することができる、優
れた受信機を提供することを目的とするものである。
簡単な構成でデジタル周波数表示することができる、優
れた受信機を提供することを目的とするものである。
発明の構成
上記の目的を達成するため、本発明の受信機は局部発振
器を構成するＰＬＬ回路のための分周器からの分周出力
を上記ＰＬＬ回路のための水晶発振子を含む基準周波数
発振器からの周波数が供給される周波数カウンタに印加
することにより、上記周波数カウンタで計数した受信周
波数をデジタル表示するように構成したことを特徴とす
るものである。
器を構成するＰＬＬ回路のための分周器からの分周出力
を上記ＰＬＬ回路のための水晶発振子を含む基準周波数
発振器からの周波数が供給される周波数カウンタに印加
することにより、上記周波数カウンタで計数した受信周
波数をデジタル表示するように構成したことを特徴とす
るものである。
実施例の説明
以下、本発明について実施例の図面と共に説明する。第
２図は本発明の一実施例を示しており、第１図と同一符
号は同一の構成要素を示している。
２図は本発明の一実施例を示しており、第１図と同一符
号は同一の構成要素を示している。
第２図において、２０は局部発振器４を構成するＰＬＬ
回路の分周器１ｏからの出力が加えられると共に水晶発
振子１３を含む基準周波数発振器１２からの周波数が供
給され、所定の時間内に存在する周波数を計数する周波
数カウンタであり、その周波数カウンタ２ｏの出力はド
ライバ１８に加えられてデジタル表示器１９を駆動する
ようになっている。上記局部発振器４を構成するＰＬＬ
回路の基準周波数発振器１２は一定の発振周波数を出力
し、選局操作に応じて上記電圧制御発振器９から可変の
局部発振周波数を上記混合器３に供給する。一方、上記
局部発振器４を構成する分周器１０には上記可変の局部
発振周波数に対応した分周出力を得、この分周出力は上
記水晶発振子１３を含む基準周波数発振器１２からの周
波数が供給される周波数カウンタ２ｏに印加されて受信
周波数を計数し、その受信周波数がドライバー１８にて
駆動されるデジタル表示器１９にデジタル表示器れる○ 発明の効果 以上のように本発明によれば、分周器および基準周波数
発振器を共用しているために回路構成を簡略化すること
ができ、部品点数の削減によって部品材料のコストダウ
ンを図ることができる。また、基準発振器を共用するた
めに従来のもののように調整しにくくなったり、スプリ
アスが増大する等の不都合もなくなるものである。
回路の分周器１ｏからの出力が加えられると共に水晶発
振子１３を含む基準周波数発振器１２からの周波数が供
給され、所定の時間内に存在する周波数を計数する周波
数カウンタであり、その周波数カウンタ２ｏの出力はド
ライバ１８に加えられてデジタル表示器１９を駆動する
ようになっている。上記局部発振器４を構成するＰＬＬ
回路の基準周波数発振器１２は一定の発振周波数を出力
し、選局操作に応じて上記電圧制御発振器９から可変の
局部発振周波数を上記混合器３に供給する。一方、上記
局部発振器４を構成する分周器１０には上記可変の局部
発振周波数に対応した分周出力を得、この分周出力は上
記水晶発振子１３を含む基準周波数発振器１２からの周
波数が供給される周波数カウンタ２ｏに印加されて受信
周波数を計数し、その受信周波数がドライバー１８にて
駆動されるデジタル表示器１９にデジタル表示器れる○ 発明の効果 以上のように本発明によれば、分周器および基準周波数
発振器を共用しているために回路構成を簡略化すること
ができ、部品点数の削減によって部品材料のコストダウ
ンを図ることができる。また、基準発振器を共用するた
めに従来のもののように調整しにくくなったり、スプリ
アスが増大する等の不都合もなくなるものである。
第１図は従来の受信機のブロック図、第２図は本発明の
受信機の一実施例を示すブロック図である。 ２・・・・・・高周波増幅器、３・・・・混合器、４・
旧・・局部発振器、５・・・・・・中間周波増幅器、６
・・・・・・検波器、７・・・・・低周波増幅器、９・
・・・・電圧制御発振器、１０・・・・・・分周器、１
１・・・・・・位相比較器、１２・・・用基準周波数発
振器、１３・・・・・・水晶発振子、２０・・・・・・
周波数カウンタ、１８・・・・・・ドライ／＜−１１９
・・・・・・表示器。 代理人の氏名 弁理士 中 尾 敏 男 はが１名第１
図 第２図
受信機の一実施例を示すブロック図である。 ２・・・・・・高周波増幅器、３・・・・混合器、４・
旧・・局部発振器、５・・・・・・中間周波増幅器、６
・・・・・・検波器、７・・・・・低周波増幅器、９・
・・・・電圧制御発振器、１０・・・・・・分周器、１
１・・・・・・位相比較器、１２・・・用基準周波数発
振器、１３・・・・・・水晶発振子、２０・・・・・・
周波数カウンタ、１８・・・・・・ドライ／＜−１１９
・・・・・・表示器。 代理人の氏名 弁理士 中 尾 敏 男 はが１名第１
図 第２図
Claims (1)
- 局部発振器を構成するＰＬＬ回路のための分周器からの
分周出力を上記ＰＬＬ回路めための水晶発振子を含む基
準周波数発振器からの周波数が供給される周波数カウン
タに印加し、上記周波数カウンタで計数した受信周波数
をデジタル表示するように構成したことを特徴とする受
信機。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4156784A JPS59167127A (ja) | 1984-03-05 | 1984-03-05 | 受信機 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4156784A JPS59167127A (ja) | 1984-03-05 | 1984-03-05 | 受信機 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS59167127A true JPS59167127A (ja) | 1984-09-20 |
Family
ID=12612019
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4156784A Pending JPS59167127A (ja) | 1984-03-05 | 1984-03-05 | 受信機 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59167127A (ja) |
-
1984
- 1984-03-05 JP JP4156784A patent/JPS59167127A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH06188688A (ja) | 高周波信号受信機 | |
| US4607393A (en) | Receiver circuit comprising two phase control loops | |
| JPH0151100B2 (ja) | ||
| CA1091310A (en) | Pll synthesizer | |
| US6509802B2 (en) | PLL-tuning system having a phase detector with a sampling frequency equal to a reference frequency | |
| GB1526338A (en) | Superheterodyne receivers | |
| EP0521403A1 (en) | Radio receiver capable of suppressing a frequency drift in an intermediate frequency | |
| US4414687A (en) | Radio receiver | |
| US4097816A (en) | Tuning system | |
| JPS59167127A (ja) | 受信機 | |
| JP2710930B2 (ja) | ダブルスーパーヘテロダイン方式無線機 | |
| US4095190A (en) | Tuning system | |
| JPS5924191Y2 (ja) | シンセサイザ−受信機のａｆｃ回路 | |
| JPS5931043Y2 (ja) | 分周回路 | |
| JPS5883446A (ja) | 受信機 | |
| JP2733089B2 (ja) | 周波数誤差検出回路 | |
| JPS6028330A (ja) | ダブルス−パ−ヘテロダインチユ−ナ | |
| JP2767518B2 (ja) | Ａｆｃ回路 | |
| US5459431A (en) | Frequency/phase analog detector and its use in a phase-locked loop | |
| JPH0473885B2 (ja) | ||
| JP2743635B2 (ja) | 信号受信装置 | |
| JPS6326020A (ja) | 周波数測定機能を有する受信装置 | |
| JPS596012Y2 (ja) | シンセサイザ−受信機のａｆｃ回路 | |
| JPH0314366B2 (ja) | ||
| JPS5915143Y2 (ja) | デジタル表示切換回路 |