JPS59165446A - 集積回路構造体 - Google Patents

集積回路構造体

Info

Publication number
JPS59165446A
JPS59165446A JP58039196A JP3919683A JPS59165446A JP S59165446 A JPS59165446 A JP S59165446A JP 58039196 A JP58039196 A JP 58039196A JP 3919683 A JP3919683 A JP 3919683A JP S59165446 A JPS59165446 A JP S59165446A
Authority
JP
Japan
Prior art keywords
chip
internal wiring
input
gold
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP58039196A
Other languages
English (en)
Inventor
Tatsuo Inoue
龍雄 井上
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp, Nippon Electric Co Ltd filed Critical NEC Corp
Priority to JP58039196A priority Critical patent/JPS59165446A/ja
Publication of JPS59165446A publication Critical patent/JPS59165446A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5384—Conductive vias through the substrate with or without pins, e.g. buried coaxial conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01024—Chromium [Cr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15312—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a pin array, e.g. PGA
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/306—Lead-in-hole components, e.g. affixing or retention before soldering, spacing means
    • H05K3/308—Adaptations of leads
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3457—Solder materials or compositions; Methods of application thereof

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Wire Bonding (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔技術分野と背景技術〕 本発明は、モノリシックＩＣテップに直接入出力ピンを
取付けることによシ、実装領域の増大や接−統箇所の増
加を伴わずに高密度プリント配線基板やフレキシブルプ
リント配線基板に直接実装できるようにした集積回路構
造体に関する。
従来、モノリシックＩＣチップの外部配線接続方式とし
ては、ワイヤー・ボンディング方式、テープ・キャリア
方式、クリップ・チップ方式が採用されている。このう
゛ち、ワイヤー・ボンディング方式と、テープキャリア
方式におけるＩＣチップの実装に際しては、第１図に示
す如く、ＩＣチップｌＯを配線基板２０に実装する場合
に、ビームリード１２をＩＣチップｌＯから遠心的にＩ
Ｃチツブエ０の外方へ伸ばして接続用パッド２１と接続
しているので、ＩＣチップ１０を実装するために必要な
領域２２が、ＩＣチップ１０の実際の外形寸法と較べて
大きくなってしまい、回路の小型高密度化を阻害すると
いった欠点があった。
又、フリップ・チップ方式においては、第２図に示すよ
うに、ＩＣチップ１０に設けられたパッド１４と、配線
基板２０上に設けられたパッド２４とを半田２３で接続
するので、ＩＣチップ１０と配線基板２０との熱膨張率
をほぼ等しくしておかないと温度変化によ、９、ＩＣチ
ップ１０が破壊するおそれがあった。そのため、一般的
な樹脂系基材のプリント基板に、このようなフリップ・
チップ方式でＩＣチップを実装する場合には、第３図に
示すようにＩＣチップｌＯとプリント基板３０の間に、
例えばシリコンＩＣチップの場合には、これと熱膨張率
のほぼ等しいセラミック配線基板などの所謂セラミック
チップ・キャリア２５を介在させていた。しかし、この
場合、セラミックチップ・キャリア２５のパッド２４と
２６に、ＩＣチップ１０のパッド１４とプリント基板３
０のパッド２８をそれぞれ半田２３と２７によって接続
する必要があるため、配線の接続箇所の増加及びプリン
ト基板に占めるＩＣチップ実装領域の増大という欠点が
あった。
〔発明の開示〕
本発明は従来技術の欠点に鑑みてなされたもので、モノ
リシックＩＣチップと、該モノリシックＩＣチップの内
部配線を被覆するポリイミド系樹脂膜と、該ポリイミド
樹脂膜表面に形成された金属パッドと、該金属パッドに
固着された入出力ピンと、前記ポリイミド樹脂膜に設け
られた小孔内の金属を経由して、前記ＩＣチップ内部配
線と前記入出力ピンとを電気的に接続する構成とするこ
とによ、９、ＩＣチップの実装領域の増大を防ぎ、ＩＣ
チップと入出力ピンとの間に設けたポリイミド系樹脂膜
によつそＩＣチップの内部配線を保護すると共に、入出
力ピンの接着強度を増大させることのできる集積回路構
造体の開示を目的とする。
〔実施例の説明〕
以下、第４図に示す本発明の一実施例について説明する
。
第４図は、本発明集積回路構造体の一実施例の要部断面
図である。図面において、モノリシックＩＣチップ１０
の内部配線形成面はポリイミド系樹脂膜４０で被覆され
ている。ポリイミド系樹脂膜４０には小孔があけられて
おシ、この小孔には金４１が満たしである。この金４１
は、前記ＩＣチップ１０の内部配線と、ポリイミド系樹
脂膜上に形成されたクロム薄膜とパラジウム薄膜と金め
つき膜とから構成された金属パッド４２とを電気的に接
続している。金属パッド４２には、高温半田４３によっ
て表面が金めつき被覆された銅合金よりなる入出力ピン
４４が接着され、このピン４４がポリイミド系樹脂を絶
縁材とする高密度プリント基板３０に設けられたスルー
ホールに挿入されている。スルーホールめつき３１と入
出力ピン４４とは低温半田３２によって接着されている
。
上述のように、ＩＣチップ１０の内部配線と高密度プリ
ント基板３０との電気的接続は、金４１と金属パッド４
２と高温半田４３と入出力ピン４４と低温半田３２とを
介して行なわれる。
〔発明の効果〕
本発明には以上説明したように、モノリシックＩＣチッ
プを直接プリント配線基板に実装できるので、ＩＣチッ
プの実装のための占有面積を縮小でき−、配線接続箇所
を減少できると共に、ＩＣチップの内部配線の保護を図
れるという効果がある。
【図面の簡単な説明】
第１図乃至第３図はモノリシックＩＣチップの従来の外
部配線接続方式を示す構成図、第４図は本発明の一実施
例の要部断面図である。 １０・・・モノリシックＩＣチップ ３０・・・プリント基板　３１・・・スルーホールめつ
き３２・・・低温半１）　　　４０・・・ポリイミド系
樹脂膜４１・・・金　　　　　　４２・・・金属パッド
４３・・・高温半１）　　４４・・・入出力ビン出願人
　　日本電気株式会社 第１図 第３図 ＋（”１ 第４図 ０

Claims (1)

    【特許請求の範囲】
  1. モノリシックＩＣチップと、該モノリシックＩＣチップ
    の内部配線を被覆するポリイミド系樹脂膜と、該ポリイ
    ミド樹脂膜表面に形成された金属パッドと、該金属パッ
    ドに固着された入出力ピンと、前記ポリイミド樹脂膜に
    設けられた小孔内の金属を経由して、前記ＩＣチップ内
    部配線と前記入出力ピンとを電気的に接続することを特
    徴と・した集積回路構造体。
JP58039196A 1983-03-11 1983-03-11 集積回路構造体 Pending JPS59165446A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP58039196A JPS59165446A (ja) 1983-03-11 1983-03-11 集積回路構造体

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP58039196A JPS59165446A (ja) 1983-03-11 1983-03-11 集積回路構造体

Publications (1)

Publication Number Publication Date
JPS59165446A true JPS59165446A (ja) 1984-09-18

Family

ID=12546363

Family Applications (1)

Application Number Title Priority Date Filing Date
JP58039196A Pending JPS59165446A (ja) 1983-03-11 1983-03-11 集積回路構造体

Country Status (1)

Country Link
JP (1) JPS59165446A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62217619A (ja) * 1986-03-19 1987-09-25 Hitachi Ltd ピン付チツプキヤリア
US10950573B2 (en) 2019-03-19 2021-03-16 International Business Machines Corporation Lead-free column interconnect

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62217619A (ja) * 1986-03-19 1987-09-25 Hitachi Ltd ピン付チツプキヤリア
US10950573B2 (en) 2019-03-19 2021-03-16 International Business Machines Corporation Lead-free column interconnect

Similar Documents

Publication Publication Date Title
US4724472A (en) Semiconductor device
US6218214B1 (en) Integrated circuit package for flip chip and method of forming same
JP2546195B2 (ja) 樹脂封止型半導体装置
JPH10308419A (ja) 半導体パッケージ及びその半導体実装構造
JPS58101493A (ja) 基板
JPH09283695A (ja) 半導体実装構造
US5473190A (en) Tab tape
US5973927A (en) Mounting structure for an integrated circuit
US4731700A (en) Semiconductor connection and crossover apparatus
JP2000323610A (ja) フィルムキャリア型半導体装置
JPS59165446A (ja) 集積回路構造体
JP2002057238A (ja) 集積回路パッケージ
JP2936819B2 (ja) Ｉｃチップの実装構造
JP2845218B2 (ja) 電子部品の実装構造およびその製造方法
JPH06120296A (ja) 半導体集積回路装置
JPS61125066A (ja) 半導体装置
JP2748771B2 (ja) フィルムキャリア半導体装置及びその製造方法
JP2652222B2 (ja) 電子部品搭載用基板
JPS60138948A (ja) 半導体装置用パツケ−ジ
JPH0358537B2 (ja)
MY127468A (en) Metal substrate having an ic chip and carrier mounting
JPH0462457B2 (ja)
JPH0645763A (ja) 印刷配線板
JPS6211014Y2 (ja)
JP3033541B2 (ja) Ｔａｂテープ、半導体装置及び半導体装置の製造方法