JPS59165382A - マトリクス端子板 - Google Patents
マトリクス端子板Info
- Publication number
- JPS59165382A JPS59165382A JP3852683A JP3852683A JPS59165382A JP S59165382 A JPS59165382 A JP S59165382A JP 3852683 A JP3852683 A JP 3852683A JP 3852683 A JP3852683 A JP 3852683A JP S59165382 A JPS59165382 A JP S59165382A
- Authority
- JP
- Japan
- Prior art keywords
- terminal
- terminal element
- matrix
- terminals
- plate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Connector Housings Or Holding Contact Members (AREA)
- Connections Arranged To Contact A Plurality Of Conductors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
Ｉａｌ 発明の技術分野
本発明はマトリクス端子板の改良に係る。
（ｂｌ 従来技術と問題点
中継端子板例えば架上中継端子板などには、端子がマト
リクス状に絶縁板を貫通して配列されたマトリクス端子
板が広く使用されている。そしてこれらの端子を絶縁物
にインサート成形して所望のマトリクス端子板を製造す
るには、モールド成形型が複雑となシ、非常に高コスト
となるので従来は第１図の斜視図に示すようなマトリク
ス端子板が使用されている。
リクス状に絶縁板を貫通して配列されたマトリクス端子
板が広く使用されている。そしてこれらの端子を絶縁物
にインサート成形して所望のマトリクス端子板を製造す
るには、モールド成形型が複雑となシ、非常に高コスト
となるので従来は第１図の斜視図に示すようなマトリク
ス端子板が使用されている。
第１図において薄い角筒形の枠にモールド成形されたケ
ース本体１の両側面には、マトリクス状に端子孔が配設
され、それぞれの端子孔には、端子２が貫通して、ケー
ス本体１０両側面に突出している。そしてケース本体１
の枠内には充填材３としてモールド樹脂例えばポリエス
テル樹脂が充填されている。
ース本体１の両側面には、マトリクス状に端子孔が配設
され、それぞれの端子孔には、端子２が貫通して、ケー
ス本体１０両側面に突出している。そしてケース本体１
の枠内には充填材３としてモールド樹脂例えばポリエス
テル樹脂が充填されている。
このようにケース本体１にモールド樹脂が充填され固形
化されているので、端子２はラッピングなどにてリード
綜の端末を接続しても回転することもなく、またケース
本体１から脱落することもない。
化されているので、端子２はラッピングなどにてリード
綜の端末を接続しても回転することもなく、またケース
本体１から脱落することもない。
しかし乍ら、ケース本体に一度に充填材３の樹脂を注入
すると、端子孔と端子との間隙から充填材３が流出する
ので、最初に目止めの樹脂を注入し、固形化したのちに
主充填材を注入しなければならず製造工数が多く、コス
ト高となるという問題点がある。まだ正面視形状の異な
る（端子間ピッチは同じ）マトリクス端子板毎にケース
本体を、モールド型から製造しなければ彦らないので工
期が長いばかりで々く、モールド型を数多く必要として
コストの高いマトリクス端子板になるという問題点があ
る。
すると、端子孔と端子との間隙から充填材３が流出する
ので、最初に目止めの樹脂を注入し、固形化したのちに
主充填材を注入しなければならず製造工数が多く、コス
ト高となるという問題点がある。まだ正面視形状の異な
る（端子間ピッチは同じ）マトリクス端子板毎にケース
本体を、モールド型から製造しなければ彦らないので工
期が長いばかりで々く、モールド型を数多く必要として
コストの高いマトリクス端子板になるという問題点があ
る。
（Ｃ１発明の目的
本発明の目的は、上記従来の問題点が除去された形状を
所望に変更しうるマトリクス端子板を提供することにあ
る。
所望に変更しうるマトリクス端子板を提供することにあ
る。
ｆｄｌ 発明の構成
この目的を達成するために本発明は、端子が、正面視で
横に長い矩形の長方体状の絶縁体を水平に貫通して一列
にインサート成形され、かつそれぞれの該端子の中間部
にて切断容易なる如くに、該絶縁体の上面、下面にＶ溝
が対向して設けられてなる端子素子板と、該端子素子板
が積層された状態で、それぞれの該端子が嵌入し貫通す
る孔が配列された外側絶縁板とよりなり、所望の長さに
切断され、所望数積層された前記端子素子板の両端面に
前記外側絶縁板を挟着するごとくに装着して端子素子板
を一体化するようにしたものである。
横に長い矩形の長方体状の絶縁体を水平に貫通して一列
にインサート成形され、かつそれぞれの該端子の中間部
にて切断容易なる如くに、該絶縁体の上面、下面にＶ溝
が対向して設けられてなる端子素子板と、該端子素子板
が積層された状態で、それぞれの該端子が嵌入し貫通す
る孔が配列された外側絶縁板とよりなり、所望の長さに
切断され、所望数積層された前記端子素子板の両端面に
前記外側絶縁板を挟着するごとくに装着して端子素子板
を一体化するようにしたものである。
（ｅ） 発明の実施例
以下図示実施例を参照して本発明について詳細に説明す
る。
る。
第２図は本発明の一実施例の斜視図である。
同図において４１，４□・・・４ｎは積層されたそれぞ
れの端子素子板であシ、８は外側絶縁板である。
れの端子素子板であシ、８は外側絶縁板である。
端子素子板４１は、角ピン状の端子６１が正面視で横に
長い矩形の長方体状の絶縁体５１を水平に貫通して一列
にインサート成形されている。それぞれの端子６１の中
間部分にて切断容易なる如くに絶縁体５Ｉの上面、下面
にＶ溝７、が対向して設けられている。端子素子板４２
・・・４ｎには端子素子板４１と同様に絶縁体５８．・
・・５ｎにそれぞれ端子６２．・・・６ｎが一列にイン
サート成形され、さらに■溝７２．・・・７ｎが、それ
ぞれ設けられている。なお図示例は長い端子素子板を端
子数１０本の所のＶ溝部分で切断して、それぞれの端子
素子板４１〜４ｎを形成し、１１枚の（即ちｎ＝１１）
端子素子板を積層したもので１０×１１マトリツクス端
子板である。
長い矩形の長方体状の絶縁体５１を水平に貫通して一列
にインサート成形されている。それぞれの端子６１の中
間部分にて切断容易なる如くに絶縁体５Ｉの上面、下面
にＶ溝７、が対向して設けられている。端子素子板４２
・・・４ｎには端子素子板４１と同様に絶縁体５８．・
・・５ｎにそれぞれ端子６２．・・・６ｎが一列にイン
サート成形され、さらに■溝７２．・・・７ｎが、それ
ぞれ設けられている。なお図示例は長い端子素子板を端
子数１０本の所のＶ溝部分で切断して、それぞれの端子
素子板４１〜４ｎを形成し、１１枚の（即ちｎ＝１１）
端子素子板を積層したもので１０×１１マトリツクス端
子板である。
薄板状の外側絶縁板８には、端子素子板が積層された状
態の端子配列に対応して、マトリクス状に、端子が嵌入
し貫通する例えば丸孔よりなる端子孔ｑが穿設されてい
る。この外側絶縁板８は、前述の如く端子孔９が配列さ
れた大きな薄板状の絶縁板を積層された端子素子板４．
〜４ｎの大きさに切断したものである。このように構成
された外側絶縁板８を積層された端子素子板４１〜４ｎ
の両端面に、それぞれの端子孔９を端子６．〜６ｎがそ
れぞれ貫通する如くに押圧して挟着するごとくに装着し
である。したがってそれぞれの端子素子板４、〜４ｎは
、外側絶縁板８によって一体化されて、所望の１０ Ｘ
１１マトリツクス端子板が構成される。
態の端子配列に対応して、マトリクス状に、端子が嵌入
し貫通する例えば丸孔よりなる端子孔ｑが穿設されてい
る。この外側絶縁板８は、前述の如く端子孔９が配列さ
れた大きな薄板状の絶縁板を積層された端子素子板４．
〜４ｎの大きさに切断したものである。このように構成
された外側絶縁板８を積層された端子素子板４１〜４ｎ
の両端面に、それぞれの端子孔９を端子６．〜６ｎがそ
れぞれ貫通する如くに押圧して挟着するごとくに装着し
である。したがってそれぞれの端子素子板４、〜４ｎは
、外側絶縁板８によって一体化されて、所望の１０ Ｘ
１１マトリツクス端子板が構成される。
この場合、端子孔９は、端子６、〜６ｎのそれぞれの外
形寸法よりも余裕をもって大きく穿設されているので、
多少のピッチ誤差があっても、容易に外側絶縁板８を装
着することが出来る。またがりに多数の端子が端子孔９
に遊貫していても、他の端子は、圧入状態で、貫通して
いるので、それぞれの端子素子板にはガタなどがない。
形寸法よりも余裕をもって大きく穿設されているので、
多少のピッチ誤差があっても、容易に外側絶縁板８を装
着することが出来る。またがりに多数の端子が端子孔９
に遊貫していても、他の端子は、圧入状態で、貫通して
いるので、それぞれの端子素子板にはガタなどがない。
また歯抜けのものは端子の根元を切断してもよく、ある
いは例えば中間層の端子板４５を除去しても良い。また
、同列に長く端子素子板を並列させても良いことは言う
までもない。
いは例えば中間層の端子板４５を除去しても良い。また
、同列に長く端子素子板を並列させても良いことは言う
までもない。
（ｆ）発明の詳細
な説明したように本発明は、平面視形状の異なるもので
も、端子素子板の成形視１台だけで済み、また端子数の
増減および組立が容易で低コストであるといった実用上
すぐれた効果のあるマトリクス端子板である。
も、端子素子板の成形視１台だけで済み、また端子数の
増減および組立が容易で低コストであるといった実用上
すぐれた効果のあるマトリクス端子板である。
第１図は従来のマトリクス端子板の斜視図、第２図は本
発明の一実施例の斜視図である。 図中１はケース本体、２，６．〜６ｎは端子（３は充填
材、４１〜４ｎは端子素子板、５．〜５ｎは絶縁体、７
１〜７ｎはＶ溝、８は外４Ｊ４１１絶縁板を示す。
発明の一実施例の斜視図である。 図中１はケース本体、２，６．〜６ｎは端子（３は充填
材、４１〜４ｎは端子素子板、５．〜５ｎは絶縁体、７
１〜７ｎはＶ溝、８は外４Ｊ４１１絶縁板を示す。
Claims (1)
- 端子が正面視で横に長い矩形の長方体状の絶縁体を水平
に貫通して一列にインサート成形され、かつそれぞれの
該端子の中間部にて切断容易なる如くに該絶縁体の上面
、下面にＶ溝が対向して設けられてなる端子素子板と、
線端子素子板が積層された状態でそれぞれの該端子が嵌
入し貫通する孔が配列された外側絶縁板とよりなシ、所
望に積層された前記端子素子板の両端面に前記外側絶縁
板が挟着するごとくに装着されて該端子素子板が一体化
されてなることを特徴とするマトリクス端子板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3852683A JPS59165382A (ja) | 1983-03-09 | 1983-03-09 | マトリクス端子板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3852683A JPS59165382A (ja) | 1983-03-09 | 1983-03-09 | マトリクス端子板 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS59165382A true JPS59165382A (ja) | 1984-09-18 |
| JPH039593B2 JPH039593B2 (ja) | 1991-02-08 |
Family
ID=12527719
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3852683A Granted JPS59165382A (ja) | 1983-03-09 | 1983-03-09 | マトリクス端子板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59165382A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04229971A (ja) * | 1990-06-27 | 1992-08-19 | Digital Equip Corp <Dec> | ビル配線系統 |
| US5365658A (en) * | 1990-06-27 | 1994-11-22 | Digital Equipment Corporation | Method for forming an electrical interconnection |
| JP2008118030A (ja) * | 2006-11-07 | 2008-05-22 | Yamaha Corp | 表面実装型半導体パッケージ及び端子板 |
| JP2008140560A (ja) * | 2006-11-30 | 2008-06-19 | Nidec-Read Corp | 多極コネクタ |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4824314U (ja) * | 1971-07-27 | 1973-03-22 | ||
| JPS5344765U (ja) * | 1976-09-21 | 1978-04-17 | ||
| JPS5667678U (ja) * | 1979-10-31 | 1981-06-05 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4824314B1 (ja) * | 1967-11-16 | 1973-07-20 | ||
| JPS5344765B2 (ja) * | 1974-12-27 | 1978-12-01 |
-
1983
- 1983-03-09 JP JP3852683A patent/JPS59165382A/ja active Granted
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4824314U (ja) * | 1971-07-27 | 1973-03-22 | ||
| JPS5344765U (ja) * | 1976-09-21 | 1978-04-17 | ||
| JPS5667678U (ja) * | 1979-10-31 | 1981-06-05 |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04229971A (ja) * | 1990-06-27 | 1992-08-19 | Digital Equip Corp <Dec> | ビル配線系統 |
| US5365658A (en) * | 1990-06-27 | 1994-11-22 | Digital Equipment Corporation | Method for forming an electrical interconnection |
| US5366388A (en) * | 1990-06-27 | 1994-11-22 | Digital Equipment Corporation | Wiring distribution system and devices for building wiring |
| US5658166A (en) * | 1990-06-27 | 1997-08-19 | Digital Equipment Corporation | Modular coupler arrangement for use in a building wiring distribution system |
| JP2008118030A (ja) * | 2006-11-07 | 2008-05-22 | Yamaha Corp | 表面実装型半導体パッケージ及び端子板 |
| JP2008140560A (ja) * | 2006-11-30 | 2008-06-19 | Nidec-Read Corp | 多極コネクタ |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH039593B2 (ja) | 1991-02-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0639884B1 (de) | Verfahren zur Herstellung einer elektrischen Antriebseinheit | |
| EP1887844B1 (de) | Verdrahtete elektromechanische Baugruppe und Verfahren zu ihrer Herstellung | |
| US3368114A (en) | Microelectronic circuit packages with improved connection structure | |
| DE60017695T2 (de) | Elektrischer Verbinderanschlusskasten | |
| JPH0418436B2 (ja) | ||
| JPS59165382A (ja) | マトリクス端子板 | |
| US20040029423A1 (en) | Terminal block and cable connector | |
| US3316455A (en) | Flat-pack circuit modules assembly | |
| US6652327B2 (en) | Terminal/pin block for multipin electronic plug | |
| JP3380464B2 (ja) | リードフレームおよびそれを用いた半導体装置ならびに半導体装置の製造方法 | |
| US3209336A (en) | Memory matrix assembly with separate, interconnecting arm members | |
| JPS61227386A (ja) | グランド端子板を有する多極コネクタおよびその作成方法 | |
| JPS6333334Y2 (ja) | ||
| DE2213961C3 (de) | Anordnung von Substratplättchen auf Trägerplatten | |
| JP2555052B2 (ja) | 電気接続箱の製造方法 | |
| JPS58219796A (ja) | 導体層接続装置 | |
| JPH0241829Y2 (ja) | ||
| JPS608603B2 (ja) | チツプ抵抗器の製造方法 | |
| JPS58206101A (ja) | 複合抵抗器およびその製造方法 | |
| JPS6249614A (ja) | 電子部品の製造方法 | |
| WO2002009031A1 (de) | Etikettierte chipkarte | |
| JPH064547Y2 (ja) | シ−ケンスを持つ電子回路パツケ−ジ用コネクタ | |
| JPH029509Y2 (ja) | ||
| JPS61278121A (ja) | 複合電子部品の製造方法 | |
| JPH0770435B2 (ja) | 複合部品およびその製造方法 |