JPS59161110A - 傾斜利得増幅器 - Google Patents
傾斜利得増幅器Info
- Publication number
- JPS59161110A JPS59161110A JP58035419A JP3541983A JPS59161110A JP S59161110 A JPS59161110 A JP S59161110A JP 58035419 A JP58035419 A JP 58035419A JP 3541983 A JP3541983 A JP 3541983A JP S59161110 A JPS59161110 A JP S59161110A
- Authority
- JP
- Japan
- Prior art keywords
- gain
- amplifier
- characteristic
- gain amplifier
- operational amplifier
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03G—CONTROL OF AMPLIFICATION
- H03G5/00—Tone control or bandwidth control in amplifiers
- H03G5/02—Manually-operated control
- H03G5/04—Manually-operated control in untuned amplifiers
Landscapes
- Tone Control, Compression And Expansion, Limiting Amplitude (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（ａｌ 発明の技術分野
本発明は、演算増幅器を用いた傾斜利得増幅器に係り、
特に、高利得、高帯域特性を有するとともに、集積回路
化した場合、チップ面積を小さくできるようにした傾斜
利得増幅器に関するものである。
特に、高利得、高帯域特性を有するとともに、集積回路
化した場合、チップ面積を小さくできるようにした傾斜
利得増幅器に関するものである。
（ｂｌ 従来技術と問題点
従来の傾斜利得増幅器の一実施例を図を用いて説明する
。
。
第１図は、従来の傾斜利得増幅器の一実施例構成図であ
る。
る。
図において、ＩＮは入力端子、’ＯＵＴは出力端子、Ｒ
１乃至ＲＴＬ 、 Ｒｙ は抵抗、 Ｃ，ｔ−はコンデ
ンサ、ＯＰｏ は演算増幅器、ＳＷ＋乃至ＳＷηはス
イッチである。尚、抵抗Ｒ１乃至Ｒ１はそれぞれ異なる
抵抗値を有する。
１乃至ＲＴＬ 、 Ｒｙ は抵抗、 Ｃ，ｔ−はコンデ
ンサ、ＯＰｏ は演算増幅器、ＳＷ＋乃至ＳＷηはス
イッチである。尚、抵抗Ｒ１乃至Ｒ１はそれぞれ異なる
抵抗値を有する。
第２図は、第１図の動作説明図であり、横軸は周波数、
縦軸は利得である。
縦軸は利得である。
第１図に示す従来の傾斜利得増幅器は、スイッチＳＷ−
乃至ＳＷ１を切替えることにより利得を幅器では、以下
の欠点が生じるものであった。
乃至ＳＷ１を切替えることにより利得を幅器では、以下
の欠点が生じるものであった。
ずなわち、第２図に示すように、演算増幅器ＯＰ １段
でＢ特性を実現□しようとすると、演算増幅器ＯＰ、
の特性として、Ａ特性が必要となる。
でＢ特性を実現□しようとすると、演算増幅器ＯＰ、
の特性として、Ａ特性が必要となる。
したがって、Ｂ特性が高利得、高帯域になるほど。
演算増幅器の特性上、実現困難となる。また、演算増幅
器の特性を高利得、高帯域にすると、集積回路化した場
合、チップ面積が大きくなり、さらに、Ｃ−ＭＯＳで構
成する場合には、技術的にも難しくなる。また、設定す
べき利得の増大に伴い。
器の特性を高利得、高帯域にすると、集積回路化した場
合、チップ面積が大きくなり、さらに、Ｃ−ＭＯＳで構
成する場合には、技術的にも難しくなる。また、設定す
べき利得の増大に伴い。
使用する抵抗値も大きくなり、それにしたがって抵抗の
実現も難しく、演算増幅器と同様に、集積回路化したと
き、チップ面積が大きくなる。
実現も難しく、演算増幅器と同様に、集積回路化したと
き、チップ面積が大きくなる。
さらに、抵抗値幅が大きいと抵抗の精度も悪くなるとい
う欠点を有していた。
う欠点を有していた。
ＴＯ） 発明の目的
本発明は、かかる従来の傾斜利得増幅器の欠点に鑑み、
高利得、高帯域特性を有するとともに。
高利得、高帯域特性を有するとともに。
集積回路化した場合、チップ面積を小さくできるように
した傾斜利得増幅器を提供することを目的とする。
した傾斜利得増幅器を提供することを目的とする。
（ｄ＋ 発明の構成
本発明は、かかる目的を達成するために、演算増幅器と
受動素子とスイッチにより利得をステップ状に設定し、
かつその特性が周波数特性を有する傾斜利得増幅器にお
いて、所要特性を複数の増幅器にて分割し、前記増幅器
を直列に接続し各々の増□幅器の特性の合成にて所要特
性を実現するように構成したことを特徴とする傾斜利得
増幅器である。
受動素子とスイッチにより利得をステップ状に設定し、
かつその特性が周波数特性を有する傾斜利得増幅器にお
いて、所要特性を複数の増幅器にて分割し、前記増幅器
を直列に接続し各々の増□幅器の特性の合成にて所要特
性を実現するように構成したことを特徴とする傾斜利得
増幅器である。
（ｅｌ 発明の実施例
以下５本発明の傾斜利得増幅器の一実施例を図に沿って
、詳細に説明する。
、詳細に説明する。
第３図は１本発明の傾斜利得増幅器の一実施例構成図で
ある。図において、 ＯＰ＋ 、 ＯＰｘ は演算増幅
器、ＲＪｒｌ 、Ｒｕ乃至Ｒ１５，Ｒ，Ｓ’２． Ｒ２
（＋は抵抗、 Ｃｓ１ 、 Ｃ：ｆｌ 、 Ｃ２２はコ
ンデンサ、 Ｓｏ ＋ Ｓｔａ乃至Ｓ１３．Ｓ２０
はスイッチである。尚、ここでは。
ある。図において、 ＯＰ＋ 、 ＯＰｘ は演算増幅
器、ＲＪｒｌ 、Ｒｕ乃至Ｒ１５，Ｒ，Ｓ’２． Ｒ２
（＋は抵抗、 Ｃｓ１ 、 Ｃ：ｆｌ 、 Ｃ２２はコ
ンデンサ、 Ｓｏ ＋ Ｓｔａ乃至Ｓ１３．Ｓ２０
はスイッチである。尚、ここでは。
演算増幅器ＯＰ／ 、ＯＰｘ は同一特性を有するもの
とし、また、抵抗Ｒｒｔ とＲｒｚの値は等しく。
とし、また、抵抗Ｒｒｔ とＲｒｚの値は等しく。
さらに抵抗Ｒ／／乃至Ｒ／Ｊ ＋ Ｒｙａの関係はＲ／
／＜Ｒ／２ ＜ Ｒ／Ｊ ＜ Ｒ２Ｏであると仮定した
場合を例にとる５第４図は、第３図の動作説明図であり
、縦軸は利得、横軸は周波数である。
／＜Ｒ／２ ＜ Ｒ／Ｊ ＜ Ｒ２Ｏであると仮定した
場合を例にとる５第４図は、第３図の動作説明図であり
、縦軸は利得、横軸は周波数である。
今、第３図において、スイッチＳ０ を開いて。
ｆＩ のカットオフ周波数にし、スイッチＳ２ｏを閉
じた状態とし、演算増幅器にＯＦ２ の利得を０（ｄＢ
）にしてお（。この状態でスイッチＳｔｏ乃至Ｓ ｔ３
をそれぞれ切替えて閉じることにより、第４図に示すＡ
、乃至Ａ４の特性を得ることができる。
じた状態とし、演算増幅器にＯＦ２ の利得を０（ｄＢ
）にしてお（。この状態でスイッチＳｔｏ乃至Ｓ ｔ３
をそれぞれ切替えて閉じることにより、第４図に示すＡ
、乃至Ａ４の特性を得ることができる。
演算増幅器ＯＰｚ の利得がＯ（ｄＢ）であることから
、かかるスイッチの状態における利得は第４図の特性Ａ
、となる。また、上記の演算増幅器ＯＰ。
、かかるスイッチの状態における利得は第４図の特性Ａ
、となる。また、上記の演算増幅器ＯＰ。
並びにＯＰＪ の利得がそれぞれＯ（ｄＢ）の状態で。
乃至Ｒノ３の関係が、 Ｒ／／ ＜ Ｒ１２＜ Ｒノ３
ということから、それぞれ、スイッチＳ ／７乃至Ｓ／
Ｊを閉じた時の利得は、それぞれ第４図に示す特性ＡＪ
乃至Ａ４となる。
ということから、それぞれ、スイッチＳ ／７乃至Ｓ／
Ｊを閉じた時の利得は、それぞれ第４図に示す特性ＡＪ
乃至Ａ４となる。
また、演算増幅器ＯＰ ｔ 並びにＯＦ２の利得が。
そして、第３図に示す傾斜利得増幅器の利得を。
Ａｓの状態から、スイッチＳｏを閉じて＋ ｆＪ の
カットオフ周波呻にし、スイッチＳ ７／乃至Ｓ／Ｊを
順次、切替えて、閉じていくと、第４図に示す特性Ａａ
乃至ＡＩ？を得ることができる。
カットオフ周波呻にし、スイッチＳ ７／乃至Ｓ／Ｊを
順次、切替えて、閉じていくと、第４図に示す特性Ａａ
乃至ＡＩ？を得ることができる。
上記の総合特性Ａ、乃至ＡＰの状態と各スイッチの状態
を第１表（１１，（２）に示す。
を第１表（１１，（２）に示す。
第 １ 表 （１）
第 １ 表 （２）
すなわち、第３図に示す傾斜利得増幅器は、演算増幅器
ＯＰｔ 、 ＯＰ２の特性Ａ、乃至Ａｔを。
ＯＰｔ 、 ＯＰ２の特性Ａ、乃至Ａｔを。
演算増幅器ＯＰ、？の利得を０（ｄＢ）に固定にすると
ともに、カットオフ周波数をｆ？に固定して。
ともに、カットオフ周波数をｆ？に固定して。
演算増幅ｎ ＯＰ ｔの利得を可変することにより得。
特性ＡＡ−を、演算増幅器ＯＦＦの利得を０ （ｄＢ）
にして、演算増幅器ＯＰ２に利得をもたせることにより
得、特性Ａ、乃至Ａ９を、演算増幅器ＯＰ。
にして、演算増幅器ＯＰ２に利得をもたせることにより
得、特性Ａ、乃至Ａ９を、演算増幅器ＯＰ。
の利得を固定にするとともに、演算増幅器ＯＰ。
のカットオフ周波数をｆ２にして、利得を可変すること
により得るものである。
により得るものである。
以上の如く９本発明の傾斜利得増幅器は、総合特性を第
４図に示す周波数領域■、利得領域■で。
４図に示す周波数領域■、利得領域■で。
１つの演算増幅器に課せられる利得が、はぼ等しくなる
ように割り振っているものである。
ように割り振っているものである。
次に９本発明の傾斜利得増幅器の他の実施例を第５図並
びに第６図を用いて説明する。
びに第６図を用いて説明する。
第５図は２本発明の傾斜利得増幅器の他の実施例構成図
である。図において、第３図と同一記号を付したものに
ついては、同−素子等を示し、ＳＪ／乃至ｓｚ４はスイ
ッチ＋ Ｃｚｉθ乃至ＣｙＢはコンデンサである。尚、
ここでは、演算増幅器ｏｐ、。
である。図において、第３図と同一記号を付したものに
ついては、同−素子等を示し、ＳＪ／乃至ｓｚ４はスイ
ッチ＋ Ｃｚｉθ乃至ＣｙＢはコンデンサである。尚、
ここでは、演算増幅器ｏｐ、。
ＯＰ７は同一特性を有するものとし、また、抵抗Ｒｒ／
とＲ＃２の値は等しく、さらに、抵抗Ｒ／／乃至Ｒ）Ｂ
、Ｒｘθの関係はＲ／／＜Ｒノ２＜ Ｒ／Ｊ ＜ Ｒλ
θであると仮定した場合を例にとる。
とＲ＃２の値は等しく、さらに、抵抗Ｒ／／乃至Ｒ）Ｂ
、Ｒｘθの関係はＲ／／＜Ｒノ２＜ Ｒ／Ｊ ＜ Ｒλ
θであると仮定した場合を例にとる。
第６図は、第５図の動作説明図であり、縦軸は利得、横
軸は周波数である。
軸は周波数である。
今、第５図において、スイッチＳ ／６１ Ｓ ｉ、
並びに８２ノを閉じて、ｆｎのカットオフ周波数にする
とともに、演算増幅器ＯＰＩ並びにＯＰ、？ の利得を
それぞれ０（ｄＢ）にしてお（。この状態で、スイッチ
Ｓ／１Ｆ乃至Ｓ）３をそれぞれ切替えて閉じることによ
り、第６図に示すＡ、乃至Ａ４の特性を得ることができ
る。
並びに８２ノを閉じて、ｆｎのカットオフ周波数にする
とともに、演算増幅器ＯＰＩ並びにＯＰ、？ の利得を
それぞれ０（ｄＢ）にしてお（。この状態で、スイッチ
Ｓ／１Ｆ乃至Ｓ）３をそれぞれ切替えて閉じることによ
り、第６図に示すＡ、乃至Ａ４の特性を得ることができ
る。
尚、第６図に示すＡ、乃至Ａ４の特性が得られる理由に
ついては、第３図で説明した通りである。
ついては、第３図で説明した通りである。
また、演算増幅器ＯＰ７並びにＯＰ、？の利得が。
そして、第５図に示す傾斜利得増幅器の利得をＡ５の状
態から、閉じていたスイッチＳ／１５を開いて、スイッ
チＳｚ７を閉じて演算増幅器ＯＰ／ の利器ＯＰ、のカ
ットオフ周波数をｆｎ／に変えることにより、第４図に
示す特性Ａｌを得ることかできる。順次、スイッチＳ々
と８２３．スイッチＳβとＳＪｆを閉じることにより、
第４図に示す特性Ａ並びにＡｔを得ることができる。
態から、閉じていたスイッチＳ／１５を開いて、スイッ
チＳｚ７を閉じて演算増幅器ＯＰ／ の利器ＯＰ、のカ
ットオフ周波数をｆｎ／に変えることにより、第４図に
示す特性Ａｌを得ることかできる。順次、スイッチＳ々
と８２３．スイッチＳβとＳＪｆを閉じることにより、
第４図に示す特性Ａ並びにＡｔを得ることができる。
上記の総合特性Ａ、乃至ＡＩの状態と各スイッチ状態を
第２表に示す。
第２表に示す。
第 ２ 表
すなわち、第５図に示す傾斜利得増幅器は、特性Ａ、乃
至Ａ４を、演算増幅器ＯＰ＞の利得を。
至Ａ４を、演算増幅器ＯＰ＞の利得を。
０ ［ｄＢ）に固定するとともに、カットオフ周波数を
ｆ、に固定して、演算増幅器ＯＰＩ の利得を可変する
ことにより得、特性Ａｒを、演算増幅器ＯＰ、の利得を
Ｏ（ｄＢ）にして、カットオフ周波数１１のままで、演
算増幅器ＯＰ２に利得をもたせることにより得、特性Ａ
ｔ乃至Ａ９を、演算増幅器ＯＰ２の利得を固定にして、
カットオフ周波数０ を可変するとともに、演算増幅器ＯＰノの利得を可変す
ることにより得るものである。
ｆ、に固定して、演算増幅器ＯＰＩ の利得を可変する
ことにより得、特性Ａｒを、演算増幅器ＯＰ、の利得を
Ｏ（ｄＢ）にして、カットオフ周波数１１のままで、演
算増幅器ＯＰ２に利得をもたせることにより得、特性Ａ
ｔ乃至Ａ９を、演算増幅器ＯＰ２の利得を固定にして、
カットオフ周波数０ を可変するとともに、演算増幅器ＯＰノの利得を可変す
ることにより得るものである。
以」：の如く、第５図に示す傾斜利得増幅器もまた。第
３図に示す傾斜利得増幅器の如く、総合特性を第６図に
示す周波数領域■、利得領域■で。
３図に示す傾斜利得増幅器の如く、総合特性を第６図に
示す周波数領域■、利得領域■で。
１つの演算増幅器に課せられる利得がほぼ等しくなるよ
うに９割り振っているものである。
うに９割り振っているものである。
次に９本発明の傾斜利得増幅器の他の実施例を第７図並
びに第８図を用いて説明する。
びに第８図を用いて説明する。
第７図は１本説明の傾斜利得増幅器の他の実施例構成間
である。図において、第３図並びに第５図と同一記号を
付したものについては、同−素子等を示し、Ｒ７／乃至
Ｒ７Ｊは抵抗、Ｓη乃至Ｓ７Ｊはスイッチである。尚、
ここでは、演算増幅器ＯＰ／、ＯＰ２は同一特性を有す
るものとし、また。
である。図において、第３図並びに第５図と同一記号を
付したものについては、同−素子等を示し、Ｒ７／乃至
Ｒ７Ｊは抵抗、Ｓη乃至Ｓ７Ｊはスイッチである。尚、
ここでは、演算増幅器ＯＰ／、ＯＰ２は同一特性を有す
るものとし、また。
抵抗ＲｒｙとＲ，Ｉ２の値は等しく、コンデンサＣｚｚ
。
。
Ｃ，？２は異なるものとし、さらに抵抗Ｒ乃至Ｒの関係
は＋ Ｒ１／ ＜ Ｒｉ２ ＜ Ｒ／Ｊ ＜ Ｒｔ４で
あり、抵抗Ｒコ／乃至Ｒノ３の関係は、 ＲＪ／ ＜
Ｒ）２ ＜ Ｒ２３であると仮定した場合を例にとる。
は＋ Ｒ１／ ＜ Ｒｉ２ ＜ Ｒ／Ｊ ＜ Ｒｔ４で
あり、抵抗Ｒコ／乃至Ｒノ３の関係は、 ＲＪ／ ＜
Ｒ）２ ＜ Ｒ２３であると仮定した場合を例にとる。
従って、第７図において、演算増幅器ＯＰ ７とＯＦ２
のカットオフは。
のカットオフは。
それぞれ周波数ｆ、とｆ２とする。
第８図は、第７図の動作説明図であり、縦軸は利得、横
軸は周波数である。
軸は周波数である。
今、第７図において、スイッチＳｚａ並びにＳｘａを閉
じて、演算増幅器ＯＰｔ 並びにＯＦ２の利得をそれぞ
れＯ（ｄＢ）にしておく、この状態でスイッチＳ７．乃
至Ｓ４をそれぞれ切替えて閉じることにより、第８図に
示すＡ／乃至Ａ、Ｓ−の特性を得ることができる。尚、
第８図に示すＡ、乃至Ａ、の特性が得られる理由につい
ては、第３図で説明した通りである。
じて、演算増幅器ＯＰｔ 並びにＯＦ２の利得をそれぞ
れＯ（ｄＢ）にしておく、この状態でスイッチＳ７．乃
至Ｓ４をそれぞれ切替えて閉じることにより、第８図に
示すＡ／乃至Ａ、Ｓ−の特性を得ることができる。尚、
第８図に示すＡ、乃至Ａ、の特性が得られる理由につい
ては、第３図で説明した通りである。
そして、第７図に示す傾斜利得増幅器の利得をＡ５の状
態から、順次、スイッチＳ７／乃至Ｓ８を切り替えて閉
じていくことにより、第８図に示す特性Ａ、乃至Ａ＆を
得ることができる。
態から、順次、スイッチＳ７／乃至Ｓ８を切り替えて閉
じていくことにより、第８図に示す特性Ａ、乃至Ａ＆を
得ることができる。
上記の総合特性Ａ／乃至Ａ＆の状態と各スイッチの状態
を第３表に示す。
を第３表に示す。
１
第 ３ 表
すなわち、第７図に示す傾斜利得増幅器は、特性Ａ７乃
至へ夕を、演算増幅器ＯＰ２の利得を０（ｄｌｌ）に固
定して、 ｆ？ のカットオフ周波数を有の利得を固
定にし、ｆλのカットオフ周波数を有する傾斜利得増幅
器ＯＰａの利得を可変することにより得るものである。
至へ夕を、演算増幅器ＯＰ２の利得を０（ｄｌｌ）に固
定して、 ｆ？ のカットオフ周波数を有の利得を固
定にし、ｆλのカットオフ周波数を有する傾斜利得増幅
器ＯＰａの利得を可変することにより得るものである。
以上の如く、第７図に示す傾斜利得増幅器もま３
１ま
た。第３図、第５図に示す傾斜利得増幅器の如く。
総合特性をｍ８図に示す周波数領域■、利得領域■で、
１つの演算増幅器に課せられる利得がほぼ等しくなるよ
うに割り振っているものである。
１つの演算増幅器に課せられる利得がほぼ等しくなるよ
うに割り振っているものである。
Ｔｇ） 発明の効果
以−ヒ、詳細に説明した如く３本説明の傾斜利得増幅器
によれば、従来の増幅器１段にて構成される回路と比較
すると必要とされる最大利得に対して、各演算増幅器の
利得は、約半分の利得さえあればよいため、低利得でも
、帯域さえあれば容易に実現することができるものであ
る。また、比較的少ない素子数で利得を可変することが
でき、かつ抵抗値幅についても最大利得の約半分で実現
することができる。
によれば、従来の増幅器１段にて構成される回路と比較
すると必要とされる最大利得に対して、各演算増幅器の
利得は、約半分の利得さえあればよいため、低利得でも
、帯域さえあれば容易に実現することができるものであ
る。また、比較的少ない素子数で利得を可変することが
でき、かつ抵抗値幅についても最大利得の約半分で実現
することができる。
したがって、可変利得増幅器の集積回路化が容易となり
、さらに、チップ面積も小さくできる。
、さらに、チップ面積も小さくできる。
第１図は従来の傾斜利得増幅器の一実施例構成図、第２
図は第１図の動作説明図、第３図は本発明の傾斜利得増
幅器の一実施例構成図、第４図は４ 第３図の動作説明図、第５図、第７図は本発明の傾斜利
得増幅器の他の実施例構成図、第６図は第５図の動作説
明図、第８図は第７図の動作説明図である。 図中、ｏｐｏ 乃至ＯＰ２ は演算増幅器、ＩＮは入力
端子、ＯＮＴは出力端子、Ｒ／乃至Ｒ，ｔ、Ｒ／ｌ乃至
Ｒ／ダ＋ Ｒ２０乃至Ｒ２Ｊ 、 Ｒ，ｒｚ 、 Ｒｘ
２は抵抗３Ｃｖ２ａ乃至Ｃｚｚ４． ＣｙＢ Ｃｘ
ｎ、 Ｃｚａはコンデンサ。 Ｓｏ、Ｓ／６乃至Ｓノゾ、 Ｓ＞６乃至８２ｆはスイ
ッチである。 ５ ｎ 茅１ 閉 茅 ２ 目 ↑−
図は第１図の動作説明図、第３図は本発明の傾斜利得増
幅器の一実施例構成図、第４図は４ 第３図の動作説明図、第５図、第７図は本発明の傾斜利
得増幅器の他の実施例構成図、第６図は第５図の動作説
明図、第８図は第７図の動作説明図である。 図中、ｏｐｏ 乃至ＯＰ２ は演算増幅器、ＩＮは入力
端子、ＯＮＴは出力端子、Ｒ／乃至Ｒ，ｔ、Ｒ／ｌ乃至
Ｒ／ダ＋ Ｒ２０乃至Ｒ２Ｊ 、 Ｒ，ｒｚ 、 Ｒｘ
２は抵抗３Ｃｖ２ａ乃至Ｃｚｚ４． ＣｙＢ Ｃｘ
ｎ、 Ｃｚａはコンデンサ。 Ｓｏ、Ｓ／６乃至Ｓノゾ、 Ｓ＞６乃至８２ｆはスイ
ッチである。 ５ ｎ 茅１ 閉 茅 ２ 目 ↑−
Claims (1)
- 演算増幅器と受動素子とスイ・レチにより利得をステッ
プ状に設定し、かつその特性が周波数特性を有する傾斜
利得増幅器において、所要特性を複数の増幅器にて分割
し、前記増幅器を直列に接続し、各々の増幅器の特性の
合成にて所要特性を実現するように構成したことを特徴
とする傾斜利得増幅器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58035419A JPS59161110A (ja) | 1983-03-04 | 1983-03-04 | 傾斜利得増幅器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58035419A JPS59161110A (ja) | 1983-03-04 | 1983-03-04 | 傾斜利得増幅器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS59161110A true JPS59161110A (ja) | 1984-09-11 |
| JPH0434324B2 JPH0434324B2 (ja) | 1992-06-05 |
Family
ID=12441349
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58035419A Granted JPS59161110A (ja) | 1983-03-04 | 1983-03-04 | 傾斜利得増幅器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59161110A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1998018203A1 (fr) * | 1996-10-22 | 1998-04-30 | Kakumoto Jun Ichi | Intensificateur de formes d'ondes de signaux acoustiques et procede d'intensification associe |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS53120943U (ja) * | 1977-03-04 | 1978-09-26 |
-
1983
- 1983-03-04 JP JP58035419A patent/JPS59161110A/ja active Granted
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS53120943U (ja) * | 1977-03-04 | 1978-09-26 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1998018203A1 (fr) * | 1996-10-22 | 1998-04-30 | Kakumoto Jun Ichi | Intensificateur de formes d'ondes de signaux acoustiques et procede d'intensification associe |
| US5982907A (en) * | 1996-10-22 | 1999-11-09 | Jun-ichi Kakumoto | Audio signal waveform emphasis processing device and method |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0434324B2 (ja) | 1992-06-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| Chang | Multifunction biquadratic filters using current conveyors | |
| US4716388A (en) | Multiple output allpass switched capacitor filters | |
| US4912394A (en) | Attenuator circuit | |
| TW449962B (en) | Variable-gain amplifier circuit and attenuator circuit | |
| US4920325A (en) | Integrated active electronic switched capacitor filter having extremely low sensitivity to variations of the components | |
| JPS59161110A (ja) | 傾斜利得増幅器 | |
| US4275357A (en) | Active filter | |
| JP2005522906A (ja) | 積分器付きポリフェーズフィルタ | |
| JPS5811124B2 (ja) | 周波数特性調整回路 | |
| US5461583A (en) | Programmable frequency sine wave signal generator | |
| KR960012697A (ko) | 제어가능한 전송 특성을 갖는 회로장치 | |
| US4315229A (en) | Bandstop filters | |
| JP2000077976A (ja) | アクティブ電子フィルタ回路 | |
| JP2712923B2 (ja) | Ｓａｔ移相回路 | |
| US3996539A (en) | Single amplifier network for simulating a super-inductor circuit | |
| US3990025A (en) | Network with a single amplifier for simulating an FDNR circuit | |
| US3521005A (en) | Multifrequency signal generator | |
| US20030160647A1 (en) | Trimming Impedance Between Two Nodes Connected To A Non-Fixed Voltage Level | |
| US3585539A (en) | High frequency gyrator circuits | |
| JPH0766657A (ja) | 遅延等価回路 | |
| JPS61145918A (ja) | 電子ボリユ−ム回路 | |
| JPH0644781B2 (ja) | デイジタルト−ン発生回路 | |
| SU467481A1 (ru) | Устройство дл создани объемного звучани | |
| JPH08148958A (ja) | フィルタ回路 | |
| JPS63300613A (ja) | 能動フィルタ |