JPS63300613A - 能動フィルタ - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野コ 本発明は能動フィルタに係り、特に複数の入力端子を有
する低域通過特性を備えた能動フィルタに関する。

［従来の技術］ 従来、低域通過特性を有する能動フィルタとし・では第
３−Ａ図に示されているシャーレン・キー・フィルタか
知られており、図において、■１は入力信号を、■０は
出力信号を、Ｒ１，Ｒ２は抵抗素子を、ＣＩ、Ｃ２は容
量素子を１．入は演算増幅器をそれぞれ示している。

このフィルタは唯一の入力端子に供給される人力信号Ｖ
ｉに対して以下の式で示される１云達特性にしたかい出
力信号Ｖｏか得られろ。

ｋａＯ・ＶＩ Ｖｏ　　　Ｓ”’＋ａｌＳ＋ａＯ １１孟上二水去 ａｌ　　ＲＩＣ１＋Ｒ２Ｃｌ＋Ｒ２Ｃ２ａＯ−ＲＩＲ２
ＣＩＣ２ 上式でｋは演算増幅器の利得を示している。

特に、Ｒ１＝Ｒ２＝Ｒ，に＝＝１とすれは、ａｌ、ａＯ
は次式のようになる。

ａｌ　　ＲＣＩ　　　　　　、　　ａｏ　　Ｒ２ＣｌＣ
２ここで、ａＯｌａｌにより極を作り、更に分子は定数
であるので、有限な伝送零点を有しない低域通過フィル
タとなる。上式でａｌ＝２．６９ｘｌＯ５、ａｏ＝５．
３９ｘ　１０”’としたときの周波数特性を第３−Ｂ図
に示す。

［発明か解決しようとする問題点］ 上述した従来の能動フィルタでは入力端子か１つに限ら
れていたので、例えは２人力を加算した後に能動フィル
タを通したい場合には、別途加算器を準備しなければな
らなかった。

この加算器は一般的には第４図で示されている構成を有
しており、図において、■１．■２は第１及び第２の入
力端子にそれぞれ供給される入力信号であり、ｒｌ、ｒ
２．Ｒは抵抗素子を、Ａは演算増幅器を、■０は出力信
号をそれぞれ示している。ところか、演算増幅器への負
荷駆動能力を低下させるために抵抗素子の抵抗値を大き
く設定すると集積化するときに広いチップ面積を必要と
する。更に、第４図の加算器は加算結果の符号か反転す
るので、第５図に示すような抵抗素子Ｒ１゜Ｒ２と演算
増幅器Ａとて構成される反転器を必要としており、これ
らの加算器、反転器とともに能動フィルタを集積化する
とチップ面積か広大になり、集積化が困難になるという
問題点かあった。

従って、本発明の目的は複数入力端子を有する集積化に
適した能動フィルタを提供することである。

［問題点を解決するための手段］ 本発明は、複数の入力端子と、該複数の入力端子と共通
ノードとの間にそれぞれ設けられた複数の抵抗素子と、
所定の利得を有し逆相入力か基準電圧点に接続された演
算増幅器と、上記共通ノードと上記演算増幅器の正相入
力との間に設けられた抵抗素子と、上記共通ノードと上
記演算増幅器の出力との間に設けられた容量素子と、上
記演算増幅器の正相入力と基準電圧点との間に設けられ
た容量素子とを備えて構成されている。

［実施例］ 以下、本発明の実施例を図面を参照して説明する。

第１図は本発明の第１実施例の構成を示す回路図であり
、■１、■２は第１及び第２の入力端子に供給される入
力信号である。ｒｌ、ｒ２．Ｒは抵抗素子、Ｃ１，Ｃ２
は容量素子、Ａは演算増幅器をそれぞれ示し°ている。

Ｖ　Ｏは出力信号である。

第１実施例の伝達特性は次式で示される。

ａｌ　ｒｌ・ｒ２・Ｒ−Ｃ１・Ｃ２＋ （ｒ　１　ｒ２＋ｒ　ＩＲ＋ｒ２Ｒ）Ｃ２ｒ１・ｒ２・
Ｒ−Ｃ１・Ｃ２ ｒ　　１＋ｒ２ ａＯｒ　１　・　ｒ２　◆　Ｒ−Ｃ１・　Ｃ２特に、ｒ
ｌ＝ｒ２＝Ｒ，Ｌ＜＝２とすれは、ａｌ、ａＯは次式の
ようになる。

この時、Ｖｌと■２とは単純加算になり、帯域内でのＯ
ｄＢ伝送が可能になる。

第２図は本発明の第２実施例の構成を示す回路図であり
、３入力端子の能動フィルタを示し・ている。図におい
て、Ｖ　１、Ｖ２、■３は第１、第２及び第３の入力端
子に供給される入力１言号である。

ｒｌ、ｒ２．ｒ３．Ｒは抵抗素子、ＣＩ、Ｃ２は容量素
子、Ａは演算増幅器をそれぞれ示している。

ＶＯは出力信号である。

簡単のために、ｒ　１　＝　ｒ　２　＝　ｒ　３　＝　
Ｒ、ｋ　＝　３とすると、第２実施例の伝達特性は次式
で示される。

ａｏ　　Ｖ　１　＋Ｖ２＋Ｖ３ ＶＯＳ２＋ａｌＳ＋ａ０ −ＣＩ＋６Ｃ２３ ［発明の作用及び効果コ 以上説明し・できたように、本発明によれば、複数の入
力端子に抵抗素子をそれぞれ接続したので、各入力端子
に供給される入力信号の電圧に重み付けを与えた上で加
算することができる。

その結果、加算器、反転器を別途準備しなくても能動フ
ィルタとして機能させることができ、集積化時にチップ
面積を減少させることができるという効果が得られる。

【図面の簡単な説明】

第１図は本発明の第１実施例の構成を示す回路図・ 第２図は本発明の第２実施例の構成を示す回路図、 第３−Ａ図は従来の能動フィルタの構成を示す回路図、 第３−Ｂ図は従来の能動フィルタの特性を示すクラ７、 第４図は従来の加算器の構成を示す回路図、第５図は従
来の反転器の構成を示す回路図である。 ｒｌ、ｒ２．ｒ３．Ｒ・・・抵抗素子、ＣＩ、Ｃ２・・
・・・・・・容量素子、Ａ・・・・・・・・・・・・演
算増幅器。

Claims (1)

【特許請求の範囲】
1. 複数の入力端子と、該複数の入力端子と共通ノードとの
   間にそれぞれ設けられた複数の抵抗素子と、所定の利得
   を有し逆相入力が基準電圧点に接続された演算増幅器と
   、上記共通ノードと上記演算増幅器の正相入力との間に
   設けられた抵抗素子と、上記共通ノードと上記演算増幅
   器の出力との間に設けられた容量素子と、上記演算増幅
   器の正相入力と基準電圧点との間に設けられた容量素子
   とを備えた能動フィルタ。