JPS59158440A - 情報処理装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の属する技術分野の説明〕 本発明は情報処理装置に関し、特に、情報処理装置にお
いて、実行する命令のオぜランドデータを命令処理実行
ユニットに供給する方式に関する。

〔従来技術の説明〕

最近の高性能情報処理装置では、実行する命令のオ被ラ
ンドデータをメモリやキャッシュメモリから命令処理実
行ユニットにいかに速く供給するかが、装置の性能を決
める大きな要因となってきている。従来、このために、
メモリの高速化や。

キャッシュメモリの大容量化等が行なわれている。

しかし、いずれにしても、命令処理実行ユニットは、オ
被ランドデータを得るべく、メモリあるいはキャッシュ
メモリにアクセスを出すためには。

命令を解読し、その命令語のオ硬ランド部と、装置内の
アドレスレジスタの内容とから、オペランドアドレスを
計算し、このオペランドアドレスを付けてアクセスを出
す必要があった。

従って、命令処理実行ユニットが命令解読を開始してか
ら、メモリあるいはキャノン−メモリよりオ波ランドデ
ータを受けるまでの時間から、命令解読時間およびオペ
ランドアドレス計算時間は省くことができなかった。

〔発明の目的〕

本発明の目的は、命令処理実行ユニットに対するオ波ラ
ンドデータの供給を高速化することができる高性能の情
報処理装置を提供することにある。

〔発明の構成〕

本発明は、一度実行された命令のアドレス、オペランド
データおよびオペランドアドレスヲー組として記憶する
データバッファを設け、その命令が再度同一オペランド
アドレスで実行される時。

命令解読開始以前に確定する命令のアドレスによって、
前記データバッファから対応するオ波ランドデータを読
み出すようにすることにより、命令処理実行ユニットに
対するオペランドデータの供給を高速化することができ
るようにしたものである。

即ち１本発明によれば、命令を処理実行する命令処理実
行ユニット１と、メモリ読出しを行々う命令のアドレス
ととのメモリ読出し命令のオペラデータパッファ２０と
、前記命令処理実行ユニットが実行する命令のアドレス
により、前記データバッファの命令アドレスを探索する
ための手段１１と、この命令アドレスの探索によって両
アドレスが一致した時、対応するメモリデータを前記命
令処理実行ユニットに出力する手段１４と、前記命令処
理実行ユニットがメモリストアを行なう命令を実行する
時、このメモリストア命令のオペランドアドレスにより
、前記データバッファのオペランドアドレスを探索する
だめの手段１３と、このオペランドアドレスの探索によ
って両アドレスが一致した時、対応するメモリデータを
前記メモリストア命令のストアデータにより更新するた
めの手段１２とを有するととを特徴とする情報処理装置
が得られる。

〔実施例の説明〕

次に本発明について１図面を参照して、詳細に説明する
。

本発明の一実施例による情報処理装置を示す第１図にお
いて、命令処理実行ユニット１は、命令の解読、アドレ
ス計算、データ読出し要求の発生。

命令の実行・演算、演算結果のストア要求発生等を行な
う。この命令処理実行ユニット１は、キャッシュメモリ
２を介して、メモリ３に接続されている。

データバッファ２０は、メモリ読出しを行なう命令のア
ドレス、その命令によって読出されるべきデータ（オペ
ランドデータ）およびその命令のオペランドアドレスを
一組として記憶し、命令のアドレスおよびオペランドア
ドレスによって探索（５） できる連想メモリによって構成されている。２０ａが命
令のアドレスを記憶するだめの領域、２０ｂがその命令
によって読出されるべきデータを記憶するだめの領域、
２０ｃがオにランドアドレスを記憶するための領域であ
る。

命令処理実行ユニット１がある命令の解読を開始した時
、その命令のアドレスが信号線１０１に出力され、レジ
スタＩＩにセットされる。レジスタ１１の出力は、デー
タバッファ２０に接続されており、レジスタ１１にセッ
トされた命令のアドレスにより、データバッファ２０の
命令アドレスが探索される。データバッファ２０内に、
レジスタ１１にセットされているアドレスと一致する命
令アドレスがあると、対応するデータ及びオペランドア
ドレスがレジスタ１４に出力される。レジスタ１４の出
力は、信号線１０４によって、命令処理実行ユニット１
に送られる。

命令処理実行ユニット１は、解読した命令がメモリ読出
しを行なう命令の場合、信号線１０４によって送られて
くるデータを使用して、命令の実（６） 行・演算を開始すると同時に、命令語のオイラン乙 ド部ｌ内部のアドレスレジスタの値からオペランドアド
レスを計算する。との計算されたオペランドアドレスは
、信号線１０４より送られて来てぃルオ’　ラフ　ｔ’
アドレスと比較される。この比較で両オ被ランドアドレ
スが一致した場合、命令の実行・演算は続行される。こ
の比較で不一致が生じた場合、命令の実行・演算を中断
し、これを取り消すと同時に、計算したオペランドアド
レスによよって演算を再開する。

レジスタ１１にセントされた命令アドレスによって、デ
ータバッファ２０の命令アドレスを探索した時、データ
バッファ２０内に一致するアドレスがないと、レジスタ
１４への出力がなく、信号線１０４への出力もなくなる
。命令処理実行ユニット１では、信号線１０４からのり
プライデータがないことによって、データバッファ２０
内に一致する命令のアドレスおよびデータがないことを
の場合には、命令処理実行ユニット１は、オペランドア
ドレスを計算し、そのアドレスによってキャッシュメモ
リ２にデータ読出し要求を出す。命令処理実行ユニット
］は、キャッジ−メモリ２からこのデータ読出し要求に
対するリプライを受けると、との命令の実行・演算を開
始すると同時に。

この命令のアドレス、データおよびオペランドアドレス
を信号線】００に送る。これらは、レジスタ１０にセッ
トされて、この命令のアドレス、データおよびオペラン
ドアドレスは、−組として。

７’−タハッファ２０に書込まれる。との書込みによっ
て１次にこのメモリ読出し命令が再実行される場合に、
データバッファ２０から命令処理実行ユニッｌ−１への
データ供給が可能となる。

命令処理実行ユニット１で、ストア命令が実行されると
、ストアアドレスとデータがキャッシュメモリ２に送ら
れると同時に、ストアアドレスが信号線１０３に、スト
アデータが信号線１０２に送出される。レジスタ１３に
ストアアドレスがセソｉ・されると、このストアアドレ
スによってデータバッファ２０のオペランドアドレスを
探索する。

この探索でデータバッファ２０内に一致する第４ランド
アドレスがあると、対応するデータを、レジスタ１２に
セットされているストアデータによって更新する。この
ストアデータによる更新によって、データバッファ２０
内のデータとメモリ３内の対応データとの一致が保たれ
ている。

〔発明の詳細な説明〕

本発明は１以上説明したように、命令のアドレスによっ
てその命令で使用するデータを取り出すことのできるデ
ータバッファを備え、命令処理実行ユニットによる命令
の解読、アドレス計算と並列に、その命令で使用するデ
ータの前記データバッファからの取り出しを行ない、前
記命令処理実行ユニットへのデータの供給を高速化する
ことができるようにした情報処理装置であり、命令の処
理実行時間を短縮して、情報処理装置の性能を向上する
ことができる効果がある。

以下余日 （９）

【図面の簡単な説明】

第１図は本発明の一実施例を示すブロック図である０ １・・・命令処理実行ユニット、２・・・キャッシュメ
モリ、３・・・メモリ、　１０　、１１　、１．２　、
１３　。 １４・・・し・ゾスタ、２０・・・データノぐッファ、
１００・・・命令のアドレス、データ、オペランドアド
レスの信号線、１０１・・・命令のアドレス信号線、１
０２・・・ストアデータ信号線、１０３・・・ストアア
ドレス信号線、１０４・・・データ、オペランドアドレ
ス信号線。 （１０）

Claims (1)

1. 【特許請求の範囲】 １、命令を処理実行する命令処理実行ユニットと、メモ
   リ読出しを行なう命令のアドレスとこのメモリ読出し命
   令のオ被うンドアドレスト該メモる り読出し命令によって読出されンメモリデータの写しと
   を組にして記憶するデータバッファと、前記命令処理実
   行ユニットが実行する命令のアドレスにより、前記デー
   タバッファの命令アドレスを探索するための手段と、こ
   の命令アドレスの探索によって両アドレスが一致した時
   、対応するメモリデータを前記命令処理実行ユニットに
   出力する手段と、前記命令処理実行ユニットがメモリス
   トアを行なう命令を実行する時、このメモリストア命令
   のオ波ランドアドレスにより、前記データバッファのオ
   被ランドアドレスを探索するための手段と、このオ被ラ
   ンドアドレスの探索によって両アドレスが一致した時、
   対応するメモリデータを前記メモリストア命令のストア
   データにより更新するための手段とを有することを特徴
   とする情報処理装置。