JPS59154546A - 情報処理装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】

〔発明の技術分野〕 本発明は、ビット長の異なる命令を処理する情報処理装
置に関する。 〔発明の技術的背景とその問題点〕 上記ｔはを構成する半導体メモリは年々集積度を増して
おフ、最近では、６４にビットのｄ　ＲＡ、　Ｍ　（ｄ
ｙｎａｍｊ、ｃ　ｔｙｐｅ　ＲＡ　Ｍ　）あるいは２５
６にビットのａ　ＲＡ　Ｍが製品化されるに至っている
。」二記ゴニ記憶が接わＶされる情報処ＪＪｉ装置にお
いて、データ・マス１ｌ１７ｉｉを、例えば３２ビツト
に設泪してあれば、主ｉ１シ゛Ｌはとの間を１回のＲＥ
ＡＤ／ＷＲＩＴＥ動作で３２ビツトのデータがパス上を
移動する。 ところで上Ｂｅ情報処理装纜において、処理し’ｌ’ｒ
Ｊる命令長は、倒えぼ２゛バイト、３バイト、４バイト
・・・の如く多岐に渡る。従って、処理の単位幅を各命
令長の最大公約数とするか、もし、〈は処理の高速化を
はかるため最大公約数以上とし、設定していたものであ
る。 ところが命令長によってはメモリから読み取った命令の
先頭が処理の先頭位ｊｄからずれてしまう場合が生じる
。従って、従来は、処理の途中で前に実行された命令の
命令長をもとに、次に処理される命令の先頭位１謹をマ
イクロ命令等を用い、処理可能な位置に合わせていた。 このため、処理の単位幅およびデータバスのビット幅を
広くすることが直ちに、処理の高速化を図ることにはな
らなかった。 〔発明の目的〕 本発明は上記欠点に鑑みなさ１１．たもので、その目的
は、異なるビット長を持つ複数のＷ７令を高速に処理す
る為、各命令長の最大公約数より幅の広イ命告ノ々ツフ
ァを有し、この命令ノ々ツファに保持された命令を内部
の処理回路に出力する除、命令の先頭が処理位１１１の
光重となるように自？ｌｂ的に修＋Ｅすることができる
情報処理装置を提供することである。 〔発明の概要〕 本発明は、命令圏の異なる複数の命令を処理し、処理の
単位幅を各ｎｉ＋’ｆ長の最大公約数とするか、もしく
は、それ以上に設駕される情（最処理装Ｗｔにおいて、
少くとも上記処理単位分の容ｈｉ’、’に有し、メモリ
カ・ら得られるｉ１７令を保持する命箭バッファと、こ
の命令パックァを介して得られろデータを内部の処理回
路に出力する際、所定の制御信号にツノシづき予め設定
された単位長毎に選択出力するセし・フタ１０１路と、
命令）ζソファから出力坏れだ（ｌｊｉ令のｆｆＩｈ令
長を検出し、この命令長に基づいて次に出力されろ命令
の先頭が内部処理位ＩＩ≦Ｃの先頭に設定されるよう（
（所定の制御４６号をセレクタ回路に供給する制御回路
とを有するものである。このことにより、メモリから７
エツチされる命令の先頭が処理位ｆ、２の先頭からずれ
た陽合、このずれは自動的に修正される。 〔発明の実ｂｉｎ例〕 以下本発明の一実ｈｌｕ　＠を図面を試照し７て説明す
る。 第１図は、本実ｂｉｕ例裟置装全体ブロック図である。 図中工は命令バッファ（以ＦＩＢと記す）である。■１
３１は、メモリ（図ハくせず）から、３２ピツ（・のデ
ータノマス２、レシーバ３を介してｊｉｔｌ来する命令
全保持するものであり、３２ビツト（４〕々イト）、２
ワード（夫々Ｉ　Ｂ　ａ３１−（１帆　Ｔ、　］：＋　
ｂ３１−（）０と記す）構成の２ボ一トＲＡＭである。 ４はＩＢＩから読み出されたｉｂ令を２・々イト単位で
処理ビット位１ｔに合わせろセレクタ回路でアリ、・ｔ
の出力は３２ビツトの命令・マッファデータ用信号線（
以下１１３　］）　　３ｌ−（１０と記ず）を介して、
内部処理回路へ供給されるようになっている。５は、命
令読出し制ｇ４１用ＲＯＭ（以下ＴＣＩＬと記す）であ
る。このｉ　Ｃ）：Ｌ　５は、セレクタ回路４から出力
されるオペレーンヨンコーＰ部（以下ＯＰ　′ｌ’、＋
ｉＸ、！：記ス）に相当する上位８ビツト（ＩＢＤ　　
３１−２４　）のデータを１１７１．スとするＩＬＯＭ
でおり、その出方は、本英雄側↓ジＳゴ内の各＆ｌｌを
コントロールするもノテあＺ）。６（ｉ、命令読出し制
徊ｊ回銘（以下Ｉ　’ＲＣ，！：ｉＨ己す）である。Ｉ
　Ｒ，Ｃ６１−ｔ、ＩＣＲ５がら供給される信号に基づ
き、より１のリードアドレス、セレクタ回路４のセレク
タ信号、及び１１３１へ次の命令を読み込む為のリード
要求信号（以下信号Ｉ　ＲＥ　Ｑと記す）を制御するも
のである。７け、２４ビツトのプログラムアドレスカウ
ンタ（以下ＰＣとｍｌす）である。ＰＣ７は、図示せぬ
メモリに接続さイレ℃いる２４ビツトのアドレスバス８
にＦライパ９を介して接続され、命令がＩＢＩに読み取
られるごとに＋４のカウントアツプを行なう。又、ＰＣ
７のビット０２から出力される信号Ｐ　Ｃ０２は、ＩＢ
ＩのライトアドレスとしてＩＢＩに供給されるようにな
っている。ここで、信号Ｐ　Ｃ０２は、ｎ　ＯＦ２のと
きＩ　Ｂ　Ｒ３１−００のライトアルレス、“１″のと
きＩ　Ｂ　ｂ３１−（）０のライトアドレスであるとす
る。 第２図１．・第３図は、Ｉ　ＲＣ６０Ｈ１−細な回路を
示しノ４＝図である。第３図は、命令読出しのためのポ
インタ回路を示した図であり、第２図は、第３しＩに示
したポインタ回路をインクリメントく＋２父は＋１）す
る為の信号（夫々信号Ｉ］、ｌ＋２、ｉＲＰ＋１と記す
）を生成し、Ｉ　Ｂ　Ｒ３１−（）Ｏ，Ｉ　Ｂｂ３１−
００のいずれかが空であることを示す信号Ｉ　Ｉ（。 ＥＱｆ：生成する回路を示したしｊである。 棺２図中、Ｆｌ、Ｆ２．Ｆ３は７リツプフロツプ、０１
，０２はＯＲゲート、１２Ｉ″ｉインバータ、Ａ１へＡ
４はＡＮＤゲート、Ｎｌ、Ｎ２．Ｎ４゜Ｎ５．Ｎ７〜Ｎ
１３ばＮＡＮＤゲートである。 フリップフロップＦ１のＤ端子及びＯＩモゲート０１の
入力端子の一方に入力されろ信号ＩＬ４、クリップフロ
ップＦ２のＤ端子及びＡＮＤゲートＡＩの入力端子の一
方に入力される信号ＩＬ２、ＯＲゲート０１０入力端子
の他方及びインバータＩ２の入力端子に入力される信号
Ｉ　Ｌ　６・８は、現在セレクタ回路４から出力されで
いる命令の命令長に応じた信号である。すなわち、ＩＢ
Ｄ３１−００のうちＩＢＤ３１−２４け４ツマイト命令
の０２部であシ、これがＩ　Ｃ１（、５のアドレスデー
タとして供給されると、ＩＣＲ５からは命令実行のため
のコントロール信号が装置内各部に供給される訳である
が、その一部の信号が前述した１訝号ＩＬ６・８゜ＩＬ
４．ＩＬ２である。これらの信号は命令長によって次の
第１表のようになっている。 第１表 ＡＮＤゲートＡ２、ＮＡＮＤゲー）Ｎ２．Ｎ５゜Ｎ９夫
々の入力端子の一方には、マイクロ命令ＥＮＤが実行さ
れると“１ｎになるＥ　Ｎ　Ｉ）信号が入力されるよう
になっている。ＮＡＮＤゲートＮ１゜Ｎ４．Ｎ１２夫々
の入力端子の一力には、所定のマイクロ命令が実行され
ると“１″になる信号几■が入力されるようになってい
る。Ｏ■ｔゲート０２０入力端子の一方には、命令フェ
ッチのマイクロ命令が実行されると＃１″になる信号Ｉ
Ｆが入力されるようになっている。ＮＡＮＤゲートＮ　
７゜ＮＩＯ，Ｎ８．　Ｎｉｌの入力端子の一方には後述
する信号＝ＩｌｌＰ１が入力されろようにｌｔツている
３、父、ＡＮＤゲートＡ２の他方の入力端子およびクリ
ップフロップＦ３にはクロックＣＬＫが入力されるよう
になっており、ＡＮｉ）ゲー）Ａ２の出力端子−は、ク
リップフロップＦｌ、Ｆ２のクロック端子と接続されて
いる。フリクシフロップＦ１のＱ８子はＮＡＮＤゲート
Ｎ１．ＮＩＯの他方の入力端子に、フリップフロップＦ
２のＱ端−ｆｌｊ：　Ｎ　Ａ　Ｎ　Ｄ　ケートＮ４の他
方の入力端子に、ＯＲゲート０１の出力端子けＮＡＮＤ
ゲートＮ２．Ｎ７の他方の入万端子に、インバータ■２
の出方端子＆ｉＡ　Ｎ　Ｄグー　トＡ、　１の他方の入
力端子に、夫々接続されている。ＡＮＴ）ゲートＡ１の
出力端子は、ＮＡＮＤゲ−）Ｎ５の他方の入力端子に、
ＮＡＮＤゲートグーの出力端子ばＮＡＮＤゲートＮ８の
他方の入力端子に、ＮＡＮＪ）ゲートＮｌ０１１’）出
方端子？Ｊ：ＮＡＮＤゲー）Ｎｉｌグ一方の人カ房！ｊ
子に、夫々接続され、ＮＡＮＤゲート８の出力端子ばＮ
ＡＮＤゲート９の他方の入力端子に、ＮＡＮＤゲート１
１の他方の出力端子ｉ、、ｔ　Ｎ　Ａ　Ｎ　Ｉ）ゲート
１２の１１！２方の入ノ几・ａ子に夫々接続式れている
。ＡＮＤゲートＡ３の入力端子の一方はＮ　Ａ　Ｎ　］
）ゲートＮｌの出刃端子と、又、他方はＮＡＮＤゲート
Ｎ２の出力端子と夫々接続され、そり出力端子から出刃
される信号は、第３図に示すポインタ回路に入力され、
ポインタを＋２す２３信号Ｉ　）１．　Ｐ　＋２となる
。ＡＮＤゲーグー４の入力端子の一方はＮＡＮＩ）グー
）Ｎ４の出方端子と、又、他方はＮＡＮＩ）グー）Ｎ５
の出方端子と夫々接続され、その出力端子がら出力され
る信号は、ＡＮＤグー）Ａ３の場合と同様に、第３図に
示すポインタ回路に入力され、ポインタを＋１する信号
Ｉ　１１　Ｐ　＋１となる。Ｎ　Ａ　Ｎ　Ｉ）ゲート１
３の入力端子の一方はＮ　Ａ　Ｎ　ＤゲートＮ９の出方
端子と、又、他方は、ＮＡＮＤゲートＮ１２の出力端子
と夫々接続され、その出力端子はフリッゾフ

【１ツブ■
パ３のＩ）端子に’ａｉ枕されている。ＯＲゲート０２
０入力端子の一方は、フリップフロップＦ３のＱ端子と
接続されており、その出刃端子から出力される信号は、
メモリに対し読み出しリクエスト信号ＩＲＥＱとなる。 仄に、第３図に示すポインタ回路について説明する。Ｆ
４．ｌ？５はポインタを十Ｎ成するフリップフロップ、
Ｎ１４〜Ｎ２５ｌ−ＩＮＡＮＤゲート、Ｉ３〜ｌ５ｔｄ
インバータ、Ｅ　Ｉ　Ｕ　ＥＸＣＪ、ＵＳ　ＩＥＶＥ−
０１Ｌゲート（以下ＥＸ−ＯＲゲートと記す）である。 ＮＡＮＤゲ−ＩＮ１４の一方の入力端子には、アドレス
バス８のビットｏ２のデータＡＤＯ２が入力されるよう
になっており、Ｎ　Ａ　Ｎ　Ｉ）ゲートＮ１５の一方の
入力端子には、アドレスバス８のビット０１のデータＡ
ＤＱ１が入力されるように７上っている。 ＮＡＮＩ）ゲートＮ１４の他方の入力端子、Ｎ　Ａ　Ｎ
　ｉ）ゲ−）Ｎ１５の他方の入力端子およびインパータ
エ３の入力端子にはＰＯ２にゾログラノ、アドレスをセ
ットする時マイクロ命令によっ−Ｃ出力される信号ＰＣ
Ｗが入力されるよ５ＦＣ，なっている。ＮΔＮＤゲート
１６の一方の入力端子にはポインタを＋２する信号Ｉ　
ｉｖ　ｐ　−４−２が人力されるようになっており、Ｎ
　Ａ、　Ｎ　Ｉ）ゲートＮ２１の第２の入力端子および
インバーＩＩ５の入力端子には、ポインタを→−１する
信号Ｉ　ＲＰ−１−１が入力されるようになっている。 インノＺ−夕■５の出力端子はＮ　Ａ　Ｎ　ＤゲートＮ
Ｉ７の一方の入力端子およびＮ　Ａ　Ｎ　Ｉ）ゲートＮ
２２の第２の入力端子に接続さ７７、、　ＮＡＮＩ）ゲ
ートＮ１７の出力端子ｔよＮＡＮＤゲートＮ１６の他の
入力端子に接続され、ＮＡＮＤゲート１６の出力端子は
インパータエ４０入力端子およびＮ　Ａ　Ｎ　Ｄゲート
Ｎ１９の第２の入力端子に接続され、インバータ■４の
出方端子は、ＮＡＮＤゲー）グー８の第２の入力端子に
接続されている。インノマータ■３の出力端子はＮＡＮ
ＤゲートＮ２２．　Ｎ２１．　Ｎ１９．　Ｎ１８夫々の
第３の入力端子と接続されている。ＮＡＮＤゲートＮ１
５の出力端子はＮ　Ａ　Ｎ　Ｉ）ゲートＮ２３の第１の
入力端子とＷｋ’Ｃされ、ＮＡＮＩ）ゲートＮ１４の出
力端子はＮＡＮＩ）グー）　Ｎ　２０の第１の入力端子
と接続されている。ＮＡＮＤゲートＮ２０の第２の入力
兎１子はＮＡＮＤゲート１８の出力ψＩＩＪ子と、ＮＡ
ＮＤゲートＮ２０の第３の入力端子（ｌよＮＡＮＤゲー
トＮ１９の出力端子と夫々接続され、Ｎ　Ａ　Ｎ　Ｉ）
ゲートＮ２３の第２の入力妃）子はＮＡＮＤゲートＮ２
１の出力端子と、ＮＡＮＤゲートＮ２３の第３の入力端
子Ｉ／′１ＮＡＮＤゲートＮ２２のＪｌｊ力端子端子々
接続されている。ＮＡＮＤゲートグー２０の出力端子は
フリップ７０ツブＦ５の１）端子に、ＮＡＮＤゲートＮ
２３の出力端子は７リツプ７０ツゾＦ４のＤ端子に接続
されている。フリツプフロッゾ■パ５のＱ　１’ｔ、″
１Δ子ｔｊ：、ＮＡＮＤゲートＮ１８の第１の入力端子
、Ｆ、　Ｘ　−ＯＲグー）Ｅｌの一方の入力端子に千ン
：続されている。 そして、この７リツプフロツゾＦ５のＱ端子から出力さ
れる信号Ｉ　ＲＰ　２け、第１図に示したｌ１ｌｌの下
位ヒツト側（Ｉ　Ｂ　１５−００　）のリードアドレス
として使用されるようになっている。ここで信号Ｉ　Ｒ
，Ｐ　２は０″のときＩ　Ｊ−３ａｌ、５−００のり−
Ｆアドレス、９１″のときＩ　Ｂ　ｂＬ５−（）０のリ
ード７ドｌ／スとなるものとするクリップフロップＦ５
のσ端子は、Ｎ　Ａ、　Ｎ　ＤゲートＮ１９の第１の入
力端子と１び続されている。そして、このクリップフロ
ップＦ５のＱ☆ｉｌＡ子から信号「π−Ｆ〕が出力され
ることに／」る。クリップフロップＦ４の（込端子ｉ、
ｊｌ　Ｎ　Ａ、　ＮＤゲグーＮ２１の第１の入力端子お
よびＮ　Ａ　Ｎ　ＤゲートＮ　１７の他方の入力黄み１
子と接続され、かつ、ＥＸ−０１（、ダートＥｌの・１
゛１」の入力端子と接続でれている。そし′Ｃ１このク
リップフロップＦ４のＱ＆ｒ（子から出力されろイｄ−
りは、第１図１に示したセレクタ回路４にセし／クト信
号Ｉ　１１．　Ｐ　１として使用されるようになってい
る。ここで信号Ｉ　］、（、Ｐ　１が、００″の吉きＩ
　Ｂ　Ｄ　３ｌ−（）ＯにはＩ　Ｂ　３ｌ−（）Ｏのデ
ータはそのまま出力され、“１”のときＩＢＤ３１−１
６にけＩｆ３１５−００のデータが、Ｉ　Ｂ　１５−０
０ｉＣＵ　Ｉ　Ｂ５１−１６のデータが出力されるもの
とする。フリップ７０ツゾＦ４のσ端子ばＮＡＮＤゲー
トＮ２２の第１の入力端子とｇ　Ｅｆｔされており、こ
のＱ端子から出力される信号Ｉ　ＲＰ　１　ｉｆ第２図
に示したように、ＮＡＮＤゲートグー、Ｎｌ０１Ｎ８、
Ｎｉｌの第２の入力端子に入力されイ）ようになってい
る。 ＥＸ−０）もゲートＥ１から出力される４１１号ＩＢＵ
１′ＬＡは、ＩＢＩの上位ビット［ｌＵ　（Ｉ　Ｂ　３
ｌ−（）Ｏ）のり−１５アドレスとして使用されるよう
になっている。ここで信号Ｉ　Ｂ　ＵＲ，Ａは、０”の
ときＩ　１３　ａ３１、−（）　０のリードアドレス、
ｒｒ　１１ＪのときＩ　Ｌ（ｂ３１−（１０のり−ｒｒ
ｒレスとする。又、フリップフロップＦ４．Ｆ５のクロ
ンク端子には、第２図に示したクロックＣＬ　Ｋが入力
されろように／、仁っている。 以上のように構成ｓイｌ−た本実施例装置１□ｔのルｈ
作を第４図に示すタイミングチャーｐ　’ａ−ｇ　１１
−、ｉして説明する。本実施例では、プログラムスター
ト時の命令フェッチから、４バイト石〇令（尋、６パイ
トＱ令（ｂ）、８バイト１Ｉｌｊ令（Ｃ１，２バイト命
令（ｄ）、４バイト命令（Ｂ）、４バイトのＪ　Ｕ　Ｌ
ｔｉ　Ｐ　Ｑ令（ｆ）が１１直次実行される場合を例に
採シ説明する。 まず、プロプラムをスタートさせ、命令を実行するため
には、メモリから命令をフェッチしなければならない。 このため、マイクロプログラムに従いＰＯ２にプログラ
ムのスタートアドレスをセットする。これにより、ＰＯ
２にアドレスデータ（Ａ　Ｉ）　２３−（）Ｏ）がクロ
ックＣＬ　Ｋの立上りでセットされ、クリップフロップ
Ｆ５．Ｆｌに、夫々アドレスデータ（Ａ　Ｄ　２３−（
）Ｏ）中のビット０２のデータ（ＡＤＯ２）、ビット０
１のデータ（ＡＤＯＩ）がセットされる。ただし、この
とき、ＡＤ０２、ＡＤＯＩのデータは両方共ａ′０″で
あり、フリップフロップＦ５．Ｆ４はリセット状態であ
るとする（以下各７リツプフロツゾにおいて、Ｑ端子の
出力信号が“０″のときリセット状態、１″のときセッ
ト状態という）。 次に、命令７エツチのマイクロ命令が２し」続けて実行
される。 第１回目の命令フェッチのためのマイクロ命令が実行さ
れると信号ＩＦが“１″とな力、これがＯＲゲート０２
に入力され、ＯＲゲート０２の出力信号Ｉ几ＥＱは“１
″となる。つまり、主記憶又はキャッシュメモリ（以下
単にメモリと記す）に対するリード要求が行なわれる。 このとき、ＰＣ７Ｖｉ、アドレスバス８にｒライフ９を
介して、格納していたアドレスデータを出力する。こう
してメモリから読み出されたプログラムデータは、デー
タフ９ス２、レシーバ３を介してＩＢＩに供給される。 このとき、前述したＰＣ７０セット時の信号ＡＤＯ２が
“０′であるから、ｌ１３１のライトアトＬ／ス信号Ｐ
ＣＯ２は０″である。従ってｌｌ３ａ３１−００が選択
され、メモリから読み出された４バイト命令（ａｌはＩ
　Ｂ　ａ３１−（）０にロードされる。又、このときＰ
Ｏ２に入力されるイ計；３Ｐ　Ｃ＋　４が“１”となｐ
、ＰＯ２の内容をクロックＣＬＫの立上りで＋４する。 第２回目の命令フェッチのためのマイクロ命令が実行さ
れると、第１回目と同様に信号ＩＪ＝”、ｌ１ａＥＱが
１′となシ、メモリから次の４バイトのプログラムデー
タが読み出されイ）。このとき上記＋４されたＰＯ２か
ら出力されるライトアドレス信号ＰＣＯ２は“１″とな
っているので、■Ｂｂ３１−００７５１択され、読み出
されたブロク゛ラムデータはこのＩ　Ｂ　ｂ３１−（１
０Ｋ　ロー　ｒ　サレル。 こうして、ＩＢＩには最初に実行される８・ｚイトのプ
ログラムデータがロー１こされたことになる。 すなわち、第５図（ｊ、）に示すように、Ｉ　Ｂ　ａ３
１−（）０には最初に実行される４バイト命令（ａ）が
、■Ｂｂ３１−００には次に実行される６パイ１命令（
ｂ）の先頭の４ノ々イトがロードサレル。 次に・マイクロ命令Ｅ　Ｎ　Ｉ）が実行される。 この時、フリップフロップＦ　５　、　Ｆ　４は両方と
もセットされておらず、夫々のＱ端子がら出力される信
号、すなわち、信号■几Ｐ２および信号ＩＲＰ１は“Ｏ
ｎである。又、これらの信号Ｉ　Ｒ，Ｐ　２　。 ＩＲ，Ｐ　１　全入力トス７−、ＥＸ−ｏＲ，クー）　
Ｅ　１　ノ出力信号ＩＢＵＩＬＡも“０“となる。従っ
て、１Ｅ３１がらはｌＢａ３ｌ−００にロー１？された
プログラムデー・夕が読み出される。そして、この読み
出されたプログラムデータけ、セレクタ回路４に供給さ
れるが、ここでセレクタ信号すなわち信号ＩＲＩ’　ｌ
が“０″であるから、その−！［Ｉ　ＢＤ　３ｌ−（１
０に出力される。このＩ　Ｂ　Ｄ　３１−００のうち」
１位８ピットのＩＢＤ３１−２４には、４／マイト命令
（ａ）のｏｐ部が出力されており、これがＩＣＲ５にア
ドレスデータとして供給される。そして、このＩ　ＣＲ
５からはこの４バイト命令（−）の命令実行の為のコン
トロール信号が装置内各部に出力され、その一部の信号
が信号ＩＬ４．ＩＬ２．ＩＬ６・８となってＩＲＣ６に
供給される。この場合４ノ々イトの命令であるので、前
記の第１表より、４４号ＩＬ４け“Ｉ　ＩＴ、信号ＩＬ
２とＩ　Ｌ　６・８は“０″となる。すなわちフリップ
フロップＦ１の１）端子に入力される信号は“１″であ
る。このとき、信号ＥＮＤは１”であるので、クロック
ＣＬＫの立上りでＡ　Ｎ　Ｔ）ゲートＡ２の出力は”ｉ
”、ｑなってフリップフロップＦ１がセットされる。 又、信号Ｉ　Ｌ　４はｇ　Ｉ　Ｆ＋であるのでＯＥ・ゲ
ート０１の出力も′１″となる。このＯＩモゲート０１
の出力信号はＮＡＮＤゲートグーおよびＮＡＮＩ）グー
）Ｎ２の夫々一方の入力端子に入力される。 Ｎ　Ａ、　Ｎ　Ｄデー１−　Ｎ　７の他方の入力端子に
入力される信号は信号Ｉ　Ｒｉ）　ｌである。この信号
ＩＲ，ＰＩは、フリップフロップＦ４のＱ端子から出力
される信号であり、このときフリップフロップＦ４はセ
ットされていないため　ｙ　ＩＩＩである。従って、Ｎ
　Ａ　Ｎ　Ｉ）ゲートＮ７の出力信号は０８＋である。 このＮＡＮＤゲー）グーから出力された信号はＮＡ　Ｎ
　Ｉ）ゲートＮ８の一方に供給され、Ｎ　Ａ　Ｎ　Ｉ）
ゲートＮ８の出力信号は“１″となる。Ｎ　Ａ、　Ｎ　
Ｉ）ゲートＮ８の出力信号はＮＡＮＤゲートＮ９の一方
の入力端子圧供給される。Ｎ　Ａ、　Ｎ　ｉ）ゲートＮ
９の他方の入力端子には信号Ｅ　Ｎ　ｉ）が供給される
が、ここで信号ＥＮＤは“１　”であるからＮＡＮＤゲ
ー）グーの出力信号は００″となる。この信号がＮ　Ａ
　Ｎ　Ｄグー）　Ｎ　１３の一方の入力端子に供給され
て、ＮＡＮＤゲートＮ１３の出力信号は“１″となり、
これがフリップフロップＦ３のＤ端子に供給される。従
って、フリップフロップＦ３はクロックＣＬ　Ｋの立上
りでセットされる。 一方、ＯＲゲグーＯ１の出力信号“１″を一方の入力端
子に供給されているＮ　Ａ　Ｎ　Ｉ）ゲートＮ２け、他
方の入力端子に信号Ｅ　Ｎ　Ｉ）　ｉ供給されるが、こ
のとき信号ＥＮＤｉ”１”であるから、Ａ　Ｎ　Ｊ）ゲ
ートＡ、３の一方の入力端子に”０＃を供給する。 従って、Ａ、ＮＤゲグーＡ３の出力信号Ｉ　ＲＰ　＋　
２は“０″である。この信号百７下−Ｔ泊はＮＡＮｉ）
ゲートＮ１６の一方の入力端子ｆ供給されるから、ＮＡ
ＮＩ）ゲートＮ１６の出力信号は“１”となる。 ＮＡＮＤゲートＮｉ６の出力信−ｑｉ、ｊ：、ＮＡ、Ｎ
ＤゲートＮ１９の入力端子の１つに入力されろ。Ｎ　Ａ
　Ｎ　Ｉ）ゲ−）Ｎ１９の残り２つの入ノＪ端子の１つ
は、フリップフロップＦ５のＱ端子から出ノＪされＺ）
信号Ｔ’−Ｔｔｐ］が入力される。このときフリップフ
ロップＦ５はセットされていないため、信号Ｉ　ＲＰ　
２は“１＃である。、ＮＡＮＤゲートＮ１９の残りの入
力端子には、インバータ■３の出力信号が供給される。 このインバータ■３０入力信号は信号ＰＣＷである。信
号ＰＣＷは、このとき“０″である。従って、インバー
タ■５の出力信号は１“であり、ＮＡＮＤゲートグー１
９の出力信号は“０＃となる。 このＮＡ　ＮＤ；’−）Ｎ　１９の出力信１”Ｑ”がＮ
ＡＮＤゲー１グー２Ｏの入力端子の１つに入力されると
、ＮＡＮＤゲートＮ２０の出力信号はパ１”となる。 従って、このイか号をＤ端子に入力されたフリップフロ
ップＦ５け、クロックＣＬＫの立上邊でセットされる。 Ｅ　Ｎ　Ｄのマイクロ命令実行の次のサイクルでは４バ
イト命令（ａ）が実行されろ。同時にＩＢｌには、次の
ようにして命令がフェッチされる。 フリップフロップＦ５のセットにより信号Ｉ　ＲＰ２ｈ
“１”とｆ、ｃす、Ｆ、Ｘ−０Ｒゲ−）Ｅｌの出力Ｇ　
号ＩＢＵＲＡ　も”　１“トｒｚル（Ｅ　Ｘ−０１１Ｌ
ケートＥ　１の他方の入カイｊ号■几Ｐ１ば０″である
からう。従って、Ｉ　Ｆ３　ｂ３１−００のデータが読
み出されセレクタ回路４に供給される。セレクタ回路４
のセレクト信号Ｉ　Ｒ，Ｐ　］ハ”　０　”　（１，）
ため、ＩＢｂ３１−（’）　Ｏノデータｉ、ｔ、ソ（ｆ
）ままＩ　Ｂ　Ｄ　３１−（１０に出力される。すなわ
ち、６・マイト命令（ｂ）の先’ＧＮの４・マイトが出
力されることにｆ、（る。このうぢ、ＩＢＤ３］−２４
のデータはＩＣＣ５０入力され、第１表より、Ｉ　ＣＲ
，５ズ・）ら！　ＲＣ６に対し出力される信号ＩＬ６−
８’！ｒ“１”＋　Ｉ　Ｌ　４　ｆ　”　Ｏ”　ｒ　Ｉ
　Ｌ　２　ｋ“１″′とする。−ブバ　７リツノ′フロ
ツプＦ３ば、このサイクルの最１男のクロックＣＬＫの
ｑ上りでセットされているので、そのＱ端子から出力さ
れる信号は“１″であり、ＯＩ（、ゲート０２の出力信
号Ｉ　Ｒ，Ｅ　Ｑば“１″となって、メモリにリード要
求をし、ＩＢｌへ次の４バイトのプログラムデータを読
み込む。この時、１Ｂ１のライドアｒレス信号ＰＣＯ２
ば“０″であるから、メモリから供給されるブロク′ラ
ムデ〜りはＩ　Ｂ　ａ３１．−（）０にローｒされる。 この結果Ｉ　Ｂ　１には第５［シＩ（ｊ、ｉ）に示す様
にプログラムデータがロードされていることになる。す
なわち、ｌＢａ３ｌ−１６には、ＩＤｂ３１→Ｏにロー
Ｐされている６ノ々イト命令（旬の残り２バイト（匂が
ローｌ二され、Ｉ　Ｂ　ａ１５−（１０には、その次の
８］々イト命令（Ｃ）の先頭２ノ９イトがローｒされて
いる。尚、このとき、プログラムカウンタは＋４され信
号Ｐ　Ｃ０２は“１″となる。 次に４　／Ｓイト命令（ａ）の処理終了時にマイクロ命
令Ｅ　ｒＶ＋　Ｄが実行される。 このマイクロ命令が実行されると信号ＥＮＤが“１″と
なる。この信月によりフリップフロップＦ１は、ＡＮＤ
ゲートＡ２からクロックを供給され、Ｄ端子にｕ　ｏＩ
Ｔの信号■■、４を供給されているので、クロックＣ，
Ｌ　Ｋの立上勺でリセットされる。同じりＴブックを供
給されているフリップフロップＦ２は、Ｄ端子に供給さ
れる信号Ｆ　Ｌ　２が′１″であるから、クロックＣＬ
Ｋの立上りでセットされろ。このとき、■ＣＲ・５がら
出力されている信号１■・６・８け“１″であるからＯ
Ｉｔ、ゲート０１の出力け“Ｉｎである。ＯＲゲグー０
１の出力信号は、ＮＡＮＩ）グー）Ｎ７の一方の入力端
子に供給される。この信号は、前述した場合と同様に、
ＮＡＮＪ）ゲートＮ８．Ｎ９．Ｎ１３を介してフリツプ
フロツプＦ３のＤ端子を“Ｉ　ｎとする。そし−Ｃ１こ
のフリップ７０ツブＦ３けクロックＣＬＫの立子りでセ
ットされる。 一方、ＮＡＮＪ、）グー　トＮ２の一方の入力端子に人
力されるＯ几グート０１の出力信号“１″も前述した場
合と同様にしてＡＮＤゲートＡ３の出力信号ＩＲＰ＋２
を“０″にする。この出力信号ＩＲＰ＋２けＮＡＮＤゲ
ートＮ１６の一方の入力端子に入力され、その出力信号
を１“にする。このＮＡＮＤゲートＮ１６の出力信号は
インノ２−タ■４に入力され、インノ々−タ■４の出力
信号を“Ｏ”とする。このインノ々−タ■４の出力信号
は、ＮＡＮＤゲートＮ１８の一方の入力端子に供給され
、ＮＡＮＤゲートＮ１８の出力信号を１＃にする。ＮＡ
ＮＤゲートＮ１８の出力信号ＦｉＮＡＮＤゲートＮ２０
の１つの入力端子に供給される。ＮＡＮＴ）ゲートＮ２
０のもう１つの入力端子には、ＮＡＮＤゲー）グー４の
出力信号が供給される。このＮＡＮＤゲ−）Ｎ１４の一
方の入力端子に供給されている（Ｆｊ号ＰＣＷはここで
はａ　Ｏ＃であるから、ＮＡＮＤゲ−）Ｎ１４の出力信
号は“１“となっている。ＮＡＮＤゲート２０の更にも
う１つの入力端子けＮＡＮＤゲートＮ１９の出力信号が
供給される。ここで、Ｎ　Ａ　Ｎ　Ｉ）ゲートＮ１９の
１つの入力端子に供給される信号ＩＩＲＰ２は、７リツ
ゾフロツプＦ５がセットされているから、“０″である
。従ってＮＡＮＤゲートＮ１９の出力信号は“１″とな
る。このため、ＮＡＮＤゲートＮ２０の入力信号はすべ
て１″となり、その出力信号・は０”となシ、これがフ
リッゾフロッｆＦ５のＤ端子に供給されるので、フリッ
プフロップＦ５けクロックＣＬＫの立上シでリセットさ
れる。 ＥＮＤのマイクロ命令実行の次のサイクルでは６　、Ｓ
イト命令（ｂ）が実行される。同時に、このサイクルで
は、次の様にして、命令がフェッチされる。 前記したように、クリップフロップＦ５がリセットされ
たため、ＩＢＩのり−ｒ７ドレスである信号ＩＲＰ２と
信号ＩＢＵＲＡｔｄ両方共″ｏ″となり、Ｉ　Ｂ　、　
３ｌ−（）０のデータが読み出され、セレクタ回路４に
供給される。セレクト信号ＩＩもＰｌは０“であるから
このデータはそのまｔ　Ｉ　Ｂ　Ｄ　３ｌ−ｏＯに出力
される。すなわち、Ｉ　ＢＤ　３ｌ−（）０のデータの
うち、ＩＢＤ３１−１６には６バイト命令（ｂ）の残り
２バイト（句が、Ｉ　Ｂ　Ｄ　１５−００には次の８７
マイト命令（Ｃ）の先頭の２ノ々イトが出力されること
になる。 前記したノリツブフロップＦ３のセットは、信号ＩＲＥ
Ｑを“１″とし、メモリに対しり−Ｐ要求を行なう。こ
のとき、読み出されたプログラムデータは、信号ＰＣＯ
２が１”であるために、ＩＢ　ｂ３：１（）ＯＫロー　
）’　サレル。コノ結果Ｉ　Ｂ　Ｉ　Ｋ、ｌ’ｔ。 第５図（ｉｉｉ）に示すように命令がロードされたこと
になる。尚、ＰＣ７け前記同様＋４され、信号ＰＣＯ２
は“Ｏ＋＋となる。 次に、６ノ々イト命令（ｂ）実行中、現在ＩＢＤ３１−
１６に出力されている残りの２バイト（ｂ）のデータを
使用するマイクロ命令を実行する。このマイクロ命令実
行時、信号ＲＩは“１”となる。この信号Ｒ，ＩはＮＡ
ＮＤゲートＮ４の一方の入力端子に供給される。ＮＡＮ
ＤゲートＮ４の他方の入力端子に供給される信号はフリ
ップ７０ツゾＦ２のＱ端子の出力信号でおる。今、この
ノリツブフロップＦ２はセクトされているため、Ｑ端−
子の出力信号は“１″である。従ってＮ　Ａ　Ｎ　ｌ）
ゲートＮ４の出力信号は“０”となる。Ｎ　Ａ　Ｎ　Ｉ
）グー）Ｎ４の出力信号は、ＡＮＤゲートＡ２４のＡＮ
ｌ）ゲートの一方に供給されるから、ＡＮＤゲーグー４
の出力信号ＩＲ，Ｐ＋１は“０”となる。この信号ＩＲ
Ｐ＋１は、イン、？−タＩ５に供給され、インノ々−タ
■５の出力信号は“１′となる。このイ／ノぐ一タ■５
の出力信号はＮＡＮＤゲートＮ２２の入力端子の１つに
供給される。ＮＡＮＤゲートＮ２２の他の１つの入力端
子にはイ／ノク一タＩ３の出力信号が供給されるが、イ
ンノ々−タ■３０入力信号ＰＣＷは現在“θ″である。 従って、Ｎ　Ａ　Ｎ　Ｉ）ゲートＮ２２の他の１つの入
力端子には“１”が供給される。 ＮＡＮＤゲートＮ２２の更忙他の１つの入力端子にはフ
リップフロップＦ４のσ端子から出力される信号Ｉ　Ｒ
Ｐ　１が供給される。このときクリップフロップＦ４は
セットされていないから信号「■下］は“１”である。 従っでＮＡＮＤゲートグー２２に入力される信号は全て
“１″となり、ＮＡＮＤゲートＮ２２の出力信号はＭθ
″となる。ＮＡＮＤゲートＮ２２の出力・信号はＮ　Ａ
、　Ｎ　ＤゲートＮ２３の入力端子の１つに供給される
から、ＮＡＮＤゲートＮ２３の出力信号は“１″となる
。この信号がクリップフロップＦ　４のＤ端子に入力さ
れ、ノリツブフロップＦ４は、クロックＣＬＫの立上り
でセットされる。 前述した６バイト命令（ｂ）の残り２　、Ｓイト（荀の
データを使用するマイクロ命令実行の次のサイクルにお
いて、ＩＢＩにフェッチされたプログラムデー夕は次の
ようにして読み出される。 前記したノリツブフロップＦ４のセットにより、ＥＸ−
ＯＲゲグーＥｌから出力される信号ＩＢｔＪＲＡは、そ
の人カイｉ−号ＩＲＩ’２が０”、ＩＲＰＩが（（、＋
＋であるため、”１”とｒ、ｃす、Ｉ　Ｂ　Ｉ　ＧＣ口
＝ｒされているプログラムデータのうちＴＢＦ、３１−
１６のデータと、Ｉ　Ｂ　ａ１５−（）Ｏのデータが読
み出される。このようにして読み出されたデータは、セ
レクタ回路４に供給されろ。ここでセレクト信号ＩＲＰ
Ｉけ“１”であるため、ＩＢＤ３１−１６にｔｉＩＢ　
ａ１５−（）（１の二Ｐ−夕が、Ｉ　ＦＪ　Ｄ　１５−
（）ＯにはＩＢｂ３１−１６のデータが出力される。従
って、ＩＢｌ）３１−００には次に実行される８バイト
命令（Ｃ）の先頭４バイトが読み出されることになる。 このような場合のデータ出力状態を例として第６図に示
す。 こうして、Ｉ　Ｂ　Ｄ　３１−００に８バイト命令（Ｃ
１が出力されると、このうちＩ　Ｂ　Ｄ　３１−２４す
なわち８）ぞイト命令（ｃ）のＯＲ部がＮＣＲ，５に供
給される。従っ−（、ＩＣＩも５から出力される信号Ｉ
Ｌ５・８は１”、ＩＬ４け’　１　”、ＩＬ２［”　０
”となる。 次に、６バイト命令（ｂ）の処理が終了すると、この終
ｒ時にＥＮＤのマイクロ命令が実行される。 このＥ　Ｎ　Ｄのマイクロ命令が実行されると信号ＥＮ
Ｄｉ−１，”ｌ”となる。そして、フリップフロップＦ
１けクロックＣＬＫの立上りでセットされ、フリップフ
ロップＩ”２ＨクロツクＣＬＫの立上りでリセットされ
る。ここで７リツプフロツゾＦ４けセットされているか
ら、その可端子から出方される信号ＩＲＰ１は“０”で
ある。この信号Ｉ　ＲＰｌはＮ　Ａ　Ｎ　Ｉ）グー）Ｎ
８の入力端子の１つに入力されるからＮ　Ａ、　Ｎ　Ｄ
グー）Ｎ８の出力は“ＩＩＩであり、これがＮＡＮＤゲ
ートＮ９の入力端子の１−）に入力される。ＮＡＮＤゲ
ートＮ９の他の１つの入力端子に入力される信号ＥＮＤ
は、このとき“ＩＮであるから、ＮＡＮＤゲー）グーの
出力はｏ　”となυ、この信号がＮＡＮＤゲートＮ１３
の一方の入力端子に入力されろ。従って、Ｎ　Ａ、　Ｎ
ＤゲグーＮ１３の出カイＦＮ　＋ｉ’　ｒなわちフリッ
プフロップＦ３のＫ）端子に入力される信号は“１″で
ある。 フリップフロップＦ３はクロックＣＬ　Ｋの立上りでセ
ットされる。 ここで、Ｉｃ几５からＩ　Ｒ，Ｃ６に供給されている信
号ＩＬ６・８！／ま１”、ｉｌ、４はＩＨであるから、
ＯＲゲート０１の出力（ｒま“１”どなる。 このＯＲゲート０１の出力は、Ｎ　Ａ　Ｎ　Ｉ）ゲート
Ｎ２の一方の入力４１ｆｊ子に供給される。Ｎ　Ａ、　
Ｎ　Ｉ）ゲートＮ２のもう一方の入力端子に供給される
信号ＥＮＤけｒｒ　ＩＩＩであるから、Ｎ　ＡＮ　Ｉ）
グー）Ｎ２の出力信号はパ０”である。このＮＡＮＤゲ
ー　グー２の出力信号はＡＮＤゲートＡ３の一力の入力
端子に供給されるから、ＡＮＤゲーグー３の出力信号Ｉ
Ｒ＝Ｐ＋２は“（〕″となる。この信号Ｉ　Ｉｔ　Ｐ　
＋　２は前述の場合と同様、ＮＡＮＤゲートグー１６．
　Ｎ１９゜Ｎ２０を介してＦ５のＤ端子に１”を入力す
る。 従って、フリップ７０ツブＦ５はクロックＣＬ　Ｋの立
上りでセットされる。 次に、６ノ々イト命令（ｂ）のＥ　Ｎ　Ｉ）のマイクロ
命令の次のライフルで８７々イ小命令（Ｃ）が実行され
る。 同時に、このサイクルでは、次のように命令がフェッチ
される。フリップフロップＦ３のセットにより、ＯＲ１
ゲート０２の出力信号ＩＲＥＱが１“となるため、メモ
リに対してリード要求がなされる。このとき、信号Ｐ　
Ｃ０２け“ｏ″であるから、メモリから読み出されたプ
ログラムデータけｌＢａ３ｌ−（）ＯＶｒ、０−　）’
される。すなわち、ｌＢａ３ｌ−１６には８ノζイト命
令（Ｃンの残９２）々イト（Ｃ’）が、ｌＢａ１５−（
）ＯＫは２／？イト命令（ｄ）が第５図（ｉｖ）に示す
様ローＰされる。尚、ＰＣ７け、＋４され信号ＰＣＯ２
け“１″となる。 一方、フリップフロップＦ５のセットにより、Ｉ）３１
の下位ビｙ）（ＩＢＩ５−（）Ｏ）（７）リードアｙレ
ス信号ＩＲＰ２Ｈ“１ｎになりＩ　Ｂ　ｂｌ＆−（）Ｏ
が読み出される。このとき、信号ＩＲＰ２は“１′、Ｉ
ＲＰＩは“１″であるからＩＢＩの上位ビット（ｌＢａ
１−１６）のリードアＰレス信号ＩＢｔＪｒＬＡけ“０
″となりｌＢａ３ｌ−１６のデータが読み出される。こ
うして読み出されたＩＢｂ１５−００．　ｌｌ３ａ３１
−１６夫々のデータはセレクタ回路４に供給される。セ
レクタ回路４のセレクト信号１１１．Ｐｌは、このとき
“１′であるからＩＢＩ）　３１−１６［Ｉ　Ｂ　ｂｌ
　５−（）０のデータが、Ｉ　Ｂ　Ｄ　１５−（ｔｏに
ＩＢ、３１−１６のデータが出力される。これにより、
ＩＢＤ３１−００には８バイト命令（Ｃ）の残り４バイ
トが出力されろことになろ◎ ・８バイト命令（Ｃ）実行中においても、前述した６バ
イト命令（ｌ〕）実行と同様に、８ノ９・イト中残り４
ツマイトのデータを使用するマイクロ命令が実行される
。このとき、信号ＲＩは＃１″となる。叉、このとき、
フリップフロツゾＦ４Ｕセット状態であるから、そのＱ
端子から出力される信号Ｉ　Ｒ））　１ば“０”である
。この信号ｒ１１７１は、ＮＡＮＤゲートＮ１１の一方
の入力端子に供給され、ＮΔＮＤゲートＮ１１の出力信
号を“１”とする。このＮＡＮＤゲートＮ１１の出力信
号はＮＡＮＩ）ゲートＮ１２の一方の入力端子に供給さ
れる。ＮＡ、ＮＤゲグーＮ１２の他方の入力端子に入力
される信号ＲＩは、このとき“１″であるから、ＮＡＮ
Ｄゲートグー１２の出力値−号は“θ″となる。このＮ
ＡＮＤゲートＮ１２の出力信号けＮＡＮＤゲートＮ１３
の一方の入力端子に供給され、ＮＡＮＤゲートグー１３
の出力信号を＃１”とする。このＮ　Ａ　Ｎ　Ｉ）ゲー
トＮ１３の出力信号は７リツゾフロツプＦ３のＤ端子に
供給されるから、７リツプフロツプＦ３はクロックＣＬ
ＫＱ立上りでセットされる。 又、フリップフロップＦ１はセット（ｋ態であり、七の
Ｑ端子から出力される信号Ｉｌ′ｉ″１ｎであり、この
信号がＮＡＮＤゲー）グーの一方の入力端子に供給され
る。ＮＡＮＩ）デー）Ｎｌの他方の入力端子に供給され
る信号ＲＩけこのときＨｉ　ｎであるから、ＮＡＮＤゲ
ー）グーの出力は”　ｏ　”となる。このＮＡＮＤゲー
）グーの出力信号けＡ、ＮＤゲグーＡ３の一方の入力端
子に供給され、ＡＮＤゲーグー３の出力信号１几Ｐ＋２
は“０”となる。 この信号Ｉ　ＲＰ　＋　２はＮＡＮＤゲートＮ１６、イ
ン７マータ■４を介し−ｃＮｉ〜ＮＤゲートＮ１８の一
方の入力端子に倶Ｋ１．）ツれる。従っで、ＮＡＮＬ’
）ゲートＮ１８の出力信号は“】″となる。このＮ　Ａ
−Ｎ　Ｉ）ゲ−）Ｎ１８の出力信号は、Ｎ　Ａ　Ｎ　Ｊ
）ゲートＮ２０の一方の入力端子に供給される。ＮＡＮ
Ｄゲー）グー　２０の他２つの入力端子には夫々ＮＡＮ
ＤゲートＮ１９の出力信号、ＮＡＮＤゲートＮ４の出力
信号が供給される。ここでＮ　Ａ、　Ｎ　ＤゲートＮ１
９の一つの入力端子に入力されろ信号Ｉ　Ｒ，Ｐ　２は
“０”であるのでＮＡＮＤゲー）グー９の出力信号け“
１″である。又、ＮＡＮＤゲー）グーの一つの入力端子
に入力される信号ＰＣＷば“Ｏｎ″′ｃあるのでＮＡＮ
ＤゲートＮ４の出力信号は“工”である。従って、ＮＡ
ＮＩ）ゲートＮ２０に入力されＺ）信号は全て“１″と
なり、その出力信号は“θ″となる。このＮＡＮＤゲー
トＮ２０の出力信号ｔまフリッゾフＤツブＦ５のＱ端子
に供給されるから、フリップフ【１ツブＦ５はクロック
ＣＬ　Ｋの立上りでリセットされる。 信号ＲＩを出力するマイクロ命令の次のザイクルでば、
ＩＢｌにロードされるプログラムデータは次の様になる
。前述したフリップフロップＦ３のセット状た１４によ
り、リーｒ要求イ菖号ＩＲＥＱが“１″となる。このと
き　４Ｎ号ＰＣＯ２は“１″であるから次の４ノ々イト
命令（ｅ）はＩ　Ｂ　Ｂａ１−（１０にロードされる。 図に示すと第５図（ｖ）の様になる。尚１、Ｐ　Ｃ７は
＋４され信号ＰＣＯ２は“０″となる。 又、θｊｌ述したフリップ７０ツブＦ５のリセットによ
υ、ＩＢｌの下位ビット（Ｉ　Ｂ　１５−００　）のり
−ｒ７）Ｆｌｚスｆｆ）る信号Ｉ　Ｉ？、Ｐ　ｌｔ“０
　”　ドア’、Ｃり、ｒ　Ｂａ１５−ＯＯのデータが読
み出される。一方、ＩＢｌの」ニイ立ピット（ＩＢ３１
−１６）のり−１２アドレステあ２）信号Ｉ　Ｂ　ＵＲ
Ａ　ｔま、信号Ｉ　ＲＰ　２が“０”。 信号Ｉ　ｎ・Ｐｌが“１″であるためｒ＊　Ｉ　ｎとな
り、ＩＢｂ３１−１６のデータが読み出される。セレク
タ回路４のセレクト信号Ｉ　ＲＰ　１はこのとき“Ｉｐ
ｐであるから、ＩＢＤ３１−１６にはＩ　Ｂ　ａ１５−
（）Ｏのデータカ、Ｉ　Ｂ　Ｄ　１５−００　ＫＵ　Ｉ
　Ｂ　ｉ　３１−１．６　ノデータが出力されろ。この
結果、ＩＢＤ３１−１６には次に実行される２ツマイト
命令（（支）が、Ｉ　Ｂ　Ｄ　１５−（）０にけ２・ζ
イト命令（ｄ）に続く次の４バイト命令（θ）の先頭の
２バイトが出力されろことになる。 ＩＢＩ）３１−１６に２７マイト命令が出力されるとよ
りＤ３１−２４に出力されている命令のＯＰ部がＩ　Ｃ
Ｒ５に供給され、ＩＣＲ５からは命令長を示す信号ＩＬ
６・８が“ｏ″、Ｉｔ４がＱ”、Ｉｔ２が“１”となる
。 次に８バイト命令（Ｃ１の処理が終了すると、この終了
時にＥＮＩ）のマイクロ命令が実行され、信号ＥＮＤは
６１″となる。従って、フリップフロップＦ１は、クロ
ックＣＬ　Ｋの立上りでリセツ１゛され、フリップフロ
ップｌ！′２はクロック（’、　Ｌ　Ｋの立上９でセッ
トされる。ここで、フリップフロップＦ４はすでにセッ
トされているから信号Ｉ　Ｉｔ　Ｐ　１ｋｉ　”　Ｏ”
　テｈ　７．）。こ（１）信号ＩＲＰ１．Ｂ、ＮＡＮＤ
ゲートＮ８の一方の入力端子に人力されるから、ＮＡＮ
Ｄゲー１グー８の出力信号け“１″である。 このＮＡＮｊ）ゲートＮ８の出力信号はＮＡＮＤゲ−ト
Ｎ　９の一方の入力端子に入力される。ＮＡＮＤゲート
Ｎ９の他方の入力端ｆに入力される信号Ｅ　Ｎ　ＩＩ）
　Ｖｉ、ここでは４１ｐ＋であるから、Ｎ　Ａ　Ｎ　Ｄ
グー叫−Ｎ９の出力信号は“ｏ″である。Ｎ　Ａ、　Ｎ
　Ｄグー）Ｎ９の出力信号は、ＮＡＮＤゲートグー１３
の一方の入力端子に入力されるから、ＮＡＮＤゲートグ
ー１３の出力信号、すなわちフリップ７０ツブＦ３のＤ
端子に供給される信号は“１”である。従って、フリッ
プフロップＦ３はクロックＣＬＫの立上りでセットされ
る。 このとき、１ｃＲ５から出力される信号ＩＬ６・８け゛
０′″であｐｌこのイ計弓はインバータ■２の入力端子
に供給されインバータ■２の出力信号を″１＃にする。 イン２〜り■２の出力信号け、Ａ　Ｎ　Ｉ）ゲートＡ１
の一方の入力端子に供給される。 Ａ　Ｎ　Ｄ　’Ｉ　　）　Ａ　１０Ｊ）他方（’Ｄ　入
力ｉＷＪ　子Ｋ　ｉ”ｔ　Ｉ　ＣＲ，５から出力される
信号ＩＬ２が供給されろ。このとき）４８号ＩＬ２はＭ
　１１７であるから、Ａ−Ｎ　Ｊ）グー）ＡＩの出力信
号は“１″となる。ＡＮＤゲートＡ１の出力信号け、Ｎ
ＡＮＩ）ゲートＮ５の一方の入力端子に供給される。Ｎ
ΔＮＤゲートＮ５の他方の入力端子には信号Ｅ　Ｎ　Ｄ
が供給される。ここで、信号ＥＮＤは“１＃であるから
、Ｎ　、Ａ、　Ｎ　ｌ）ゲートＮ５の出力信号は′０″
である。ＮＡＮＤゲ−１−Ｎ５の出カイ１号はＡＮＤゲ
ートＡ４０入力端子の一方に供給される。従って、ＡＮ
Ｊ）グー）Ａ４の出力信号Ｉ　ＲＰ　＋１はＮＯ″′と
ムこる。この信号ＩＲＰ＋１１ｄ、ＮＡＮＩ）’ｌ　　
）Ｎ２１　の入力端子の１つに供給される。従って、Ｎ
ＡＮＤゲートＮ２１の出力信−弓は＆１″となり、この
イ菖月が、ＮＡＮｌ）グー）　Ｎ　２３の入力端子０１
つに供給される。 ＮＡＮＤゲートＮ２３の他の入力端子の１つにｔｉＮＡ
ＮＤゲートＮ　グーの出力信号が供給される。このＮＡ
ＮＤゲー１グー１３の一方の入力端子には信号ＰＣＷが
供給されておυ、このとき、信号ＰＣ’Ｗけｔｒ　Ｏｒ
＋で６るため、ＮＡ　Ｎ　Ｄ　ケ−トＮ　１５　ノ出力
信号は′１″である。Ｎ　Ａ　Ｎ　Ｉ）ゲートＮ２３め
残り１つの入力端子には、ＮＡＮＤゲートＮ２２の出力
信号が供給さ１１．る。ＮＡＮＤゲートＮ２２の１つの
入力端子に供給される・１８号工几ＰＩは“Ｏ“（この
ときフリップフロップＦ４はセット状態であるから）で
あるためＮ　Ａ、　Ｎ　Ｉ）ゲートＮ２２の出力信号は
′１”となる。従って、Ｎ　Ａ　Ｎ’　ＤゲートＮ２３
の出力信−号は“０″となり、このイ、１号がフリップ
ソロツブＦ４の１）端子に供給される。フリップソロツ
ブＦ４はクロックＣＬＫの立」こりでリセットされる。 更に信号ｘｉａｐ−ｚは、インバータ■ｊ５の入力端子
に供給されている。今、信−ｇ■ＲＰ　＋１は“０″で
あ４）から、インパ〜り１５の出力信号は′″１″であ
イ、。インバータ■５の出力信号はＮ　Ａ　ＮＤゲグー
Ｎ　１７の一方の入力端子に供給さイする。ＮＡ　Ｎ　
Ｉ）ゲートＮ１７の他方の入力端子には、信号１ｒｔ−
Ｔ′］が供糸ｔ）される。ここでフリップソロツブｐ４
はセット状態であるため信号Ｉ　ＲＰ　Ｉ　Ｉｉ”　１
　”である。従って、ＮＡＮＴ）ゲートへ１７の出力信
号をよ“ｏ″となり、この信号はＮ　Ａ　Ｎ’　Ｄゲー
トＮ　１６の一方の入力端子に供給され、ＮＡＮＤゲー
トＮ１６の出力信号をよ“１″となる。Ｎ　Ａ、　Ｎ　
Ｉ）ゲートＮ１６の出力信号は、ＮＡＮＤゲートＮ１９
の入力端子の１つ（Ｃ供給される。Ｎ　Ａ、　Ｎ　Ｌ）
ゲートＮ１９の他の一方の入力洲１子には信号ＩＲ，Ｐ
２が供給される。 ここでフリップフロップＦ　５　（ｉ＋ソリ−；ソト状
ｊａｊ、−４０）ため、信号１１「［ゑは、、、ｕであ
る。Ｎ　Ａ、　Ｎ　］）ゲートＮ１９の残り１つの入力
’ＪＩＷ子に供給される信号（−１インバータ］３の出
力イハ号でおる。インノクータ１３の入力端子に供給さ
れる信−けｐｃＷ−１ここでば′０″のため、（７パー
ｐ　Ｉ　３　）出カイＥ、＋　Ｍ　ｉ、、Ｊ−ＩＩ１″
であイ〕。この１１免＋１果ＮＡＮＤゲーｔ−Ｎｉ９の
全°Ｃの人カウｊ１．１子ひゴＨ、ＴＩとムーリ、ＮＡ
ＮＤグー）　Ｎ　ｉ、９０゛出力信−号は、、　０１１
と７エろ。Ｎ　Ａ、　Ｉ＼４Ｄゲー１グーＮ　１９の出
力信号は、Ｎ　Ａ、　Ｎ　ｉ、）ゲートｆ“Ｊ２０の一
謀の入力幅子に供給婆れるから、Ｎ、Ｉ！〜Ｎ　ｆ）グ
ーＩ・Ｎ２０の出カイ計号は′１″とン爛り、とのイｉ
、Ｗ−”’ｊがノリツゾフＤツブ■パ５のＤ　！７：ｌ
＋ｉ子にＢ１．絵さ；１シる。従つ′〔、）１ノツゾ７
０ツブＦ５はクロックＣ１周〈のＡ′Ｌ−上りで一１ニ
ットされる。 ８バイト命名（ｃ）のＥ　Ｎ　Ｄのマイク１１命令実行
の次のす丁クルより２７ｚ−ｔト命令（（１）の―、↓
、貿イに入る。 同時に、この−リイクルではと、１；の様に１７でＱｉ
　’Ｔ　％”　７エツチ７！イする。 フリップフロップＦ３のセットにより、メ−４ニリに対
するＩＪ　−ｐ要求信号ＩＲＥＱがｔｔ　Ｉ　ＩＪとな
り、メモリから４バイトのＪＵＭＰ命令（ｆ）が読み出
される。このとき信号Ｐ　Ｃ０２はｏｎであるため、メ
モリから読み出された４／？イトのＪＵＭＰ命令（ｆ）
はＩ　Ｂ　ａ３１−（１０にロードされる。この結果、
１ＢＩＫＵｇＳ図（ｖＱ　（ｔｒ−示すようにプログラ
ムデータがロードされていることになる。尚、ＰＯ２は
＋４さｎ、ＰＣＯ２悟号は“１″となる。このザイクル
において、前述した７リツゾフロツゾＦ５のセットおよ
びＦ４のリセットにより、ＩＢｉのリードアドレスであ
る信号ＩＲＰ２および信号ＩＢｔＪＲＡは両方共“１″
となり、Ｉ　Ｂ　ｂ３１−００のデータが読み出される
。この読み出されたデータは、セレクタ回路４に供給さ
れる。このときセレクト信号ＩＲＰＩは“０“になるた
め、読み出されたＩＢ　ｂ３１−００　ノデータはその
ままＩ　Ｂ　Ｄ　３１−００に出力される。この結果Ｉ
　Ｂ　Ｉ）　３ｌ−（）Ｏには、次に実行される４バイ
ト命令（ｅ）が出力されることになる。 Ｉ　Ｂ　Ｄ　３ｌ−（）０に４ツマイト命令（ｅ）が出
方されると、ＩＢＤａｌ−２４に出力されている命令の
ＯＰ部が■ＣＲｓに供給されるから、Ｉｃｅ’（・５か
らけ、この４バイト命令（ｅ）の命令長を示す信号ＩＬ
６・８を“０″′、ＩＬ４を“ｉ”、１．Ｔ、２を“０
″とする。 以下同様如してＩＢＤａｌ−２４に出力されている命令
のＯＰ部がＩＣＲに供給されることにより■ＣＲ，５か
ら命令長を示す信号が出力される。そして、この命令長
を示す信号に応じてポインタであるフリップフロップＦ
５およびＦ４を＋２叉は十１して更新することによシ、
次にＩＢＩからＩＢＤａｌ−００へ読み出す命令データ
のＯＦ部が必ず■ＢＤ３１−２４に出力されるようにコ
ントロールすル。 叉、前回出力された命令の命令長と、更新された７＋？
インクの内容とによう、Ｉ　Ｂ。３１−（）Ｏ又ＶｉＩ
Ｂ　ｂ３１−（）Ｏのいずれが空であるかを検出し、フ
リップフロップＦ３をセットすることによシ、空になっ
たＩ　Ｂ　ａ３１−００又はＩ　Ｂ　ｂ　３ｌ−（）Ｏ
Ｋメモリから読み出したプログラムデータをｐ−ドし、
ＩＢＩにプログラムの先取りを行なうことができる。 次に４バイトのＪＵＭＰ命令（ｆ）の実行を説明する。 ＪＵＭＰ条件が成立すると、信号ＰＣＷが“１”となり
、ＰＯ２とポインタ（フリップフロップＦ５．Ｆ４）に
Ｊ’［ＪＭＰ先のプログラムアドレスがセットされる。 次に命令フェッチのマイクロ命令が２回続けて実行され
ると、プログラムカウンタ７にセットされたＪＵＭＰ先
のプログラムデータがメモリから読み出される。読み出
されたプログラムデータけ、信号Ｐ　Ｃ０２に従ってＩ
ＢＩのＩ　Ｂ　ａ３１−００およびＩ　Ｂ　ｂ３１−０
０にローｒされた後、実行される。 ＪＵＭＰ命令実行の終了時は、Ｅへ１）のマイクロ命令
が実行され、ＩＢＩにローｒされているＪＵＭＰ先の命
令がポインタに従って読み出され、順次実行される。 この実施例において、命令バッファは８バイトのプログ
ラムデータが保持されるものを用いたが、最大公約数バ
イトより大きい容量の命令、７ツフアであれば何ツマイ
トのものでも良い。 〔発明の効果〕 以上説明したように、本発明によれば、異／ｒる長さの
複数の命令を処理する為、データノζスのビット幅およ
び内部の処理幅を各命令長の最大公約数より広くした情
報処理装置において、メモリから命令をフェッチする際
、メモリから読み出しまた命令の先頭が処理位置の先頭
からすねている場合、このずれを自動的に修正して内部
処理［ｊ５Ｊ路へ供給することができる。従って、本発
明の情報処理装置を用いれば、命令の処理時に、処理位
１〜．のずれを修正する煩雑さがなくなり、命令処理を
高速に行なうことができる。

【図面の簡単な説明】

第１図６１本発明の実施例装置゛［の全体的ブロック図
、＠２図および第３し１は第１図に示したＩ　ＲＣの詳
細回路図、第４図は実施例装置の動作全説明する為のタ
イミングチャー）、　第５．６図ｉ、ｌ：、第１図に示
したＩＢにロードさＩｌタブｌ」グラムデータと、その
出力状態を示″ｊ概念図である。 １・・・命令バッファ（ＩＢ） ４・・・セレクタ回路 ５・−・命令読出し制御用ＲＯＭ（ＩＯｎ、）６・・・
命令読出し制御回路（１４Ｃ）７・・・プログラムアド
レスカウンタ（ＰＣ）代理人　弁理士　本　　［）」　
　　　　　崇２５５−

Claims (4)

【特許請求の範囲】
1. （１）命令長の異なる複数の命令を処理し、処理の単位
   幅を各命令長の最大公約数とするか、もしくはそれ以上
   に設定される情報処理装置において、少くとも上記処理
   単位分の容量を有しメモリからノ々スを介して得られる
   命令を保持する命令バッファと、この命令バッファを介
   して得られるデータを内部の処理回路に出力する際、所
   定の８ｂ１］御信号に基づき予め設定された単位長毎に
   選択出力するセレクタ回路と、前記ω令バッファから出
   力された命令の命令長を検出し、この６ａ令長に基づい
   て次に出力される命令の先頭が内部処理位Ｈシの先頭に
   設定されるように所定の制御信号を前記セレクタ回路に
   供給する制御回路とを具備することを特徴とする情報処
   理装置。
2. （２）前記制御回路は前記１□υ令バツフアに保持され
   ている一部のデータが出力されると前記命令バッファの
   一部が空になったことを検出し、前記メモリにリード要
   求を出力して空になった前記命令ノ９ッファの一部に命
   令の先取りを行なわせることを特徴とする特許請求の範
   囲第（１）項記載の情報処理装置。
3. （３）前記制御回路は命令読出しのためのポインタを有
   し、前記命令バッファから出力されるＣ？ｊ令のオペレ
   ーションコート部をデコーＦして出力される命令の長さ
   を検出し、この長きに応じて前記ポインタの内容全イン
   クリメントし、このポインタの内容に基づいて前記命令
   ７９ソフアから次に出力される命令の出力値１【ノ全決
   定することを特徴とする特許請求の範囲第（１）項又は
   第（２）項記載の１ｄ報処理装置。
4. （４）前記制御回路は、命令読出し制御用ＲＯＭから出
   力され前記命令ノ９ツファよシ読み出されている命令の
   命令長を示す信号を−Ｈセットしておくための第１およ
   び第２のフリツプフロツプと、ｌ′１１Ｊ記命令長全命
   令長号と前記第１および第２の７リツプンロツゾの出力
   信号に応じて前記ポインタを＋２又は＋１する信号全作
   る第Ｉのゲート回路と、そのセット・リセットで前記命
   令バッファのりへドアドレスを制御するための前記ポイ
   ンタを構成する第３、第４のフリップフロップ及び第２
   のゲート回路と、前記ポインタを＋２又は＋１する信号
   により前記ポインタの＋２又は＋１のｆｌｉｌＪ御及び
   前記ポインタのロード機能をｆｉｔｌ１価１する第３の
   ゲート回路と、前記命令長を示す信号と前記第４の７リ
   ツプフロツプの状態により前記命令バッファの五−全検
   出する第５のゲート回路と、この検出によりセットされ
   、前記メモリに対してリード要求をするための第５の７
   リツプフロツプとから成ることを特徴とする特許請求の
   範１ｚｉｌ第（１）狽乃至第（３）項のいずれかに記載
   の情報処３１装置。