JPS59151587A - サンプリングパルス生成回路 - Google Patents
サンプリングパルス生成回路Info
- Publication number
- JPS59151587A JPS59151587A JP2517983A JP2517983A JPS59151587A JP S59151587 A JPS59151587 A JP S59151587A JP 2517983 A JP2517983 A JP 2517983A JP 2517983 A JP2517983 A JP 2517983A JP S59151587 A JPS59151587 A JP S59151587A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- signal
- phase
- pulse
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N7/00—Television systems
- H04N7/025—Systems for the transmission of digital non-picture data, e.g. of text during the active part of a television frame
- H04N7/035—Circuits for the digital non-picture data signal, e.g. for slicing of the data signal, for regeneration of the data-clock signal, for error detection or correction of the data signal
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Television Systems (AREA)
- Manipulation Of Pulses (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
この発明は、文学多重放送システムの文字多重信号のよ
うに、例えばテレビジョン俳号の垂直帰線消去期間に重
畳きれてくるデジタル信号をサンプリングする為のサン
プリングパルスを生成するのに好適なサンプリングパル
ス生成回路に関する。
うに、例えばテレビジョン俳号の垂直帰線消去期間に重
畳きれてくるデジタル信号をサンプリングする為のサン
プリングパルスを生成するのに好適なサンプリングパル
ス生成回路に関する。
文字多重放送システムは、送信側で本来のテレビジョン
放送信号に文字情報を示す文字多重信号を重畳して送信
し、受信側で文字多重信号が含む文字情報をテレビジョ
ン画面に写し出すようにしたシステムである。文字多重
信号は一般に垂直帰線消去期間！７）１０Ｈ目〜２１
Ｈ目の水平走査期間に重畳されている。
放送信号に文字情報を示す文字多重信号を重畳して送信
し、受信側で文字多重信号が含む文字情報をテレビジョ
ン画面に写し出すようにしたシステムである。文字多重
信号は一般に垂直帰線消去期間！７）１０Ｈ目〜２１
Ｈ目の水平走査期間に重畳されている。
文字多重信号りは第１図に示すように、その先頭部に周
波数 ４１５ ｆ ｓ ｃ （化し、ｆｓｃは色副搬
送波周波数）のクロックランイン信号ＣＲなる信号を有
する。このクロックランイン！−１：ＣＲは１０１０１
０１０１０１０１０１０といった１６ビツトのデジタル
信号であり、文字多重信号りの基準位相を示す信号であ
る。したがって、文字多重信号りのサンプリングパルス
ＳＰはこのクロイクランイン信号ＣＲＫ位相同期させる
ようにして作られる。クロックランイン信号ＣＲの後方
にはフレーミングコードＦＣなる信号が存在する。この
フレーミングコードＦＣ１ｄ１１１００１０１といった
８ビツトのデジタル信号であり、文字多重信号りのフレ
ーム同期を取る為の信号である。そして、このフレーミ
ングコードＦ Ｃの後に文字データ、キャラクタデータ
、色コードデータ、制御データといった実際のデータが
存在する。これらのデータはフレーミングコードＦＣが
検出されたとき初めて信号処理回路内に取り込まれる。
波数 ４１５ ｆ ｓ ｃ （化し、ｆｓｃは色副搬
送波周波数）のクロックランイン信号ＣＲなる信号を有
する。このクロックランイン！−１：ＣＲは１０１０１
０１０１０１０１０１０といった１６ビツトのデジタル
信号であり、文字多重信号りの基準位相を示す信号であ
る。したがって、文字多重信号りのサンプリングパルス
ＳＰはこのクロイクランイン信号ＣＲＫ位相同期させる
ようにして作られる。クロックランイン信号ＣＲの後方
にはフレーミングコードＦＣなる信号が存在する。この
フレーミングコードＦＣ１ｄ１１１００１０１といった
８ビツトのデジタル信号であり、文字多重信号りのフレ
ーム同期を取る為の信号である。そして、このフレーミ
ングコードＦ Ｃの後に文字データ、キャラクタデータ
、色コードデータ、制御データといった実際のデータが
存在する。これらのデータはフレーミングコードＦＣが
検出されたとき初めて信号処理回路内に取り込まれる。
なお、図中ＨＤは水平同期信号である。
第２図は従来のサンプリングパルス生成回路を示す回路
図にある。図に於いて、１１け発振回路である。この発
振回路１ノは文字多重信号りの伝送レートの５倍の周波
数（８ｆｓｃ）ｅ持つ発振信号を出力する。この発振信
号は １４分周回路１２で５分周され、周波数（％ｆｓ
ｃ）の信号として出力される。この信号がサン７” Ｉ
ＪングパルスＳＰとして用いられる。１３はＲ８７９７
１７０７１回路である。このＲＳフリップフロップ回路
１３は １４分周回路１２の分局動作をクロックランイ
ン信号ＣＲに同期させることにより、サンプリングパル
スＳＰ？クロックランイン信号ＣＲＫ位相同期させる役
目を果す。すなわち、ＲＳフリップフロップ回路１３＃
′ｉ第３ ｋｌ （ａ）に示すようなりロックランイン
信号ＣＲの前に位置するセット信号Ｓ、にょってセット
状態とされる。セット状態とされたＲＳフリップ回路１
３のリセット端子ＲＫは、第３図（ｂ） Ｋ示す文字多
重信号Ｉｎインバータ回路１４で反転した信号Ｉ）（第
３図（ｅ）参照）が供給される。これにより、ＲＳフリ
ップフロッ１回路１３ｄクロックランイン信号ＣＲの先
頭のクロックによってリセットされる。その結果、ＲＳ
フリップフロップ回路１３の出力端子ＱＫ第３図（ｄ）
Ｋ示すような信号が得られ、この信号がい分周回路１
２にリセット信号Ｓ２として供給される。これにより、
１４分周回路１？の分局動作はクロックランイン信号ｃ
ｒｔＫ同期Ｌ、このクロックランイン信号ＣＲ＆で位相
同期したサンプリングパルスＳＰが得られる（第３図（
ｅ）参照）。
図にある。図に於いて、１１け発振回路である。この発
振回路１ノは文字多重信号りの伝送レートの５倍の周波
数（８ｆｓｃ）ｅ持つ発振信号を出力する。この発振信
号は １４分周回路１２で５分周され、周波数（％ｆｓ
ｃ）の信号として出力される。この信号がサン７” Ｉ
ＪングパルスＳＰとして用いられる。１３はＲ８７９７
１７０７１回路である。このＲＳフリップフロップ回路
１３は １４分周回路１２の分局動作をクロックランイ
ン信号ＣＲに同期させることにより、サンプリングパル
スＳＰ？クロックランイン信号ＣＲＫ位相同期させる役
目を果す。すなわち、ＲＳフリップフロップ回路１３＃
′ｉ第３ ｋｌ （ａ）に示すようなりロックランイン
信号ＣＲの前に位置するセット信号Ｓ、にょってセット
状態とされる。セット状態とされたＲＳフリップ回路１
３のリセット端子ＲＫは、第３図（ｂ） Ｋ示す文字多
重信号Ｉｎインバータ回路１４で反転した信号Ｉ）（第
３図（ｅ）参照）が供給される。これにより、ＲＳフリ
ップフロッ１回路１３ｄクロックランイン信号ＣＲの先
頭のクロックによってリセットされる。その結果、ＲＳ
フリップフロップ回路１３の出力端子ＱＫ第３図（ｄ）
Ｋ示すような信号が得られ、この信号がい分周回路１
２にリセット信号Ｓ２として供給される。これにより、
１４分周回路１？の分局動作はクロックランイン信号ｃ
ｒｔＫ同期Ｌ、このクロックランイン信号ＣＲ＆で位相
同期したサンプリングパルスＳＰが得られる（第３図（
ｅ）参照）。
しかしながら、上記構成の場合、クロックランイン信号
ＣＲの先頭の１個のクロックによってサシプリング位相
を決めているので、このクロックが雑音信号等により歪
んでいる場合等には誤まった位相のサンプリングクロッ
クが生成される欠点があった。
ＣＲの先頭の１個のクロックによってサシプリング位相
を決めているので、このクロックが雑音信号等により歪
んでいる場合等には誤まった位相のサンプリングクロッ
クが生成される欠点があった。
この発明は上記の事情に対処すべくなきれたもので、被
サンプリング信号等に重畳された雑音信号等の影響を受
は難く１、常に精度の高いサンプリングパルスを生成す
ることができるサンプリングパルス生成回路を提供する
ことを目的とする。
サンプリング信号等に重畳された雑音信号等の影響を受
は難く１、常に精度の高いサンプリングパルスを生成す
ることができるサンプリングパルス生成回路を提供する
ことを目的とする。
この発明は、被サンプリング信号の伝送レート周期の外
周期の位相差を持つｎ個の遅延パルスを生成し、各遅延
パルスと被サンプリング信号の位相差に応じたパルス幅
を持つ検出パルスを前記被サンプリング信号の基準位相
を示す基準位相信号の各クロック毎に生成し、各検出パ
ルスの積４分出力と基準電圧とを比較し、最も早く基準
電圧を起えた積分出力ｆ観涙することによって被サンプ
リング信号の位相を判定し、この判定結果に基づいて、
前記ｎ個の遅延パルスの中から被サンプリング信号のサ
ンプリングに最適な位相を持った遅延パルスをサンプリ
ングパルスとして選゛択すふものである。
周期の位相差を持つｎ個の遅延パルスを生成し、各遅延
パルスと被サンプリング信号の位相差に応じたパルス幅
を持つ検出パルスを前記被サンプリング信号の基準位相
を示す基準位相信号の各クロック毎に生成し、各検出パ
ルスの積４分出力と基準電圧とを比較し、最も早く基準
電圧を起えた積分出力ｆ観涙することによって被サンプ
リング信号の位相を判定し、この判定結果に基づいて、
前記ｎ個の遅延パルスの中から被サンプリング信号のサ
ンプリングに最適な位相を持った遅延パルスをサンプリ
ングパルスとして選゛択すふものである。
以下、図面全参照してこの発明の一実施例を詳細に説明
する。第４図に於いて、２ノは文字多重信号りが重畳さ
れたビデオ信号が印加される入力端子である。２２ｕｆ
ｓｃ再生回路で、例えばビデオ信号のカラーバースト信
号を用いぞ同波数ｆｅｅのパルス全出力する。２３は１
ｆｓｃ Ｎ主回路で、ｆｓｃ再生回路２２の出力パルス
から周波数 ８１５ｆｓｃのパルスを生成し、遅延回路
２４に供給する。この遅延回路２４は入力パルスを遅延
することによυ、文字表ｌ信号りの伝送レート周期の１
／ｎ （ｎ：整数）の位相差を持つｎ個の遅延パルスＳ
１１〜Ｓ Ｉｎ’ｅ出力するＯ 遅延信号ＳＳｔはＩＡ分周回路部２５の輪周周回路２５
．を介して位相差検出回路部２６の４ノ ２人カクシクルーシブ回路２６．の一方σ〕入力端子Ｖ
Ｃ供給される。このエクシクル−シフ゛オア回路２６の
他方の入力端子には文字多重信号りが供給される。この
文字多重信号りは入力端９−２１に印加されるビデオ信
号からスライス回路２７によって分離される。エクス°
クル−シフ゛オア回路２６．の出力パルスはスイ゛ン（
−１回路部２８のスイッチ回路２８１を介して和分回路
部２９の積分回路２９．に供給される。積分回路２９、
の出力信号は比較回路部、３０の比較回路３０１に供給
される。比較回路３０１は積分１柄路２９１の出力電圧
を基準電圧ｖＴと比私し、前記出力電圧が基準電圧を超
えたＣ）、位粕判定回路３１のＤフリップフロップ回路
３Ｊ１のクロック端子に所定の電圧を供給する０なお、
図面では、比較回路ｓ ｏＩＦｉ説明の便宜上、スイッ
チで示す。これによれば、前記積分回路２９１の出力電
圧が基準電圧を超えると、スイ°ンチｆＪ５オン状態と
なり、例えば５ｖの正流電圧７５：Ｄフリップフロップ
回路３１１のクロック入力端子ＣＫ供給される。このＤ
フリップフロップ回路３ノ□のＤ入力端子には常時、５
Ｖの直流電圧が加えられており、クロック入力端子ＣＫ
５Ｖの直流電圧が印加されると状態が反転する。
する。第４図に於いて、２ノは文字多重信号りが重畳さ
れたビデオ信号が印加される入力端子である。２２ｕｆ
ｓｃ再生回路で、例えばビデオ信号のカラーバースト信
号を用いぞ同波数ｆｅｅのパルス全出力する。２３は１
ｆｓｃ Ｎ主回路で、ｆｓｃ再生回路２２の出力パルス
から周波数 ８１５ｆｓｃのパルスを生成し、遅延回路
２４に供給する。この遅延回路２４は入力パルスを遅延
することによυ、文字表ｌ信号りの伝送レート周期の１
／ｎ （ｎ：整数）の位相差を持つｎ個の遅延パルスＳ
１１〜Ｓ Ｉｎ’ｅ出力するＯ 遅延信号ＳＳｔはＩＡ分周回路部２５の輪周周回路２５
．を介して位相差検出回路部２６の４ノ ２人カクシクルーシブ回路２６．の一方σ〕入力端子Ｖ
Ｃ供給される。このエクシクル−シフ゛オア回路２６の
他方の入力端子には文字多重信号りが供給される。この
文字多重信号りは入力端９−２１に印加されるビデオ信
号からスライス回路２７によって分離される。エクス°
クル−シフ゛オア回路２６．の出力パルスはスイ゛ン（
−１回路部２８のスイッチ回路２８１を介して和分回路
部２９の積分回路２９．に供給される。積分回路２９、
の出力信号は比較回路部、３０の比較回路３０１に供給
される。比較回路３０１は積分１柄路２９１の出力電圧
を基準電圧ｖＴと比私し、前記出力電圧が基準電圧を超
えたＣ）、位粕判定回路３１のＤフリップフロップ回路
３Ｊ１のクロック端子に所定の電圧を供給する０なお、
図面では、比較回路ｓ ｏＩＦｉ説明の便宜上、スイッ
チで示す。これによれば、前記積分回路２９１の出力電
圧が基準電圧を超えると、スイ°ンチｆＪ５オン状態と
なり、例えば５ｖの正流電圧７５：Ｄフリップフロップ
回路３１１のクロック入力端子ＣＫ供給される。このＤ
フリップフロップ回路３ノ□のＤ入力端子には常時、５
Ｖの直流電圧が加えられており、クロック入力端子ＣＫ
５Ｖの直流電圧が印加されると状態が反転する。
なお、以上の説明では、遅延パルスＳ １１を代懺とし
て説明したが、残りの遅延パルスＳ ｔＸ〜８、ｒｌ対
しても遅延パルスＳ１．に対する場合と同じような回路
が構成されるものである。したがって、Ａ分周回路部２
５、位相差検出回路部２６、スイッチ回路部２８、積分
回路部２９比較回路部３０１位相判定回路部３ノは実際
はそれぞれ、ｎ個の職分周回路２５．〜２５ｎ１エクス
クルーシブオア回路２６１〜２６ｎ２スイッチ回路２８
１〜２８ｎ１積分回路２９．〜２９ｎ１比較回路３０．
〜３０ｎ、Ｄフリップフロップ回路３ノ、〜、？ Ｉ
ｎを有する。
て説明したが、残りの遅延パルスＳ ｔＸ〜８、ｒｌ対
しても遅延パルスＳ１．に対する場合と同じような回路
が構成されるものである。したがって、Ａ分周回路部２
５、位相差検出回路部２６、スイッチ回路部２８、積分
回路部２９比較回路部３０１位相判定回路部３ノは実際
はそれぞれ、ｎ個の職分周回路２５．〜２５ｎ１エクス
クルーシブオア回路２６１〜２６ｎ２スイッチ回路２８
１〜２８ｎ１積分回路２９．〜２９ｎ１比較回路３０．
〜３０ｎ、Ｄフリップフロップ回路３ノ、〜、？ Ｉ
ｎを有する。
前記ｎ個の遅延パルスＳ Ｉｆ〜Ｓ１は選択回路、９２
に供給される。選択回路３２は優位判定回路３３の判定
出力に従って、ｎ個の遅延パルス８１１〜Ｓｌｎの中か
らいずれか１つの遅延信号をサンプリングパルスＳＰと
して選択する。優位判定回路３３は位相□判定回路３１
の判定結果に従って、どの遅延パルス８１１〜Ｓｉｎを
サンプリングパルスＳＰとして選択するかの判定信号を
出力する。
に供給される。選択回路３２は優位判定回路３３の判定
出力に従って、ｎ個の遅延パルス８１１〜Ｓｌｎの中か
らいずれか１つの遅延信号をサンプリングパルスＳＰと
して選択する。優位判定回路３３は位相□判定回路３１
の判定結果に従って、どの遅延パルス８１１〜Ｓｉｎを
サンプリングパルスＳＰとして選択するかの判定信号を
出力する。
前記入力端子・２１に印加されたビデオ信号はさらに同
期分離回路３４に供給され、水平開ルＪ信号ＨＤが分離
される。この水平同期信号ＨＤはゲートパルス発生回路
３５、リセットノクルス発生回路３６Ｙ″供給される。
期分離回路３４に供給され、水平開ルＪ信号ＨＤが分離
される。この水平同期信号ＨＤはゲートパルス発生回路
３５、リセットノクルス発生回路３６Ｙ″供給される。
ゲートバＪＬ、ス発生回路３５から出力されるゲートパ
ルスＳｇはアンド回路３７の一方の入力端子に供給され
る０このアンド回路３２の他力の入力端子には、前記０
７９７１７０７１回路３１１〜３１１ＮのＱ出力がオア
回路３８を介して供給される゛。アンド回路３７は両入
力を基に前記スイッチ回路２８、〜２８Ｈのオン、オフ
を制御するスイッチングパルスＳｅ出力する。またリセ
ットノ々ルス発生回路３６は前記Ｄフリツブフ口ツ１回
路３１１〜ｓ１ｎ’にリセットする為のリセットパルス
Ｓｒｅ出力する。このリセットパルスＳｒにより、前記
Ｄフリップ７０ツブ回路３１１〜５ｉｎＩ′ｉリセット
状態に初期設定される。
ルスＳｇはアンド回路３７の一方の入力端子に供給され
る０このアンド回路３２の他力の入力端子には、前記０
７９７１７０７１回路３１１〜３１１ＮのＱ出力がオア
回路３８を介して供給される゛。アンド回路３７は両入
力を基に前記スイッチ回路２８、〜２８Ｈのオン、オフ
を制御するスイッチングパルスＳｅ出力する。またリセ
ットノ々ルス発生回路３６は前記Ｄフリツブフ口ツ１回
路３１１〜ｓ１ｎ’にリセットする為のリセットパルス
Ｓｒｅ出力する。このリセットパルスＳｒにより、前記
Ｄフリップ７０ツブ回路３１１〜５ｉｎＩ′ｉリセット
状態に初期設定される。
上記構成に於いて動作を説明する。遅延回路２４から出
力される遅延パルスＳ ｌ、 ％ Ｓ １ｎはサンプリ
ングパルスＳＰとして利用されるものであり、文字多重
信号りの伝送レート周波数（８１５ｆｓｃ ） と同
じ周波数を持っていることは前述した通りである。この
ｎ［ｉＪの遅延パルス８１□〜Ｓ、ｎの中から１つのパ
ルスをサンプリングパルスＳＰとして選択することは、
後述する如く、遅延パルスＳ１１〜Ｓ１ｎと周波数（４
１５ｆｓｃ ）のクロックランイン信号ＣＲとの位相を
比較することによって行なわれる。この場合、位相比ｖ
を行ない易すくする為に、遅延パルスｓ ｎ〜Ｓ ｌｎ
は一旦捧分局回路２５□〜２５ｎによって分周され、ク
ロックランイン信号ＣＲと同じ周波数（’１５ ｆｓｃ
）を持った遅延パルスＳ□〜８１ｎＫ変換される。
力される遅延パルスＳ ｌ、 ％ Ｓ １ｎはサンプリ
ングパルスＳＰとして利用されるものであり、文字多重
信号りの伝送レート周波数（８１５ｆｓｃ ） と同
じ周波数を持っていることは前述した通りである。この
ｎ［ｉＪの遅延パルス８１□〜Ｓ、ｎの中から１つのパ
ルスをサンプリングパルスＳＰとして選択することは、
後述する如く、遅延パルスＳ１１〜Ｓ１ｎと周波数（４
１５ｆｓｃ ）のクロックランイン信号ＣＲとの位相を
比較することによって行なわれる。この場合、位相比ｖ
を行ない易すくする為に、遅延パルスｓ ｎ〜Ｓ ｌｎ
は一旦捧分局回路２５□〜２５ｎによって分周され、ク
ロックランイン信号ＣＲと同じ周波数（’１５ ｆｓｃ
）を持った遅延パルスＳ□〜８１ｎＫ変換される。
各エクスクル−シブオア回路２６．〜２６ｎは一方の入
力端子に供給される周波数（４１５ｆｓｃ ）の遅延パ
ルスと他力の入力端子に供給されるクロックランイン信
号ＣＲとの位相差を検出し、その位相差に応じパルス幅
を有する検出ノクルスＳＳｔ〜Ｓ３ｎを出力する。第５
図（ａ） Ｋ文字長ｌ信Ｊｉ３Ｄを示し、同図（ｂ）に
遅延パルス８２１〜Ｓｔｎを示し、同図（ｃ） Ｋ ｌ
ｒＡ出パルスＳ ３１〜Ｓ ３ｎ ？示す。
力端子に供給される周波数（４１５ｆｓｃ ）の遅延パ
ルスと他力の入力端子に供給されるクロックランイン信
号ＣＲとの位相差を検出し、その位相差に応じパルス幅
を有する検出ノクルスＳＳｔ〜Ｓ３ｎを出力する。第５
図（ａ） Ｋ文字長ｌ信Ｊｉ３Ｄを示し、同図（ｂ）に
遅延パルス８２１〜Ｓｔｎを示し、同図（ｃ） Ｋ ｌ
ｒＡ出パルスＳ ３１〜Ｓ ３ｎ ？示す。
なお、図では説明の便宜上、遅延ノ＜’ ）レスＳ ２
１力ぶクロックランイン信号ＣＲと同相の関係にあり、
遅延パルス８２ｎが逆相の関係にある場合を示す０遅延
パルスＳ ２．− Ｓ−とクロックランイン信号Ｃｋが
上述したような関係にある場合、２つの入力が同相関係
にあるエクスクル−シブオア回路２６１から出力される
検出パルスＳｓ＋けＯレベルとなる。−力、２つの入力
が通相関脩にｉ）るエクスクル−シブオア回路２６ｎか
ら出力される検出パルスＳ 、ｎはルベルとなる０中間
の検出パルス８３２〜５ｓ（ｎ−〆関しては、Ｓｎ１則
に向うに従ってルベルの期間が徐々に長くなるようなデ
ユーティ比を持つパルスとなる。
１力ぶクロックランイン信号ＣＲと同相の関係にあり、
遅延パルス８２ｎが逆相の関係にある場合を示す０遅延
パルスＳ ２．− Ｓ−とクロックランイン信号Ｃｋが
上述したような関係にある場合、２つの入力が同相関係
にあるエクスクル−シブオア回路２６１から出力される
検出パルスＳｓ＋けＯレベルとなる。−力、２つの入力
が通相関脩にｉ）るエクスクル−シブオア回路２６ｎか
ら出力される検出パルスＳ 、ｎはルベルとなる０中間
の検出パルス８３２〜５ｓ（ｎ−〆関しては、Ｓｎ１則
に向うに従ってルベルの期間が徐々に長くなるようなデ
ユーティ比を持つパルスとなる。
検出パルスＳ３１〜Ｓ、ｎはそれぞれスイッチ回路２８
．〜２８１１を介して積分回路２９１〜２９ｎに供給さ
れ、積分される。各積分回路２９１〜２９町の積分出力
信号８４１〜Ｓ４ｎを第６図（ｂ）に示す。図から明ら
かな如く、積分出力信号８４１〜Ｓ４ｎの立ち上が９傾
斜角は、＜を積分出力信号Ｓ４ｎが最も犬きく、積分出
力信号８４１側に向うに従って徐々に小さくなる。そし
て、積分出力信号Ｓ４１の立ち上がり傾斜角は略Ｏであ
る。つまり、クロックランイン信号ＣＲと逆相関係にあ
る遅延パルスＳ２ｎに対応した積分出力信号Ｓ、ｎの立
ち上がり傾斜角が最も大きく、同相関係にある遅延パル
スＳ２Ｉに対応した積分出力信号Ｓ４１の立ち上がり傾
胴角が最も小さい。
．〜２８１１を介して積分回路２９１〜２９ｎに供給さ
れ、積分される。各積分回路２９１〜２９町の積分出力
信号８４１〜Ｓ４ｎを第６図（ｂ）に示す。図から明ら
かな如く、積分出力信号８４１〜Ｓ４ｎの立ち上が９傾
斜角は、＜を積分出力信号Ｓ４ｎが最も犬きく、積分出
力信号８４１側に向うに従って徐々に小さくなる。そし
て、積分出力信号Ｓ４１の立ち上がり傾斜角は略Ｏであ
る。つまり、クロックランイン信号ＣＲと逆相関係にあ
る遅延パルスＳ２ｎに対応した積分出力信号Ｓ、ｎの立
ち上がり傾斜角が最も大きく、同相関係にある遅延パル
スＳ２Ｉに対応した積分出力信号Ｓ４１の立ち上がり傾
胴角が最も小さい。
以上から、積分出力信号Ｓ４ｎが最も早く比較回路部２
９で設定される基準電圧ＶＴ＃に達する。
９で設定される基準電圧ＶＴ＃に達する。
積分出力信号Ｓ４ｎのレベルが基準電圧ＶＴに達すると
、比較回路３０□は第′６図（ｃ）に示す如く、５ｖの
直流電圧を０７９７１７０７１回路３１ｎに供給する。
、比較回路３０□は第′６図（ｃ）に示す如く、５ｖの
直流電圧を０７９７１７０７１回路３１ｎに供給する。
これにより、Ｄフリップフロップ回路３１ｎがセット状
態となり、そのＱ出力が鉋、６図（Φに示す如く、ハイ
レベルからロウレベルに切り換わる。なお、積分回路２
９１〜２９ｎの時定数は対応するＡ分周回路から出力さ
れる遅延パルスがクロックランイン信号ＣＲと逆相の関
係にある場合に於いて、その積分出力信号Ｓ４．〜Ｓ４
ｎがクロックランイン信号ＣＲの期間内に基準電圧■Ｔ
に達するような値に設定さｈている。
態となり、そのＱ出力が鉋、６図（Φに示す如く、ハイ
レベルからロウレベルに切り換わる。なお、積分回路２
９１〜２９ｎの時定数は対応するＡ分周回路から出力さ
れる遅延パルスがクロックランイン信号ＣＲと逆相の関
係にある場合に於いて、その積分出力信号Ｓ４．〜Ｓ４
ｎがクロックランイン信号ＣＲの期間内に基準電圧■Ｔ
に達するような値に設定さｈている。
前記ゲートパルス発生回路３５は第６図（ｅ）に示す如
く、クロックランイン信号ＣＲ期間金含むようなパルス
幅ｆｆ１４するゲートパルスＳｇを出力する。アントｌ
’ｉｌ 路、？ ７ ハこのケートパルスＳｇと前記９
７９７１７０７１回路の０出力との論理積をとり、第６
図（ｆ）（で示すようなスイッチングパルス８８を出力
する。このスイッチングパルスＳ８がルベルの期間に、
スイッチ回路２８１〜２８ｎはオン状態とされる。つま
り、スイッチ回路２８．〜２ Ｒｎ ｌｄ ｆｊｌｌ
６図（ａ） Ｋ示すクロックランイン信号ＣＲの前線部
でオン状態となり、積分出力信号Ｓ４ｒ＋が基準電圧Ｖ
Ｔに達するとオフ状態になる。スイッチ回路２８□〜２
８ｎがオフ状態となると、各積分回路２９１〜２９ｎが
充電状態から放電状態に切り換わるので、０７９７１７
０７１回路、？ １ ｎ以外のＤフリップフロップ回路
３１．〜ｓ ｉ （ｎ−ｔ）がセット状態になること
はない。なお、これら、Ｄフリップ７０ツブ回路３１□
〜３１ｎはクロックランイン信号ＣＲの前縁部でリセッ
トバ′ルス発生回路３６から出力されるリセットパルス
Ｓｒ（第６図（ｇ）参照）Ｋよりリセット状７１ｒ初期
設定されている。
く、クロックランイン信号ＣＲ期間金含むようなパルス
幅ｆｆ１４するゲートパルスＳｇを出力する。アントｌ
’ｉｌ 路、？ ７ ハこのケートパルスＳｇと前記９
７９７１７０７１回路の０出力との論理積をとり、第６
図（ｆ）（で示すようなスイッチングパルス８８を出力
する。このスイッチングパルスＳ８がルベルの期間に、
スイッチ回路２８１〜２８ｎはオン状態とされる。つま
り、スイッチ回路２８．〜２ Ｒｎ ｌｄ ｆｊｌｌ
６図（ａ） Ｋ示すクロックランイン信号ＣＲの前線部
でオン状態となり、積分出力信号Ｓ４ｒ＋が基準電圧Ｖ
Ｔに達するとオフ状態になる。スイッチ回路２８□〜２
８ｎがオフ状態となると、各積分回路２９１〜２９ｎが
充電状態から放電状態に切り換わるので、０７９７１７
０７１回路、？ １ ｎ以外のＤフリップフロップ回路
３１．〜ｓ ｉ （ｎ−ｔ）がセット状態になること
はない。なお、これら、Ｄフリップ７０ツブ回路３１□
〜３１ｎはクロックランイン信号ＣＲの前縁部でリセッ
トバ′ルス発生回路３６から出力されるリセットパルス
Ｓｒ（第６図（ｇ）参照）Ｋよりリセット状７１ｒ初期
設定されている。
文字多重信号りの位相はＤフリップフロップ回路３１１
〜３１ｎのり出力のレベル状態によって判定、される。
〜３１ｎのり出力のレベル状態によって判定、される。
今の場合、Ｄフリップフロップ回路３Ｊ ｉのり出力が
レベル反転しロウレベルとなっているから、文字多重信
号りの位相は遅延パル“ス８２ｎと逆相関係にあること
がわかる。
レベル反転しロウレベルとなっているから、文字多重信
号りの位相は遅延パル“ス８２ｎと逆相関係にあること
がわかる。
言い換えれば、文字多重信号ＤＩＩｉ遅延パルスＳｔＳ
と同相関係にあることがわかる。
と同相関係にあることがわかる。
優位判定回路３３はこのような位相判定回精３１の判定
結果を基に、遅延パルスＳ、１に対応した遅延パルスＳ
□、を文字多重信号りのサンプリングに最適な位相を持
ったサンプリングパルスＳＰとして選択する為の判定信
号を選択回路３２に供給する。選択回路３２はこのよう
な判定信号を基に、遅延パルスＳ Ｉｆ ｆｊｒサンプ
リングパルスＳＰとして選択する。
結果を基に、遅延パルスＳ、１に対応した遅延パルスＳ
□、を文字多重信号りのサンプリングに最適な位相を持
ったサンプリングパルスＳＰとして選択する為の判定信
号を選択回路３２に供給する。選択回路３２はこのよう
な判定信号を基に、遅延パルスＳ Ｉｆ ｆｊｒサンプ
リングパルスＳＰとして選択する。
以上詳述したこの実施例によれば、クロックランイン信
号ＣＲの複数のクロックの位相情報を用いてサンプリン
グパルスＳＰの位相を決定する構成であるから、雑音信
号等にほとんど影響されないで正確なサンプリング位相
を求めることかでべろ。つまり、クロックランイン信号
ＣＲの複数のクロックの位相を平均的に再生してサンプ
リング位相を求めているので、雑音信号等によりクロッ
クの位相が１個ぐらい乱されても、誤まった→ノーン１
９２フ位相が得られてしまう危険性がほとんどないわけ
である。
号ＣＲの複数のクロックの位相情報を用いてサンプリン
グパルスＳＰの位相を決定する構成であるから、雑音信
号等にほとんど影響されないで正確なサンプリング位相
を求めることかでべろ。つまり、クロックランイン信号
ＣＲの複数のクロックの位相を平均的に再生してサンプ
リング位相を求めているので、雑音信号等によりクロッ
クの位相が１個ぐらい乱されても、誤まった→ノーン１
９２フ位相が得られてしまう危険性がほとんどないわけ
である。
また、積分回路２Ｆ、〜２９Ｈの時定数を適宜設定する
ことにより、サンプリングパルスＳＰの位相合わせの時
間を任意に選ぶことができる。時定数を短がくすれば、
文字多重信号りの各重畳ライン毎に位相合わせを行なう
ことができる。したがって、時定数を短かくすることは
各重畳ライン毎に文字多重信号りの位相が不連続な場合
に有効である。また、各重畳ライン毎に位相が連続なら
ば、時定数を長くすることにより、各重畳ラインでサン
プリング位相が平均化されるので、さらに雑音信号に影
響されにくくなる。
ことにより、サンプリングパルスＳＰの位相合わせの時
間を任意に選ぶことができる。時定数を短がくすれば、
文字多重信号りの各重畳ライン毎に位相合わせを行なう
ことができる。したがって、時定数を短かくすることは
各重畳ライン毎に文字多重信号りの位相が不連続な場合
に有効である。また、各重畳ライン毎に位相が連続なら
ば、時定数を長くすることにより、各重畳ラインでサン
プリング位相が平均化されるので、さらに雑音信号に影
響されにくくなる。
また、遅延回路のステップ数を多くすればするほど、サ
ンプリング位相の精度を上げることができる利点を有す
る。
ンプリング位相の精度を上げることができる利点を有す
る。
なお、この発明は文字多重信号のサンプリング以外にも
適用可能なことは勿論である。
適用可能なことは勿論である。
このようにこの発明によれば、被サンプリング信号等に
重畳された雑音信号等の影響を受は難く、常に精度の高
いサンプリングパルスを生成することができるサンプリ
ングパルス生成回路ｋｍ供することができる。
重畳された雑音信号等の影響を受は難く、常に精度の高
いサンプリングパルスを生成することができるサンプリ
ングパルス生成回路ｋｍ供することができる。
第１図１は文字多重信号を示す（ｉ号波形図、第２図は
従来の勺ンプリングパルス生成回路を示す回路図、第３
図は第２１ｉ￥１の動作を説すＪする為の信号波形図、
第４図はこの発明に係るサンプリングパルス生成回路の
一夾施例１ヶ示す回路図、鯨５図及び第６図は第４図の
動作を説明する為の信号波形図である。 ２１・・・入力端子、２２・・・ｆｓｃ杓生回生回路３
・・・８１５ｆｓｃ再生回路、２４・・・遅延回路、２
５・・・η′分周回路部、２６・・・位相差検出回路部
、２７・・・スライス回路、２８・・・スイッチ回路部
、２９・・・積分回路部、３０・・・比較回路部、３１
・・・位相判定”回路部、３２・・・選択回路、３３・
・優位判定回路、３４・・同期分離回路、３５・・・ゲ
ートパルス発生回路、３６山リセットパルス発生回路、
３７・・・アンド回路、３８・・・オア回路。
従来の勺ンプリングパルス生成回路を示す回路図、第３
図は第２１ｉ￥１の動作を説すＪする為の信号波形図、
第４図はこの発明に係るサンプリングパルス生成回路の
一夾施例１ヶ示す回路図、鯨５図及び第６図は第４図の
動作を説明する為の信号波形図である。 ２１・・・入力端子、２２・・・ｆｓｃ杓生回生回路３
・・・８１５ｆｓｃ再生回路、２４・・・遅延回路、２
５・・・η′分周回路部、２６・・・位相差検出回路部
、２７・・・スライス回路、２８・・・スイッチ回路部
、２９・・・積分回路部、３０・・・比較回路部、３１
・・・位相判定”回路部、３２・・・選択回路、３３・
・優位判定回路、３４・・同期分離回路、３５・・・ゲ
ートパルス発生回路、３６山リセットパルス発生回路、
３７・・・アンド回路、３８・・・オア回路。
Claims (1)
- 【特許請求の範囲】 被サンプリング信号の伝送レート周波峻と同じ周波数の
パルスを発生する手段と。 前記パルスを前記被サンプリング信号の伝送レート周期
の ｈ周期ずつ遅延して位相の異なるｎ個の遅延パルス
を出力する遅延手段と。 前記ｎ個の遅延パルスそれぞれと前記被サンプリング信
号の位相差に応じたパルス幅を省つパルスを前記被サン
プリング信号の基準位相を示す基準位相信号の各クロッ
ク毎に出力する位相差検出手段と。 この位相差検出手段から出力されるｎ個のパルスをそれ
ぞれ積分する積分手段と。 □この積分手段から出力されるｎ個の積分出力信号それ
ぞれと基準電圧とを比較し最も早く基準電圧に達した積
分信号を検出することにより前記被サンプリング信号の
位相を判定する位相判定手段と。 この位相判定手取から判定出力が招られたら該位相判定
□手段の判定動作を停止畑せる停止手段と。 前記位相判定手段の判定結果に基づいて前言１ｎ個の遅
延パルスの中から前配被サンプリング信号のサンプリン
グに最適な位相を持った遅延パルスをサンプリングパル
スとして選択するサンプリングパルス選択手段とを真価
したサンプリングパルス生成回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2517983A JPS59151587A (ja) | 1983-02-17 | 1983-02-17 | サンプリングパルス生成回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2517983A JPS59151587A (ja) | 1983-02-17 | 1983-02-17 | サンプリングパルス生成回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS59151587A true JPS59151587A (ja) | 1984-08-30 |
Family
ID=12158772
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2517983A Pending JPS59151587A (ja) | 1983-02-17 | 1983-02-17 | サンプリングパルス生成回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59151587A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01194785A (ja) * | 1988-01-29 | 1989-08-04 | Fujitsu General Ltd | 文字放送用ｃｒｉ検出回路 |
-
1983
- 1983-02-17 JP JP2517983A patent/JPS59151587A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01194785A (ja) * | 1988-01-29 | 1989-08-04 | Fujitsu General Ltd | 文字放送用ｃｒｉ検出回路 |
| JPH0511833B2 (ja) * | 1988-01-29 | 1993-02-16 | Fujitsu General Ltd |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4847678A (en) | Dual mode gen-lock system which automatically locks to color burst or to sync information | |
| JP2912948B2 (ja) | 位相検出器 | |
| US5347365A (en) | Device for receiving closed captioned broadcasts | |
| US4333103A (en) | Automatic phase adjusting apparatus for television cameras | |
| EP0660611B1 (en) | A clock recovery circuit for serial digital video | |
| KR890004436B1 (ko) | 기준신호 재생장치 | |
| JPS6113772A (ja) | 同期信号抽出回路 | |
| JPS59151587A (ja) | サンプリングパルス生成回路 | |
| JPH0588023B2 (ja) | ||
| US5877640A (en) | Device for deriving a clock signal from a synchronizing signal and a videorecorder provided with the device | |
| KR920003713B1 (ko) | 영상표시장치 | |
| JPH01282987A (ja) | 同期信号再生回路 | |
| EP0767589B1 (en) | Clock signal generator | |
| JPH05244574A (ja) | データスライサ回路 | |
| KR100406451B1 (ko) | 신호처리회로 | |
| US3968446A (en) | Frequency and phase control system | |
| JPS5819077A (ja) | テレビジヨン受像機用集積回路 | |
| JP2801611B2 (ja) | 垂直同期回路 | |
| JPS62268274A (ja) | 水平同期再生装置 | |
| JPH03245679A (ja) | 水平同期信号のゲート方法 | |
| JP3519878B2 (ja) | 垂直同期動作の制御回路 | |
| US7305307B2 (en) | Phase based system and method for determining signal consistency | |
| JPS5981985A (ja) | クロツク信号再生方式 | |
| JPH08275023A (ja) | 同期信号検出回路 | |
| JPH0552110B2 (ja) |