JPS59149729A - 差動継電器 - Google Patents
差動継電器Info
- Publication number
- JPS59149729A JPS59149729A JP58023604A JP2360483A JPS59149729A JP S59149729 A JPS59149729 A JP S59149729A JP 58023604 A JP58023604 A JP 58023604A JP 2360483 A JP2360483 A JP 2360483A JP S59149729 A JPS59149729 A JP S59149729A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- phase
- maximum value
- value detection
- current
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Emergency Protection Circuit Devices (AREA)
- Protection Of Transformers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
本発明は、差動継電器、特に電力系統及び変圧器の保護
される差動継電器に関するものである。
される差動継電器に関するものである。
第１図は従来の代表的な差動継電器のＡＣ接続図である
。そして同図は変圧器Ｔｒ、を保護するよう構成されて
おり、各相の１次、２次側に配置された変流器ＣＴＲＩ
＊ ＣＴＲ２ｒ ＣＴｓｌ ＋ ＣＴＲ２＊ ＣＴＴ
ｌ ｒＣＴＴ２ よシ各々の変流器２次出力電流ｌＲ
１１Ｉｎ２＋ｌ５１ｒ Ｉｎ２ ＃ Ｉｔｌ ｅ ＩＴ
２を各相の差動継電器Ｒ）ｒ−Ｒ。
。そして同図は変圧器Ｔｒ、を保護するよう構成されて
おり、各相の１次、２次側に配置された変流器ＣＴＲＩ
＊ ＣＴＲ２ｒ ＣＴｓｌ ＋ ＣＴＲ２＊ ＣＴＴ
ｌ ｒＣＴＴ２ よシ各々の変流器２次出力電流ｌＲ
１１Ｉｎ２＋ｌ５１ｒ Ｉｎ２ ＃ Ｉｔｌ ｅ ＩＴ
２を各相の差動継電器Ｒ）ｒ−Ｒ。
ＲＹ−８、Ｒｙ−Ｔに夫々導入する。なお、各相の導入
電流は図示しない整合変流器によシ、平常時及び外部故
障時に、両型流ＩＲ１とＩｎ２ ＋ Ｉｓｌと■８２゜
ＩＴｌとＩ？２の各差動電流が零となるように整合され
ている。
電流は図示しない整合変流器によシ、平常時及び外部故
障時に、両型流ＩＲ１とＩｎ２ ＋ Ｉｓｌと■８２゜
ＩＴｌとＩ？２の各差動電流が零となるように整合され
ている。
ここでＲ和回路について説明すると、変圧器Ｔｒ１の内
部故障時、変圧器の１次側入力電流ＩＲＩと２次側入力
電流１．２とが等しくならないので、差動継電器Ｒｙ−
Ｒの差動回路には前記した両型流ＩＲ１とＩｎ２との差
動電流（ＩＲｌ −Ｉｎ２）が流れて動作する。一方、
外部故障時には変圧器Ｔｒ１の１次電流ＩＲ１と２次電
流１．２は等しいので、両型流ＩＲ１とＩｎ２の差動電
流（ＩＲＩ Ｉｎ２）は零となり、差動継電器Ｒ）ｒ
−Ｒは動作しない。このようにして内部故障と外部故障
を判別する。
部故障時、変圧器の１次側入力電流ＩＲＩと２次側入力
電流１．２とが等しくならないので、差動継電器Ｒｙ−
Ｒの差動回路には前記した両型流ＩＲ１とＩｎ２との差
動電流（ＩＲｌ −Ｉｎ２）が流れて動作する。一方、
外部故障時には変圧器Ｔｒ１の１次電流ＩＲ１と２次電
流１．２は等しいので、両型流ＩＲ１とＩｎ２の差動電
流（ＩＲＩ Ｉｎ２）は零となり、差動継電器Ｒ）ｒ
−Ｒは動作しない。このようにして内部故障と外部故障
を判別する。
なお、図示しない整合変流器は、平常時及び外部故障時
には、１次側電流■Ｒ１と２次側電流１．２（５） の差動電流（Ｉｎ１− Ｉｎ２）が零となるよう整合さ
れているが、変流器、整合変流器及び継電器等の誤差に
よル、必ずしも差動電流（ＩＲｌ −Ｉｎ２）は零とな
らず、この誤差によ）生ずる差動電流によって差動継電
器Ｒｙ−Ｒが誤動作する可能性がある。これに対して両
型流ＩＲ１とＩｎ２にもとづく差動電流とは別の抑制電
流をつ＜シ、前記差動電流にこの抑制電流を加えること
により、平常時及び外部故障時の誤差差動電流にもとづ
く差動継電器ＲＦ−Ｒの誤動作を防止することができる
。
には、１次側電流■Ｒ１と２次側電流１．２（５） の差動電流（Ｉｎ１− Ｉｎ２）が零となるよう整合さ
れているが、変流器、整合変流器及び継電器等の誤差に
よル、必ずしも差動電流（ＩＲｌ −Ｉｎ２）は零とな
らず、この誤差によ）生ずる差動電流によって差動継電
器Ｒｙ−Ｒが誤動作する可能性がある。これに対して両
型流ＩＲ１とＩｎ２にもとづく差動電流とは別の抑制電
流をつ＜シ、前記差動電流にこの抑制電流を加えること
により、平常時及び外部故障時の誤差差動電流にもとづ
く差動継電器ＲＦ−Ｒの誤動作を防止することができる
。
第２図は従来の差動継電器（Ｒｙ−Ｒ）の内部ブロック
構成図である。即ち、第１図で得たＲ相電流ＩＨ１＊
Ｉｎ２をベクトル和回路１に導入すると共に、全波整流
回路４，５を得て絶対値和回路６へ導入する。又、ベク
トル和回路１よシ全波整流回路２を経て差動電流ＩｄＲ
を出力し加算回路３へ導入する。一方、絶対値和回路６
よシ平滑回路７を介して抑制量ＩｒＲを出力して加算回
路３へ導入し、加算回路３において前記差動量Ｉｄｍと
抑制量Ｉｒｅとの加算（Ｉｄｉ ＝ ＩｒＢ）を行ない
、その電気量をレペ（６） ル検出回路３２へ導入する。そしてレベル検出回路３２
においては、最小動作電流に相当する検出電流Ｉｋ１と
の対比を行ない、ＩｄＨ−ＩｒＨ≧Ｉｋ１の場合に図示
しないロジック回路を通して差動継電器Ｒｙ−Ｈの動作
として出力するよう構成されている。
構成図である。即ち、第１図で得たＲ相電流ＩＨ１＊
Ｉｎ２をベクトル和回路１に導入すると共に、全波整流
回路４，５を得て絶対値和回路６へ導入する。又、ベク
トル和回路１よシ全波整流回路２を経て差動電流ＩｄＲ
を出力し加算回路３へ導入する。一方、絶対値和回路６
よシ平滑回路７を介して抑制量ＩｒＲを出力して加算回
路３へ導入し、加算回路３において前記差動量Ｉｄｍと
抑制量Ｉｒｅとの加算（Ｉｄｉ ＝ ＩｒＢ）を行ない
、その電気量をレペ（６） ル検出回路３２へ導入する。そしてレベル検出回路３２
においては、最小動作電流に相当する検出電流Ｉｋ１と
の対比を行ない、ＩｄＨ−ＩｒＨ≧Ｉｋ１の場合に図示
しないロジック回路を通して差動継電器Ｒｙ−Ｈの動作
として出力するよう構成されている。
以上説明した第２図は第１図に示す変圧器Ｔｒ１のＲ相
回路用保睦に使用するための差動継電器Ｒｙ−Ｒの内部
ブロック構成図であるが、変圧器Ｔｒ１のＳ相及びＴ和
回路の保護に対してもＲ相と同様構成を有する差動継電
器Ｒｙ−ｓ 、 Ｒｙ−Ｔが必要であり、したがって差
動継電器全体としては大形化になるなどの欠点があった
。
回路用保睦に使用するための差動継電器Ｒｙ−Ｒの内部
ブロック構成図であるが、変圧器Ｔｒ１のＳ相及びＴ和
回路の保護に対してもＲ相と同様構成を有する差動継電
器Ｒｙ−ｓ 、 Ｒｙ−Ｔが必要であり、したがって差
動継電器全体としては大形化になるなどの欠点があった
。
本発明は上記欠点を解決することを目的としてなされた
ものであシ、回路の簡素化を行なった差動継電器を提供
することを目的としている。
ものであシ、回路の簡素化を行なった差動継電器を提供
することを目的としている。
本発明では変圧器の１次側、２次側の各相ベクトル和の
うちの最大値を動作量とし、個々の各相電流の絶対値の
最大値を抑制量として各最大値を比較し、動作量が抑制
量よシ犬なる時、差動継電器の動作出力を導出するもの
であシ、かつこれらを１つにまとめて回路構成を簡単化
したものである。
うちの最大値を動作量とし、個々の各相電流の絶対値の
最大値を抑制量として各最大値を比較し、動作量が抑制
量よシ犬なる時、差動継電器の動作出力を導出するもの
であシ、かつこれらを１つにまとめて回路構成を簡単化
したものである。
以下図面を参照して実施例を説明する。第３図は本発明
による差動継電器のＡＣ接続回路に関する一実施例構成
図である。第３図においてＲｙ−１は本発明による差動
継電器であ夛、変圧器Ｔｒ１の各相１次側及び２次側に
配置された各変流器ＣＴａ１ ＊ＣＴＲ２＋ ＣＴｓ１
＋ ＣＴＳ２ ｒ ＣＴＴｌｒ ＣＴＴ２ よシ、夫
々の変流器２次出力ＩＲ１＊ Ｉｎ２ ＊ ｌ５１１Ｉ
８２ ＋ ＩＴｌ ＊ＩＴ２が差動継電器Ｒｙ−１に導
入される。なお、各相の導入電流は図示しない整合変流
器によシ、平常時及び外部故障時、両軍流ＩＲ１とＩＯ
２＋ ＩｓｌとＩＯ２＋ ＩｔｌとＩＴ２との各差動電
流が零となるよう整合されていることは前記した通シで
ある。
による差動継電器のＡＣ接続回路に関する一実施例構成
図である。第３図においてＲｙ−１は本発明による差動
継電器であ夛、変圧器Ｔｒ１の各相１次側及び２次側に
配置された各変流器ＣＴａ１ ＊ＣＴＲ２＋ ＣＴｓ１
＋ ＣＴＳ２ ｒ ＣＴＴｌｒ ＣＴＴ２ よシ、夫
々の変流器２次出力ＩＲ１＊ Ｉｎ２ ＊ ｌ５１１Ｉ
８２ ＋ ＩＴｌ ＊ＩＴ２が差動継電器Ｒｙ−１に導
入される。なお、各相の導入電流は図示しない整合変流
器によシ、平常時及び外部故障時、両軍流ＩＲ１とＩＯ
２＋ ＩｓｌとＩＯ２＋ ＩｔｌとＩＴ２との各差動電
流が零となるよう整合されていることは前記した通シで
ある。
第４図は差動継電器Ｒ）ｒ−１の一実施例内部プロツク
構成図である。第４図において８．９．１０はベクトル
和回路であって、各相電流ＩＲ１ｒ ＩＲ２＋ｌ５１ｒ
ＩＯ２＋ Ｉｔｌｒ ＩＴ２が夫々導入されると共に
、前記ベクトル和電流は全波整流回路１１．１２゜１３
を介して夫々の差動量の絶対値（ｌ ＩＲｌ −Ｉｎ２
Ｉ＝ Ｉａｉ ） −（ＩＩｓｌ−ＩＯ２１＝Ｉａｓ
） １（ｌＩＴＩ ＩＴ２１＝ ＩｄＴ ）を出力
し、更に最大値検出回路１４へ導入される。又、最大値
検出回路１４は前記導入された各差動量ＩｄＲ，ｒａｓ
ｌ ＩｄｙＱ内の最大の差動量を検出し、これを最大
差動量Ｉｄとして加算回路２３へ導入する。
構成図である。第４図において８．９．１０はベクトル
和回路であって、各相電流ＩＲ１ｒ ＩＲ２＋ｌ５１ｒ
ＩＯ２＋ Ｉｔｌｒ ＩＴ２が夫々導入されると共に
、前記ベクトル和電流は全波整流回路１１．１２゜１３
を介して夫々の差動量の絶対値（ｌ ＩＲｌ −Ｉｎ２
Ｉ＝ Ｉａｉ ） −（ＩＩｓｌ−ＩＯ２１＝Ｉａｓ
） １（ｌＩＴＩ ＩＴ２１＝ ＩｄＴ ）を出力
し、更に最大値検出回路１４へ導入される。又、最大値
検出回路１４は前記導入された各差動量ＩｄＲ，ｒａｓ
ｌ ＩｄｙＱ内の最大の差動量を検出し、これを最大
差動量Ｉｄとして加算回路２３へ導入する。
一方、全波整流回路１５，１６，１７，１８，１９゜２
０へ直接導入された各相電流は最大値検出回路２１へ導
入され、ここで各電流の内の最大の電流量を検出して、
平滑回路２２を介して最大抑制量Ｉｒを出力し、加算回
路２３へ導入される。そして加算回路２３では最大差動
量Ｉｄと最大抑制量Ｉｒとの加算（ｒａ−Ｉｒ）を行な
い、その電気量をレベル検出回路２４へ導入する。レベ
ル検出回路２４においては最小動作電流に相当する検出
電流Ｉｋｏと（９） の対比を行ない、Ｉｄ−Ｉｒ≧Ｉｋｏの場合に、図示し
ないロジック回路を通して差動継電器Ｒｙ−１の動作出
力を導出する。
０へ直接導入された各相電流は最大値検出回路２１へ導
入され、ここで各電流の内の最大の電流量を検出して、
平滑回路２２を介して最大抑制量Ｉｒを出力し、加算回
路２３へ導入される。そして加算回路２３では最大差動
量Ｉｄと最大抑制量Ｉｒとの加算（ｒａ−Ｉｒ）を行な
い、その電気量をレベル検出回路２４へ導入する。レベ
ル検出回路２４においては最小動作電流に相当する検出
電流Ｉｋｏと（９） の対比を行ない、Ｉｄ−Ｉｒ≧Ｉｋｏの場合に、図示し
ないロジック回路を通して差動継電器Ｒｙ−１の動作出
力を導出する。
次に動作を説明する。先ず平常時及び外部故障時は、変
圧器Ｔｒ１には３相とも通過電流が流れるために、差動
継電器Ｒｙ−１への各入力電流ＩＢ１とＩｎ２・ＩＲｌ
とＩＯ２及びＩ〒１とＩ↑２とは共に等しく１したがっ
てベクトル和回路８，９．１０からの各差動量Ｉｄａ
ｒ Ｉｄｓ ＋ Ｉｄｔの出力は共に零となる。
圧器Ｔｒ１には３相とも通過電流が流れるために、差動
継電器Ｒｙ−１への各入力電流ＩＢ１とＩｎ２・ＩＲｌ
とＩＯ２及びＩ〒１とＩ↑２とは共に等しく１したがっ
てベクトル和回路８，９．１０からの各差動量Ｉｄａ
ｒ Ｉｄｓ ＋ Ｉｄｔの出力は共に零となる。
一方、全波整流回路１５〜２０を介して入力された電気
量の内、最大電気量が最大値検出回路２１及び平滑回路
２２を通して抑制量Ｉｒとして出力される。よって加算
回路２３に導入されるベクトル和回路からの差動量Ｉｄ
は零であシ、最大値検出回路２１からの抑制量Ｉｒのみ
がレベル検出回路２４へ導入されるため、Ｉｄ −Ｉｒ
（Ｉｋｏとなって、差動継電器Ｒｙ−１は不動作のま
まである。
量の内、最大電気量が最大値検出回路２１及び平滑回路
２２を通して抑制量Ｉｒとして出力される。よって加算
回路２３に導入されるベクトル和回路からの差動量Ｉｄ
は零であシ、最大値検出回路２１からの抑制量Ｉｒのみ
がレベル検出回路２４へ導入されるため、Ｉｄ −Ｉｒ
（Ｉｋｏとなって、差動継電器Ｒｙ−１は不動作のま
まである。
変圧器Ｔｒ１の内部故障時は、故障相の１次側入力電流
と２次側入力電流とは等しくならない。即ち、故障相を
Ｒ相とすると入力電流ＩＲ，とＩｎ２と（１０） は異なった値の電流となり、ベクトル和回路８の動作量
が生じるが、他相の入力電流ＩＳ１とＴａ２及びＩＴｌ
とＩＴ２とは等しいために、夫々のベクトル和回路９．
１０の差動量は生じない。このため、最大値検出回路１
４においては、Ｒ相の差動量ＩｄＲを検出し最大動作量
Ｉｄとして出力する。又、夫々の入力電流ＩＲ１＊ Ｉ
ｎ２ ｒ Ｉｓ１＋ Ｉｎ２ ＋ Ｉ７１ ＋ＩＴ２は
抑制量側の最大値検出回路２１へ導入されるが、Ｒ相故
障のために入力電流ＩＲ１又はｌｌＲ２の電気量が大き
く々シ、最大値検出回路２１においては入力電流ｌｌＲ
１１又はｌｌＲ２１を出力し、平滑回路２２は前記出力
に基く抑制量Ｉｒを出力する。これらの差動量Ｉｄ及び
抑制量Ｉｒは加算回路２３へ導入され、Ｉｄ−Ｉｒの演
算を行ない、レベル検出回路２４において、Ｉｄ−Ｉｒ
≧Ｉｋｏとなった時、変圧器Ｔｒ１の内部故障と判断し
て差動継電器ｉ’ｔｙ−：ｔは動作出力を発生する。以
上はＲ相について説明したが、他相故障又は線間故障に
ついても同様の動作となるので説明は省略する。
と２次側入力電流とは等しくならない。即ち、故障相を
Ｒ相とすると入力電流ＩＲ，とＩｎ２と（１０） は異なった値の電流となり、ベクトル和回路８の動作量
が生じるが、他相の入力電流ＩＳ１とＴａ２及びＩＴｌ
とＩＴ２とは等しいために、夫々のベクトル和回路９．
１０の差動量は生じない。このため、最大値検出回路１
４においては、Ｒ相の差動量ＩｄＲを検出し最大動作量
Ｉｄとして出力する。又、夫々の入力電流ＩＲ１＊ Ｉ
ｎ２ ｒ Ｉｓ１＋ Ｉｎ２ ＋ Ｉ７１ ＋ＩＴ２は
抑制量側の最大値検出回路２１へ導入されるが、Ｒ相故
障のために入力電流ＩＲ１又はｌｌＲ２の電気量が大き
く々シ、最大値検出回路２１においては入力電流ｌｌＲ
１１又はｌｌＲ２１を出力し、平滑回路２２は前記出力
に基く抑制量Ｉｒを出力する。これらの差動量Ｉｄ及び
抑制量Ｉｒは加算回路２３へ導入され、Ｉｄ−Ｉｒの演
算を行ない、レベル検出回路２４において、Ｉｄ−Ｉｒ
≧Ｉｋｏとなった時、変圧器Ｔｒ１の内部故障と判断し
て差動継電器ｉ’ｔｙ−：ｔは動作出力を発生する。以
上はＲ相について説明したが、他相故障又は線間故障に
ついても同様の動作となるので説明は省略する。
第５図は本発明による差動継電器Ｒｙ−１の比率特性図
である。図の横軸は入力電流ＩＲ１ｒＲ１上入力電流Ｉ
Ｒ２を示したものであシ、線ａより左側が動作域、右側
が不動作域であシ、ＩＲ２≧ＩＲ１の場合について示す
。との比率特性は従来の差動継電器と同じ特性となる。
である。図の横軸は入力電流ＩＲ１ｒＲ１上入力電流Ｉ
Ｒ２を示したものであシ、線ａより左側が動作域、右側
が不動作域であシ、ＩＲ２≧ＩＲ１の場合について示す
。との比率特性は従来の差動継電器と同じ特性となる。
又、Ｒ相以外についても同様々特性となる。
なお、第４図に示す実施例では各相電流の絶対値のうち
の最大値を、最大値検出回路２１から導出するよう構成
したが、これに限定されるものではなく、各入力電流Ｉ
Ｒ１・Ｉｎ２・ＩＳｌ・Ｔａ２・ＩＴＩ ＋ ＩＴ２を
全て絶対値加算し、これを適当な電気量に変換して出力
する、例えば平均値検出回路としてもよい。この場合、
事故現象の違いによシ、各相に流れる電流の関係が異な
シ、最大差動量Ｉｄにあたえる平均値抑制量Ｉｒの値が
違ってくるため、差動継電器の比率特性が異なる。
の最大値を、最大値検出回路２１から導出するよう構成
したが、これに限定されるものではなく、各入力電流Ｉ
Ｒ１・Ｉｎ２・ＩＳｌ・Ｔａ２・ＩＴＩ ＋ ＩＴ２を
全て絶対値加算し、これを適当な電気量に変換して出力
する、例えば平均値検出回路としてもよい。この場合、
事故現象の違いによシ、各相に流れる電流の関係が異な
シ、最大差動量Ｉｄにあたえる平均値抑制量Ｉｒの値が
違ってくるため、差動継電器の比率特性が異なる。
第６図は抑制量として各相電流の絶対値和の平均値を用
いた場合の比率特性図である。そしてｂは１線地絡、Ｃ
は３相短絡の場合を示している。
いた場合の比率特性図である。そしてｂは１線地絡、Ｃ
は３相短絡の場合を示している。
第７図は本発明による差動継電器の他の実施例構成図で
ある。
ある。
本実施例では故障相を判別して表示しようとするもので
ある。縞７図において第４図と同一符号は第４図と同−
機能及び動作を行なう。２５，２６゜２７は故障相判別
回路であって各相のベクトル和回路からの差電流Ｉｄｕ
＋ ■ａ、 ｌ Ｉｄｔが入力され、更に前記差電流
の最大値検出回路１４による最大差動量１ｄとにより故
障相を判別するものである。
ある。縞７図において第４図と同一符号は第４図と同−
機能及び動作を行なう。２５，２６゜２７は故障相判別
回路であって各相のベクトル和回路からの差電流Ｉｄｕ
＋ ■ａ、 ｌ Ｉｄｔが入力され、更に前記差電流
の最大値検出回路１４による最大差動量１ｄとにより故
障相を判別するものである。
２８．２９．３０は表示回路であって個々の故障相を表
示する。その他の構成は第４図と同様である。
示する。その他の構成は第４図と同様である。
したがって、例えばＲ相故障の場合には次のようにして
相判別を行なうことができる。
相判別を行なうことができる。
即ち、故障相がＲ相であるため、Ｒ相差動量ＩｄＲと最
大差動量Ｉｄとは等しくなり、前記最大差動量Ｉｄは故
障相判別回路２５において、一定比率で減衰されてｋＩ
ｄとなり、次に演算Ｉｄｉ−ｋＩｄ≧に′が行なわれる
。但し、ｋ、に’は定数である。他相についても同様に
各演算Ｉｄ、 −ｋＩａ≧に′。
大差動量Ｉｄとは等しくなり、前記最大差動量Ｉｄは故
障相判別回路２５において、一定比率で減衰されてｋＩ
ｄとなり、次に演算Ｉｄｉ−ｋＩｄ≧に′が行なわれる
。但し、ｋ、に’は定数である。他相についても同様に
各演算Ｉｄ、 −ｋＩａ≧に′。
ＩｄＴ −ｋＩｄ≧に′が行なわれ、その結果が両式の
成（１３） 立、不成立で故障相を判断する。そして成立していると
ころを故障相と判断して表示回路により表示する。
成（１３） 立、不成立で故障相を判断する。そして成立していると
ころを故障相と判断して表示回路により表示する。
第８図は本発明による差動継電器の更に他の実施例構成
図である。
図である。
本実施例では上記差動出力の他に過電流出力をも導出し
ようとするものである。第８図において第４図と同一符
号は第４図と同−機能及び動作を行なう。３１は過電流
検出回路であって最大値検出回路１４からの最大差動量
Ｉｄが導入され、これがある一定の判定レベルＩｋ２以
上になった時、差動継電器Ｒｙ−３の過電流要素動作と
して図示しないロジック回路を経て出力する。その他の
構成及び動作は第４図と同様であるので省略する。要す
るに本実施例は第４図に示される差動出力と共に、過電
流出力も導出するものである。
ようとするものである。第８図において第４図と同一符
号は第４図と同−機能及び動作を行なう。３１は過電流
検出回路であって最大値検出回路１４からの最大差動量
Ｉｄが導入され、これがある一定の判定レベルＩｋ２以
上になった時、差動継電器Ｒｙ−３の過電流要素動作と
して図示しないロジック回路を経て出力する。その他の
構成及び動作は第４図と同様であるので省略する。要す
るに本実施例は第４図に示される差動出力と共に、過電
流出力も導出するものである。
第９図は本発明による差動継電器の更に他の実施例であ
る。
る。
本実施例では故障相の判別表示の他に過電流出力をも導
出しようとするものである。第９図にお（１４） いて第７図及び第８図と同一符号は前記各図と同−機能
及び動作を行なう。即ち、故障相判別回路２５．２６．
２７は第７図と同様に故障相を判別表示すると共に、過
電流検出回路３１は第８図と同様に最大差動量Ｉｄの過
電流を検出するものである。その他の構成及び動作は第
７図及び第８図と同様であるため省略する。
出しようとするものである。第９図にお（１４） いて第７図及び第８図と同一符号は前記各図と同−機能
及び動作を行なう。即ち、故障相判別回路２５．２６．
２７は第７図と同様に故障相を判別表示すると共に、過
電流検出回路３１は第８図と同様に最大差動量Ｉｄの過
電流を検出するものである。その他の構成及び動作は第
７図及び第８図と同様であるため省略する。
第１０図は本発明による差動継電器の更に他の実施例で
ある。
ある。
本実施例では抑制量として変圧器の２次側電流のみを用
いて高感度々差動継電器を得ようとするものである。第
１０図においては１次側からの抑制量を除去したもので
あるため、その構成は第４図から全波整流回路１５，１
７．１９を省略している。即ち、１次、２次入力電流Ｉ
Ｒ１・ＴＲ２・Ｉｓｌ、 ＴＲ２ｒ ＩＴｌ ＋ ＩＴ
２は各相のベクトル和回路８．９．１０に導入すると共
に、２次入力電流ＴＲ２、ＴＲ２ｒ ＩＴ２を全波整流
回路１６．１８．２０へ導入し、前記各出力を最大値検
出回路へ導入している。その他の構成は第４図と同様で
ある。
いて高感度々差動継電器を得ようとするものである。第
１０図においては１次側からの抑制量を除去したもので
あるため、その構成は第４図から全波整流回路１５，１
７．１９を省略している。即ち、１次、２次入力電流Ｉ
Ｒ１・ＴＲ２・Ｉｓｌ、 ＴＲ２ｒ ＩＴｌ ＋ ＩＴ
２は各相のベクトル和回路８．９．１０に導入すると共
に、２次入力電流ＴＲ２、ＴＲ２ｒ ＩＴ２を全波整流
回路１６．１８．２０へ導入し、前記各出力を最大値検
出回路へ導入している。その他の構成は第４図と同様で
ある。
次に動作を説明すると、平常時及び外部故障時は、入力
電流ＩＲ１とＴＲ２・Ｉ８＋とＴＲ２・ＴＴｌとＴＴ２
とは等ｌ〜く、したがって最大差動出力Ｉｄは零となり
、加算回路２３を経てレベル検出回路２４へ導入される
電気量は、最大抑制量Ｉｒのみとなって差動継電器Ｒｙ
−５は不動作である。
電流ＩＲ１とＴＲ２・Ｉ８＋とＴＲ２・ＴＴｌとＴＴ２
とは等ｌ〜く、したがって最大差動出力Ｉｄは零となり
、加算回路２３を経てレベル検出回路２４へ導入される
電気量は、最大抑制量Ｉｒのみとなって差動継電器Ｒｙ
−５は不動作である。
変圧器Ｔｒ１の内部故障時はその故障に見合った電流が
変圧器Ｔｒ１の１次、２次側に流れる。例えばＲ相故障
の場合、Ｒ相の１次、２次電流が異なり、最大差動量Ｉ
ｄはＲ相差動量ＩｄＲによって決まると共に、最大抑制
ｆｔＩｒはＲ相２次入力電流によって決まる。もしＲ相
入力電流が、ＩＲ１≦１．２となった場合は、各相入力
電流の内ＩＲ２が最大電流となり、第４図の差動継電器
Ｒｙ−１と同じ動作を行ない、又、Ｒ相入力電流が、Ｉ
ｎ＋ ＞ ＴＲ２の場合は第４図の差動継電器Ｒｙ−１
より抑制量が小さくなって高感度で内部故障を検出し、
差動継電器Ｒｙ−５は動作出力を導出する。
変圧器Ｔｒ１の１次、２次側に流れる。例えばＲ相故障
の場合、Ｒ相の１次、２次電流が異なり、最大差動量Ｉ
ｄはＲ相差動量ＩｄＲによって決まると共に、最大抑制
ｆｔＩｒはＲ相２次入力電流によって決まる。もしＲ相
入力電流が、ＩＲ１≦１．２となった場合は、各相入力
電流の内ＩＲ２が最大電流となり、第４図の差動継電器
Ｒｙ−１と同じ動作を行ない、又、Ｒ相入力電流が、Ｉ
ｎ＋ ＞ ＴＲ２の場合は第４図の差動継電器Ｒｙ−１
より抑制量が小さくなって高感度で内部故障を検出し、
差動継電器Ｒｙ−５は動作出力を導出する。
なお、上記実施例では２次電流ＴＲ２＋ ＴＲ２ｒＩＴ
２を抑制量とした場合を説明したが、１次電流ＩＲ１＋
Ｉ！＋１ ＋ ＩＴＩを用いてもよいことは明らかで
ある。
２を抑制量とした場合を説明したが、１次電流ＩＲ１＋
Ｉ！＋１ ＋ ＩＴＩを用いてもよいことは明らかで
ある。
第１１図は本発明による差動継電器が適用される三巻線
変圧器のＡＣ接続図である。第１１図において、変圧器
’Ｔｒ２は３巻線を有し、この各相１次側、２次側及び
３次側に配置された各変流器ＣＴＲ１＋ ＣＴＲ２，Ｃ
ＴＲ３１ＣＴＲ１、ＣＴ８２１ ＣＴＲ３１ＣＴＴｌ
、 ＣＴＴ２゜ＣＴＴ５ の夫々の２次出力電流■Ｒ
１＋ ＴＲ２ｒ ＴＲ３＊Ｉ８１・ＴＲ２・■ｓ３．
ＩＴ１＋ ＩＴ２・ＩＴ５を差動継電器Ｒｙ−６に導入
する。なお、各相の導入電流は図示しない整合変流器に
より、平常時及び外部故障時に各和名端子の導入電流の
ベクトル和が零となるよう整合されている。
変圧器のＡＣ接続図である。第１１図において、変圧器
’Ｔｒ２は３巻線を有し、この各相１次側、２次側及び
３次側に配置された各変流器ＣＴＲ１＋ ＣＴＲ２，Ｃ
ＴＲ３１ＣＴＲ１、ＣＴ８２１ ＣＴＲ３１ＣＴＴｌ
、 ＣＴＴ２゜ＣＴＴ５ の夫々の２次出力電流■Ｒ
１＋ ＴＲ２ｒ ＴＲ３＊Ｉ８１・ＴＲ２・■ｓ３．
ＩＴ１＋ ＩＴ２・ＩＴ５を差動継電器Ｒｙ−６に導入
する。なお、各相の導入電流は図示しない整合変流器に
より、平常時及び外部故障時に各和名端子の導入電流の
ベクトル和が零となるよう整合されている。
第１２図は三巻線変圧器に適用される本発明による差動
継電器の一実施例内部ブロック図である。
継電器の一実施例内部ブロック図である。
第１２図において、３５．３６．３７はベクトル和回路
であって各相の導入電流が相毎に一括導入される。そし
て前記したベクトル和回路からの出力は全波整流回路１
１，１２．１３を介して各差動量１ｄＲｒ ｘａ８ ＋
Ｉｄｔを出力し、これを最大値検（１７） 出回路１４へ導入する。
であって各相の導入電流が相毎に一括導入される。そし
て前記したベクトル和回路からの出力は全波整流回路１
１，１２．１３を介して各差動量１ｄＲｒ ｘａ８ ＋
Ｉｄｔを出力し、これを最大値検（１７） 出回路１４へ導入する。
一方、各相からの導入電流は夫々の全波整流回路１５，
１６．１？、１８．．１９，２０，３２，３３．３４を
介して最大値検出回路２１に導入される。その他の構成
及び動作は第４図と同様であシ説明は省略する。
１６．１？、１８．．１９，２０，３２，３３．３４を
介して最大値検出回路２１に導入される。その他の構成
及び動作は第４図と同様であシ説明は省略する。
以上説明した如く、本発明によれば変圧器の各相電流の
ベクトル和の最大値と、各相電流の個々の絶対値の最大
値を一括して比較し、その大小によって動作出力を導出
するよう構成したので、回路構成の簡素化された差動継
電器を提供できる。
ベクトル和の最大値と、各相電流の個々の絶対値の最大
値を一括して比較し、その大小によって動作出力を導出
するよう構成したので、回路構成の簡素化された差動継
電器を提供できる。
第１図は従来の差動継電器のＡＣ回路接続図、第２図は
従来の差動継電器の内部ブロック構成図、第３図は本発
明による差動継電器のＡＣ接続回路に関する一実施例構
成図、第４図は本発明による差動継電器の一実施例内部
ブロック構成図、第５図は本発明による差動継電器の比
率特性図、第６図は本発明の他の実施例の差動継電器の
比率特性（１８） 図、第７図は本発明による差動継電器の他の実施例構成
図、第８図、第９図及び第１０図は更に他の実施例構成
図、第１１図は本発明による差動継電器が適用される三
巻線変圧器のＡＣ接続図、第１２図は三巻線変圧器に用
いられる差動継電器の一実施例内部構成図である。 Ｔｒｌ ＋ Ｔｒ２・・・二巻線及び三巻線変圧器、Ｃ
Ｔｎ１＋ ＣＴＲ２１ＣＴＲ３、ＣＴＢ１＋ ＣＴＢ２
＋ ＣＴＢ３ｒ ＣＴＴＩＩＣＴ Ｔ ２ ＋ ＣＴ
Ｔ ５・・・変流器、ＩＲ１＋ ｌＲ２１１ｍｓ 、
ｌ８１１ ｌ８２ｒ ｌ５３ｒ ＩＴＩＩ ＩＴ２１１
Ｔ５・・・継電器入力電流、 Ｒｙ−Ｒ、Ｒｙ−ｓ 、 ＲＹ−Ｔ・・・従来の差動継
電器、Ｒｙ−１、Ｒ）ｒ−２＋ Ｒｙ−３＊ Ｒｙ−４
、Ｒｙ−５ｒ Ｒｙ−６・・・本発明による差動継電器
、 ＩｄＲ＋ ＩｄＢ＋ ■ｄＴ＋・＋差動量、Ｉｄ ・
・・最大差動量、 Ｉｒ ・・・抑制量、Ｉｋｏ
ｌＩｋｌ、Ｉｋ２・・・レベル検出電流、１．８．９，
１０．３５，３６．３７・・・ベクトル和回路、２．４
，５，１１．１２．１３，１５，１６，１７，１８．１
９．２０゜３２ 、３３ 、３４ ・・・全波整流回
路、３．２３・・・加算回路、 ６・・・絶対値和回路
、７．２２・・・平滑回路、 １４．２１・・・最大
値検出回路、２５ 、２６ 、２７ ・・・故障相判
別回路、２８ 、２９ 、３０ ・・・表示回路、３
１・・・過電流検出回路。 特許出願人 東京芝浦電気株式会社 代理人 弁理士 石 井 紀 男帛５図 晃６図 ｈ１□ 第１０図 脈
従来の差動継電器の内部ブロック構成図、第３図は本発
明による差動継電器のＡＣ接続回路に関する一実施例構
成図、第４図は本発明による差動継電器の一実施例内部
ブロック構成図、第５図は本発明による差動継電器の比
率特性図、第６図は本発明の他の実施例の差動継電器の
比率特性（１８） 図、第７図は本発明による差動継電器の他の実施例構成
図、第８図、第９図及び第１０図は更に他の実施例構成
図、第１１図は本発明による差動継電器が適用される三
巻線変圧器のＡＣ接続図、第１２図は三巻線変圧器に用
いられる差動継電器の一実施例内部構成図である。 Ｔｒｌ ＋ Ｔｒ２・・・二巻線及び三巻線変圧器、Ｃ
Ｔｎ１＋ ＣＴＲ２１ＣＴＲ３、ＣＴＢ１＋ ＣＴＢ２
＋ ＣＴＢ３ｒ ＣＴＴＩＩＣＴ Ｔ ２ ＋ ＣＴ
Ｔ ５・・・変流器、ＩＲ１＋ ｌＲ２１１ｍｓ 、
ｌ８１１ ｌ８２ｒ ｌ５３ｒ ＩＴＩＩ ＩＴ２１１
Ｔ５・・・継電器入力電流、 Ｒｙ−Ｒ、Ｒｙ−ｓ 、 ＲＹ−Ｔ・・・従来の差動継
電器、Ｒｙ−１、Ｒ）ｒ−２＋ Ｒｙ−３＊ Ｒｙ−４
、Ｒｙ−５ｒ Ｒｙ−６・・・本発明による差動継電器
、 ＩｄＲ＋ ＩｄＢ＋ ■ｄＴ＋・＋差動量、Ｉｄ ・
・・最大差動量、 Ｉｒ ・・・抑制量、Ｉｋｏ
ｌＩｋｌ、Ｉｋ２・・・レベル検出電流、１．８．９，
１０．３５，３６．３７・・・ベクトル和回路、２．４
，５，１１．１２．１３，１５，１６，１７，１８．１
９．２０゜３２ 、３３ 、３４ ・・・全波整流回
路、３．２３・・・加算回路、 ６・・・絶対値和回路
、７．２２・・・平滑回路、 １４．２１・・・最大
値検出回路、２５ 、２６ 、２７ ・・・故障相判
別回路、２８ 、２９ 、３０ ・・・表示回路、３
１・・・過電流検出回路。 特許出願人 東京芝浦電気株式会社 代理人 弁理士 石 井 紀 男帛５図 晃６図 ｈ１□ 第１０図 脈
Claims (5)
- （１） 被数端子を有する被保護対象をはさんで多相
交流回路の各相毎の電流が導入される差動継電器におい
て、複数端子からの各相毎の電流が導入される複数個の
ベクトル和回路と、前記各ベクトル和回路からの出力信
号を導入し、これら複数の信号のうちの最大値を抽出す
る第１の最大値検出回路と、前記複数端子からの各相電
流が導入されて個々の大きさを検出する複数個の絶対値
検出回路と、前記各絶対値検出回路からの出力信号を導
入し、これら複数の信号のうちの最大値を抽出する第２
の最大値検出回路と、前記第１、第２の各最大値検出回
路からの出力差を検出する加算回路とを夫々そなえ、加
算回路の出力信号レベルが所定値以上のとき動作出力信
号を発生することを特徴とする差動継電器。 - （２）複数端子を有する被保護対象をはさんで多相交流
回路の各相毎の電流が導入される差動継電器において、
複数端子からの各相毎の電流が導入される複数個のベク
トル和回路と、前記各ベクトル和回路からの出力信号を
導入し、これら複数の信号のうちの最大値を抽出する第
１の最大値検出回路及び前記各ベクトル和回路からの出
力信号が導入される故障相判別回路と、前記複数端子か
らの各相電流が導入されて個々の大きさを検出する複数
個の絶対値検出回路と、前記各絶対値検出回路からの出
力信号を導入し、これら複数の信号のうちの最大値を抽
出する第２の最大値検出回路と、前記第１、第２の各最
大値検出回路からの出力差を検出する加算回路とを夫々
そなえ、加算回路の出力信号レベルが所定値以上のとき
動作出力信号を発生すると共に故障相判別を行なうこと
を特徴とする差動継電器。 - （３）複数端子を有する被保護対象をはさんで多相交流
回路の各相毎の電流が導入される差動継電器において、
複数端子からの各相毎の電流が導入される複数個のベク
トル和回路と、前記各ペクトル和回路からの出力信号を
導入し、これら複数の信号のうちの最大値を抽出する第
１の最大値検出回路と、前記第１の最大値検出回路から
の出力信号が所定レベル以上のとき動作出力信号を発生
する過電流検出回路と、前記複数端子からの各相電流が
導入されて個々の大きさを検出する複数個の絶対値検出
回路と、前記各絶対値検出回路からの出力信号を導入し
、これら複数の信号のうちの最大値を抽出する第２の最
大値検出回路と、前記第１、第２の各最大値検出回路か
らの出力差を検出する加算回路とを夫々そなえ、加算回
路の出力信号レベルが所定値以上のとき動作出力信号を
発生することを特徴とする差動継電器。 - （４）各相ベクトル和回路からの出力信号が所定の判定
レベル以上となったとき、故障相判別出力信号を生ずる
ことを特徴とする特許請求の範囲第３項記載の差動継電
器・ - （５）複数端子を有する被保護対象をはさんで多相交流
回路の各相毎の電流が導入される差動継電器において、
複数端子からの各相毎の電流が導入される複数個のベク
トル和回路と、前記各ベクトル和回路からの出力信号を
導入し、これら複数の信号のうちの最大値を抽出する第
１の最大値検出回路と、前記複数端子のうちの特定端子
からの各相電流が導入されて個々の大きさを検出する複
数個の絶対値検出回路と、前記各絶対値検出回路からの
出力信号を導入し、これら複数の信号のうちの最大値を
抽出する第２の最大値検出回路と、前記第１、第２の各
最大値検出回路からの出力差を検出する加算回路とを夫
々そなえ、加算回路の出力信号レベルが所定値以上のと
き動作出力信号を発生することを特徴とする差動継電器
。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58023604A JPS59149729A (ja) | 1983-02-15 | 1983-02-15 | 差動継電器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58023604A JPS59149729A (ja) | 1983-02-15 | 1983-02-15 | 差動継電器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS59149729A true JPS59149729A (ja) | 1984-08-27 |
| JPS6346647B2 JPS6346647B2 (ja) | 1988-09-16 |
Family
ID=12115204
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58023604A Granted JPS59149729A (ja) | 1983-02-15 | 1983-02-15 | 差動継電器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59149729A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2020058142A (ja) * | 2018-10-02 | 2020-04-09 | 三菱電機株式会社 | 保護リレー装置 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS50159369A (ja) * | 1974-06-12 | 1975-12-23 |
-
1983
- 1983-02-15 JP JP58023604A patent/JPS59149729A/ja active Granted
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS50159369A (ja) * | 1974-06-12 | 1975-12-23 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2020058142A (ja) * | 2018-10-02 | 2020-04-09 | 三菱電機株式会社 | 保護リレー装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6346647B2 (ja) | 1988-09-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5825599A (en) | Ground fault circuit interrupter system with uncommitted contacts | |
| Ngema et al. | A new technique for improvement differential relay performance in power transformers | |
| JPS59149729A (ja) | 差動継電器 | |
| EP0169313B1 (en) | Transformer protective relay | |
| US3974423A (en) | Differential current protective device | |
| US3184644A (en) | Polyphase electroresponsive apparatus | |
| JPS63290122A (ja) | 遮断器用過電流引外し装置 | |
| US1953108A (en) | Differential relaying system | |
| JP2000184578A (ja) | 送電線の故障点標定方法および保護継電システム | |
| US6675108B2 (en) | Line fault protection unit for an electrical power system | |
| JPS6241542Y2 (ja) | ||
| JP2000152490A (ja) | 並列変圧器バンク保護用差動継電器 | |
| JP3833821B2 (ja) | 母線保護継電装置 | |
| JP2594682B2 (ja) | 変圧器保護継電装置 | |
| JP3784961B2 (ja) | 母線保護継電装置 | |
| Griffin | Principles of ground relaying for high voltage and extra high voltage transmission lines | |
| JPH04312315A (ja) | 電流差動リレー装置 | |
| JPH06284556A (ja) | 三相４線式回路の地絡電流検出方式 | |
| Brownlee et al. | Relay protection of transformers | |
| JPH0260414A (ja) | 送電線保護方式 | |
| JPS62272818A (ja) | 母線保護継電装置 | |
| JPS5910122A (ja) | 表示線保護継電方式 | |
| JPH01286724A (ja) | 過電流継電器 | |
| JPH0119207B2 (ja) | ||
| JPS62250823A (ja) | ３相形比率差動継電器 |