JPS5914933B2 - 信号制御回路 - Google Patents
信号制御回路Info
- Publication number
- JPS5914933B2 JPS5914933B2 JP50119264A JP11926475A JPS5914933B2 JP S5914933 B2 JPS5914933 B2 JP S5914933B2 JP 50119264 A JP50119264 A JP 50119264A JP 11926475 A JP11926475 A JP 11926475A JP S5914933 B2 JPS5914933 B2 JP S5914933B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- signal
- emitter
- transistors
- collector
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Reduction Or Emphasis Of Bandwidth Of Signals (AREA)
- Signal Processing Not Specific To The Method Of Recording And Reproducing (AREA)
- Tone Control, Compression And Expansion, Limiting Amplitude (AREA)
- Networks Using Active Elements (AREA)
Description
【発明の詳細な説明】
例えばテープレコーダの再生信号は、磁気テープより発
生するヒスノイズなどのテープ雑音が含まれるが、記録
時になるべくレベルを上げて記録し、再生時は再生アン
プの利得を下げて再生すればＳ／Ｎの良い再生信号が得
られる。
生するヒスノイズなどのテープ雑音が含まれるが、記録
時になるべくレベルを上げて記録し、再生時は再生アン
プの利得を下げて再生すればＳ／Ｎの良い再生信号が得
られる。
しかし記録レベルを一様に上げて記録すると、もともと
レベルの大きい部分では磁気テープが飽和して再生信号
はその部分が歪んでしまう。
レベルの大きい部分では磁気テープが飽和して再生信号
はその部分が歪んでしまう。
また磁気テープの飽和レベルは記録周波数が高いほど低
下する。このような点を考慮して第１図のような装置が
従来より考えられている。
下する。このような点を考慮して第１図のような装置が
従来より考えられている。
すなわち、第１図において、１は記録信号及び再生信号
の入力端子、２はアンプ、３は記録再生切り換えスイッ
チ、４は記録時の負帰還抵抗器、５Ｐは再生時の出力端
子、５Ｒは記録時の出力端子、６は可変高域増強フィル
タ、７はその制御回路、８はフィルタ６への信号を所定
レベルとするためのアツテネータ、９はアツテネータ８
及びフィルタ６によるレベノレ損失を補償するためのア
ンプを示す。そしてその場合、フィルタ６は、例えば第
２図に示すように、アツテネータ８の出力端に、抵抗器
Ｒ１〜Ｒ３及びコンデンサＣ１、Ｃ２よりなる高域増強
フィルタ６１が接続されると共に、このフィルタ６１の
出力側に、コンデンサＣ３、抵抗器Ｒ４及びトランジス
タＱ１が接続されて構成される。そしてコンデンサＣ３
、抵抗器Ｒ４及びトランジスタＱ１の接続点に得られる
信号が、制御回路Ｔの高域増強特性を有するアンプ７１
を通じて整流回路７２に供給されて整流され、この整流
信号がアンプＴ３を通じてトランジスタＱ１のベースに
供給されてそのコレクタ・エミッタ間インピーダンスが
制御される。そして記録時には、スイッチ３は記録側接
点Ｒに接続され、端子１に供給された記録信号は、アン
プ２→アツテネータ８→フィルタ６→アンプ９を通じて
端子５Ｒに取り出される。
の入力端子、２はアンプ、３は記録再生切り換えスイッ
チ、４は記録時の負帰還抵抗器、５Ｐは再生時の出力端
子、５Ｒは記録時の出力端子、６は可変高域増強フィル
タ、７はその制御回路、８はフィルタ６への信号を所定
レベルとするためのアツテネータ、９はアツテネータ８
及びフィルタ６によるレベノレ損失を補償するためのア
ンプを示す。そしてその場合、フィルタ６は、例えば第
２図に示すように、アツテネータ８の出力端に、抵抗器
Ｒ１〜Ｒ３及びコンデンサＣ１、Ｃ２よりなる高域増強
フィルタ６１が接続されると共に、このフィルタ６１の
出力側に、コンデンサＣ３、抵抗器Ｒ４及びトランジス
タＱ１が接続されて構成される。そしてコンデンサＣ３
、抵抗器Ｒ４及びトランジスタＱ１の接続点に得られる
信号が、制御回路Ｔの高域増強特性を有するアンプ７１
を通じて整流回路７２に供給されて整流され、この整流
信号がアンプＴ３を通じてトランジスタＱ１のベースに
供給されてそのコレクタ・エミッタ間インピーダンスが
制御される。そして記録時には、スイッチ３は記録側接
点Ｒに接続され、端子１に供給された記録信号は、アン
プ２→アツテネータ８→フィルタ６→アンプ９を通じて
端子５Ｒに取り出される。
従つてこの場合、端子１〜５Ｒ間の２信号周波数特性は
、その信号レベル及び周波数によつて第３図Ａに示すよ
うに変化する。すなわち、第３図Ａは、第１及び第２の
信号の混合信号を端子１に供給し、第２の信号に対する
周波数特性をとると共に、そのとき、第１の信号の周波
数及びレベルをパラメータとしたものであり、第３図Ｂ
がその条件で、第１の信号のレベルが一定の場合には、
曲線６Ａ〜６Ｃとして示すように、第１の信号の周波数
が低いほど、第２の信号の変曲点の周波数は低くなり、
一方、第１の信号の周波数が一定の場合には、曲線６Ｂ
〜６Ｂ２，６Ｃ〜６Ｃ２として示すように、第１の信号
レベルが小さいほど、第２の信号の変曲点の周波数は低
くなる。ただし第２の信号の周波数が低い場合、例えば
１００Ｈｚの場合には、そのレベルが変化しても曲線６
Ａは変化しない。一方、再生時には、スイツチ３は再生
側接点Ｐに接続され、端子１に供給された再生信号は、
アンプ２を通じて端子５Ｐに取り出される。ところがこ
の場合には、アンプ２の負帰還ループに、アツテネータ
８→フイルタ６→アンプ９が接続されるので、端子１〜
５Ｐ間の特性は、記録時の端子１〜５Ｒ間の特性とは全
く相補的な特性となる。従つてこの第１図の装置により
記録再生を行えば、入力信号の中高域はレベルが小さい
場合、記録時に増強されると共に、再生時には減衰され
るので、再生時に磁気テープより生じるヒスノイズなど
の目立ちやすい中高域の雑音は減少させられ、小信号時
でもＳ／Ｎが良くなる。また入力信号のレベルが大きい
場合には、レベルの増強が行われないので、大信号時に
磁気テープの飽和による歪みを生じることがない。とこ
ろがこの場合、トランジスタＱ１の電流増幅率Ｈｆ８に
ばらつきがあると、そのベース電流対コレクタ・エミツ
タ間インビーダンスの特性がばらつくので、その結果、
十分な記録周波数特性あるいは再生周波数特性が得られ
ないことがある。
、その信号レベル及び周波数によつて第３図Ａに示すよ
うに変化する。すなわち、第３図Ａは、第１及び第２の
信号の混合信号を端子１に供給し、第２の信号に対する
周波数特性をとると共に、そのとき、第１の信号の周波
数及びレベルをパラメータとしたものであり、第３図Ｂ
がその条件で、第１の信号のレベルが一定の場合には、
曲線６Ａ〜６Ｃとして示すように、第１の信号の周波数
が低いほど、第２の信号の変曲点の周波数は低くなり、
一方、第１の信号の周波数が一定の場合には、曲線６Ｂ
〜６Ｂ２，６Ｃ〜６Ｃ２として示すように、第１の信号
レベルが小さいほど、第２の信号の変曲点の周波数は低
くなる。ただし第２の信号の周波数が低い場合、例えば
１００Ｈｚの場合には、そのレベルが変化しても曲線６
Ａは変化しない。一方、再生時には、スイツチ３は再生
側接点Ｐに接続され、端子１に供給された再生信号は、
アンプ２を通じて端子５Ｐに取り出される。ところがこ
の場合には、アンプ２の負帰還ループに、アツテネータ
８→フイルタ６→アンプ９が接続されるので、端子１〜
５Ｐ間の特性は、記録時の端子１〜５Ｒ間の特性とは全
く相補的な特性となる。従つてこの第１図の装置により
記録再生を行えば、入力信号の中高域はレベルが小さい
場合、記録時に増強されると共に、再生時には減衰され
るので、再生時に磁気テープより生じるヒスノイズなど
の目立ちやすい中高域の雑音は減少させられ、小信号時
でもＳ／Ｎが良くなる。また入力信号のレベルが大きい
場合には、レベルの増強が行われないので、大信号時に
磁気テープの飽和による歪みを生じることがない。とこ
ろがこの場合、トランジスタＱ１の電流増幅率Ｈｆ８に
ばらつきがあると、そのベース電流対コレクタ・エミツ
タ間インビーダンスの特性がばらつくので、その結果、
十分な記録周波数特性あるいは再生周波数特性が得られ
ないことがある。
特に、記録と再生とを別の装置で行つた場合には、記録
周波数特性と再生周波数特性との相補性がくずれ、正し
い再生ができなくなつてしまう。本発明は、このような
点を改善しようとするものである。以下その一例につい
て説明しよう。
周波数特性と再生周波数特性との相補性がくずれ、正し
い再生ができなくなつてしまう。本発明は、このような
点を改善しようとするものである。以下その一例につい
て説明しよう。
第４図の例においては、アンプ７３は差動アンプにより
構成される。
構成される。
すなわち、トランジスタＱｌｌを定電流源としてトラン
ジスタＱｌ２，Ｑｌ３が差動接続され、そのコレクタに
カレントミラー回路を構成するトランジスタＱｌ４，Ｑ
ｌ５が接続されると共に、トランジスタＱｌ６を定電流
源としてトランジスタＱｌ７がエミツタフオロワとされ
、トランジスタＱｌ２のベース及びコレクタがトランジ
スタＱｌ７のエミツタ及びベースに接続され、トランジ
スタＱｌ３のベースに整流回路７２よりの整流信号が供
給される。また、７４はバイアス回路で、トランジスタ
Ｑ２ｌ，Ｑ２２が差動接続されると共に、そのコレクタ
にカレントミラー回路を構成するトランジスタＱ２３，
Ｑ２４が接続され、トランジスタＱ２ｌのベースはバイ
アス電源ＶＢＢに接続され、トランジスタＱ２２のベー
スはトランジスタＱｌ６のエミツタに接続され、トラン
ジスタＱｌ６のベースがトランジスタＱ２２のコレクタ
に接続される。
ジスタＱｌ２，Ｑｌ３が差動接続され、そのコレクタに
カレントミラー回路を構成するトランジスタＱｌ４，Ｑ
ｌ５が接続されると共に、トランジスタＱｌ６を定電流
源としてトランジスタＱｌ７がエミツタフオロワとされ
、トランジスタＱｌ２のベース及びコレクタがトランジ
スタＱｌ７のエミツタ及びベースに接続され、トランジ
スタＱｌ３のベースに整流回路７２よりの整流信号が供
給される。また、７４はバイアス回路で、トランジスタ
Ｑ２ｌ，Ｑ２２が差動接続されると共に、そのコレクタ
にカレントミラー回路を構成するトランジスタＱ２３，
Ｑ２４が接続され、トランジスタＱ２ｌのベースはバイ
アス電源ＶＢＢに接続され、トランジスタＱ２２のベー
スはトランジスタＱｌ６のエミツタに接続され、トラン
ジスタＱｌ６のベースがトランジスタＱ２２のコレクタ
に接続される。
さらにトランジスタＱ１に代えてトランジスタＱ３ｌ，
Ｑ３２及びダイオードＤｌ，Ｄ２が設けられ、トランジ
スタＱ３ｌのエミツタ及びトランジスタＱ３２のコレク
タがコンデンサＣ３に接続され、トランジスタＱ３ｌの
コレクタ及びトランジスタＱ３２のエミツタがバイアス
電源Ｖ１（Ｖ１〈ＶＣＣｌ）に接続され、トランジスタ
Ｑ３，，Ｑ３２のベース・エミツタ間に、ダイオードＤ
ｌ，Ｄ２がそのベース・エミツタ間と同極性にそれぞれ
並列接続される。
Ｑ３２及びダイオードＤｌ，Ｄ２が設けられ、トランジ
スタＱ３ｌのエミツタ及びトランジスタＱ３２のコレク
タがコンデンサＣ３に接続され、トランジスタＱ３ｌの
コレクタ及びトランジスタＱ３２のエミツタがバイアス
電源Ｖ１（Ｖ１〈ＶＣＣｌ）に接続され、トランジスタ
Ｑ３，，Ｑ３２のベース・エミツタ間に、ダイオードＤ
ｌ，Ｄ２がそのベース・エミツタ間と同極性にそれぞれ
並列接続される。
そしてトランジスタＱ３ｌ，Ｑ３２のベースに、エミツ
タフオロワのトランジスタＱｌ８及び抵抗器Ｒｌ２を通
じてトランジスタＱｌ２のコレクタ出力が供給される。
また、トランジスタＱｌ８のコレクタ・エミツタ間と抵
抗器Ｒｌ２との直列回路に、スイツチＳ１と抵抗器Ｒｌ
ｌとダイオードＤｌｌとの直列回路が並列接続される。
このような構成において、スイツチＳ１をオンにした場
合には、抵抗器Ｒｌｌを通じてトランジスタＱ３ｌ，Ｑ
３２に一定のベース電流が供給されるので、それらのコ
レクタ・エミツタ間インピーダンスは一定となり、フイ
ルタ６の周波数特性は平坦とされる。
タフオロワのトランジスタＱｌ８及び抵抗器Ｒｌ２を通
じてトランジスタＱｌ２のコレクタ出力が供給される。
また、トランジスタＱｌ８のコレクタ・エミツタ間と抵
抗器Ｒｌ２との直列回路に、スイツチＳ１と抵抗器Ｒｌ
ｌとダイオードＤｌｌとの直列回路が並列接続される。
このような構成において、スイツチＳ１をオンにした場
合には、抵抗器Ｒｌｌを通じてトランジスタＱ３ｌ，Ｑ
３２に一定のベース電流が供給されるので、それらのコ
レクタ・エミツタ間インピーダンスは一定となり、フイ
ルタ６の周波数特性は平坦とされる。
従つて記録周波数特性及び再生周波数特性は、平坦とな
る。一方、スイツチＳ１をオフにしたときには、整流回
路７２よりの整流信号が、トランジスタＱｌ３，Ｑｌ２
で差動増幅されてからトランジスタＱｌ８を通じてトラ
ンジスタＱ３ｌ，Ｑ３２のベースに供給される。
る。一方、スイツチＳ１をオフにしたときには、整流回
路７２よりの整流信号が、トランジスタＱｌ３，Ｑｌ２
で差動増幅されてからトランジスタＱｌ８を通じてトラ
ンジスタＱ３ｌ，Ｑ３２のベースに供給される。
従つてそれらのコレクタ・エミツタ間インピーダンスが
変化し、第１図〜第３図で説明したように、記録周波数
特性あるいは再生周波数特性が変更される。そしてこの
場合、本発明によれば、トランジスタＱ３ｌ，Ｑ３２の
電流増幅率ＨｆＯにばらつきがあつても、それらのイン
ピーダンス特性はばらつかない。
変化し、第１図〜第３図で説明したように、記録周波数
特性あるいは再生周波数特性が変更される。そしてこの
場合、本発明によれば、トランジスタＱ３ｌ，Ｑ３２の
電流増幅率ＨｆＯにばらつきがあつても、それらのイン
ピーダンス特性はばらつかない。
すなわち、トランジスタＱ３ｌ，Ｑ３２及びダイオード
Ｄｌ，Ｄ２について各部の電流を第５図に示すように定
めると、次式が得られる。〔ＳＤ：ダイオードＤｌ，Ｄ
２の接合の面積ＳＱ：トランジスタＱ３ｌ，Ｑ３２のベ
ース・エミツタ間の接合の面積〕そこで、トランジスタ
Ｑ３ｌとダイオードＤ１との組み合わされたものを、１
つのトランジスタとみなしてその合成電流増幅率Ｈｆ８
ｘを求めると、次のようになる。
Ｄｌ，Ｄ２について各部の電流を第５図に示すように定
めると、次式が得られる。〔ＳＤ：ダイオードＤｌ，Ｄ
２の接合の面積ＳＱ：トランジスタＱ３ｌ，Ｑ３２のベ
ース・エミツタ間の接合の面積〕そこで、トランジスタ
Ｑ３ｌとダイオードＤ１との組み合わされたものを、１
つのトランジスタとみなしてその合成電流増幅率Ｈｆ８
ｘを求めると、次のようになる。
そしてｖ式に示すように、Ｋは、ダイオードＤｌ，Ｄ２
の接合面積ＳＤと、トランジスタＱ３ｌ，Ｑ３２のベー
ス・エミツタ間の接合の面積ＳＱとの比であり、トラン
ジスタＱ３ｌ，Ｑ３２及びダイオードＤｌ，Ｄ２を例え
ばＩＣ化した場合、この比Ｋは容易に＝定になり、ばら
つくことがない。
の接合面積ＳＤと、トランジスタＱ３ｌ，Ｑ３２のベー
ス・エミツタ間の接合の面積ＳＱとの比であり、トラン
ジスタＱ３ｌ，Ｑ３２及びダイオードＤｌ，Ｄ２を例え
ばＩＣ化した場合、この比Ｋは容易に＝定になり、ばら
つくことがない。
従つて上式より合成電流増幅率ＨｆＯｘがばらつかない
ので、トランジスタＱ３ｌ，Ｑ３２のコレクタ・エミツ
タ間インピーダンス特性がばらつくことがない。従つて
記録周波数特性あるいは再生周波数特性がばらつくこと
力粁なく、他の装置との互換性を得ることができる。し
かもそのため構成が特に複雑化することもなく、ＩＣ化
も容易である。
ので、トランジスタＱ３ｌ，Ｑ３２のコレクタ・エミツ
タ間インピーダンス特性がばらつくことがない。従つて
記録周波数特性あるいは再生周波数特性がばらつくこと
力粁なく、他の装置との互換性を得ることができる。し
かもそのため構成が特に複雑化することもなく、ＩＣ化
も容易である。
なお上述の例においては、入力信号の周波数及びレベル
に応じて信号路の周波数特性を変更する場合であるが、
例えば入力信号のレベルに応じて伝送利得を変更するよ
うな場合、すなわち、ＡＧＣ回路などにも、本発明を適
用できる。
に応じて信号路の周波数特性を変更する場合であるが、
例えば入力信号のレベルに応じて伝送利得を変更するよ
うな場合、すなわち、ＡＧＣ回路などにも、本発明を適
用できる。
またダイオードＤｌ，Ｄ２の代わりにダイオード接続し
たトランジスタでもよい。
たトランジスタでもよい。
第１図は本発明を説明するための系統図、第２図はその
一部の接続図、第３図はその動作を説明するための図、
第４図は本発明の一例の接続図、第５図はその説明のた
めの図である。 ６は可変高域増強フイルタ、７は制御回路である。
一部の接続図、第３図はその動作を説明するための図、
第４図は本発明の一例の接続図、第５図はその説明のた
めの図である。 ６は可変高域増強フイルタ、７は制御回路である。
Claims (1)
- １ 第１のトランジスタのエミッタと第２のトランジス
タのコレクタとが互いに接続され、上記第１のトランジ
スタのコレクタと上記第２のトランジスタのエミッタと
が互いに接続され、上記第１及び第２のトランジスタの
ベース・エミッタ間に、第１及び第２のダイオードが、
上記ベース、エミッタ間と同極性にそれぞれ並列接続さ
れると共に、上記第１のトランジスタのエミッタ及び第
２のトランジスタのコレクタの接続点と、上記第１のト
ランジスタのコレクタ及び上記第２のトランジスタのエ
ミッタの接続点との間が、圧縮または伸張される信号の
通過する信号路に並列に接続され、上記圧縮または伸張
される信号のレベルに応じた整流信号が上記第１及び第
２のトランジスタのベースに供給され、これにより上記
接続点間のインピーダンスが制御されて上記信号路の利
得が上記整流信号のレベルに応じて変更されるようにし
た圧縮または伸張のための信号制御回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP50119264A JPS5914933B2 (ja) | 1975-10-02 | 1975-10-02 | 信号制御回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP50119264A JPS5914933B2 (ja) | 1975-10-02 | 1975-10-02 | 信号制御回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5243309A JPS5243309A (en) | 1977-04-05 |
| JPS5914933B2 true JPS5914933B2 (ja) | 1984-04-06 |
Family
ID=14757024
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP50119264A Expired JPS5914933B2 (ja) | 1975-10-02 | 1975-10-02 | 信号制御回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5914933B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0529771B2 (ja) * | 1986-02-28 | 1993-05-06 | Honda Motor Co Ltd |
-
1975
- 1975-10-02 JP JP50119264A patent/JPS5914933B2/ja not_active Expired
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0529771B2 (ja) * | 1986-02-28 | 1993-05-06 | Honda Motor Co Ltd |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5243309A (en) | 1977-04-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3911371A (en) | Signal transmission system | |
| JPS5914933B2 (ja) | 信号制御回路 | |
| US3875521A (en) | Automatic gain control circuit | |
| JPS5932033Y2 (ja) | 磁気録音再生装置のミキシング回路 | |
| JPS5949728B2 (ja) | 可変インピ−ダンス回路 | |
| KR830000429B1 (ko) | 제어신호 발생회로 | |
| JPS622850Y2 (ja) | ||
| JPS647494Y2 (ja) | ||
| JPS5945702A (ja) | 映像信号変調回路 | |
| JP2547732B2 (ja) | リミッタ回路 | |
| JPS5939299Y2 (ja) | 磁気録音装置 | |
| JPS604261Y2 (ja) | テ−プレコ−ダ | |
| KR890002048Y1 (ko) | 녹음기의 특정 주파수 선택회로 | |
| JPS6130357Y2 (ja) | ||
| JPS5914898Y2 (ja) | 磁気録音再生装置 | |
| JPS6214763Y2 (ja) | ||
| JPS5814417Y2 (ja) | ステレオ式テ−プレコ−ダのａｌｃ回路 | |
| JPS6336568B2 (ja) | ||
| JP2531789B2 (ja) | ホワイト・ダ―ククリップ回路 | |
| JPS5813442Y2 (ja) | ステレオ式テ−プレコ−ダ−のａｌｃ回路 | |
| JPS5931045Y2 (ja) | 帰還増幅回路 | |
| JP2700961B2 (ja) | 信号波形処理装置 | |
| JPH0238483Y2 (ja) | ||
| JPH01293004A (ja) | 再生装置 | |
| JPH08322015A (ja) | Ｖｔｒのイコライザ回路 |