JPS59148970A - スレ−ブ・プロセツサの起動方法 - Google Patents
スレ−ブ・プロセツサの起動方法Info
- Publication number
- JPS59148970A JPS59148970A JP2306883A JP2306883A JPS59148970A JP S59148970 A JPS59148970 A JP S59148970A JP 2306883 A JP2306883 A JP 2306883A JP 2306883 A JP2306883 A JP 2306883A JP S59148970 A JPS59148970 A JP S59148970A
- Authority
- JP
- Japan
- Prior art keywords
- slave processor
- processor
- slave
- signal
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Multi Processors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の属する技術分野〕
本発明は、スレーブ・プロセッサの起動方法に関する。
近年、０ＭＯ８製造技術により、低消費電力で動作する
プロセッサが数多く出現している。これらのＣＭＯＳプ
ロセッサは、さらに電力消費を低く押さえるために処理
を停止してもかまわない期間には、プロセッサ内部へ供
給するクロック発振を止めている。この状態をスタンバ
イ・モードと呼ぶ。
プロセッサが数多く出現している。これらのＣＭＯＳプ
ロセッサは、さらに電力消費を低く押さえるために処理
を停止してもかまわない期間には、プロセッサ内部へ供
給するクロック発振を止めている。この状態をスタンバ
イ・モードと呼ぶ。
プロセッサのスタンバイ・モードは、割込信号やプロセ
ッサのリセット信号がアクティブとなることによって解
除され、プロセッサ内部に再びクロックが供給されて処
理が再開する。
ッサのリセット信号がアクティブとなることによって解
除され、プロセッサ内部に再びクロックが供給されて処
理が再開する。
しかし、スレーブ・プロセッサすなわち、ホストのプロ
セッサの指令によって処理を進めるプロセッサの場合、
このスタンバイ・モードの解除の方法すなわち再起動さ
せる起動方法として未だ適切な良い方法は提案されてい
ない。
セッサの指令によって処理を進めるプロセッサの場合、
このスタンバイ・モードの解除の方法すなわち再起動さ
せる起動方法として未だ適切な良い方法は提案されてい
ない。
本発明の目的は、か＼る状態にかんがみスレープ・プロ
セッサのスタンバイ・モードの解除方法、すなわちスレ
ーブ・プロセッサを再起動させるスレーブ・プロセッサ
の起動方法を提供することにある。
セッサのスタンバイ・モードの解除方法、すなわちスレ
ーブ・プロセッサを再起動させるスレーブ・プロセッサ
の起動方法を提供することにある。
この目的を達成するために、本発明によると、ホスト・
プロセッサの指令によって処理を進めるスレーブ・プロ
セッサにおいて、該スレーブφプロセッサを選択する選
択信号と、該スレーブ・プロセッサが実行する命令セッ
トの中に動作を停止させる動作停止命令を備え、前記ス
レーブ・プロセッサは前記動作停止命令を実行すること
により前記スレーブ・プロセッサの動作が停止し、前記
選択信号がアクティブとなることによって動作が再開す
ることを特徴とするスレーブ・プロセッサの起動方法を
提供できる。
プロセッサの指令によって処理を進めるスレーブ・プロ
セッサにおいて、該スレーブφプロセッサを選択する選
択信号と、該スレーブ・プロセッサが実行する命令セッ
トの中に動作を停止させる動作停止命令を備え、前記ス
レーブ・プロセッサは前記動作停止命令を実行すること
により前記スレーブ・プロセッサの動作が停止し、前記
選択信号がアクティブとなることによって動作が再開す
ることを特徴とするスレーブ・プロセッサの起動方法を
提供できる。
以下本発明について図面を参照し詳細に説明する。
第１図は、本発明を用いた一実施例のシステムの構成を
示すブロック図である。
示すブロック図である。
１はホスト・プロセッサ、２はスレーフ゛命プロセッサ
を示す。また、１１はデータの書き込み。
を示す。また、１１はデータの書き込み。
読み出し等を制御する制御バス（ＣＢ）、１２はアドレ
ス情報が転送されるアドレス・バス（ＡＢ）、１３は指
令やデータの情報が転送されるデータ・バス（ＤＢ）、
１４はホスト・プロセッサより出力されスレーブ・プロ
セッサへ入力されるクロック信号、１５はスレーブ・プ
ロセッサを選択する選択信号、１６はスレーブ・プロセ
ッサへの指令やデータの書き込み信号、１７はスレーブ
・プロセッサからのデータの読み出し信号を示している
。
ス情報が転送されるアドレス・バス（ＡＢ）、１３は指
令やデータの情報が転送されるデータ・バス（ＤＢ）、
１４はホスト・プロセッサより出力されスレーブ・プロ
セッサへ入力されるクロック信号、１５はスレーブ・プ
ロセッサを選択する選択信号、１６はスレーブ・プロセ
ッサへの指令やデータの書き込み信号、１７はスレーブ
・プロセッサからのデータの読み出し信号を示している
。
そして、２１はスレーブ・プロセッサ２の動作の停止お
よび起動を制御する制御回路である。
よび起動を制御する制御回路である。
第２図は制御回路２１の一実施例の詳細を示した回路図
で、３２．３３は２人力ＮＯＲ回路、３４は２人力ＡＮ
Ｄ回路、４１はスレーブ・プロセッサ２が動作停止命令
を実行したときにアクティブとなる信号、４２はスレー
ブ・プロセッサの動作に必要なりロック信号をそれぞれ
示している。
で、３２．３３は２人力ＮＯＲ回路、３４は２人力ＡＮ
Ｄ回路、４１はスレーブ・プロセッサ２が動作停止命令
を実行したときにアクティブとなる信号、４２はスレー
ブ・プロセッサの動作に必要なりロック信号をそれぞれ
示している。
次に本実施例の動作を説明する。
第１図よりわかるように、スレーブ・プロセッサ２は制
御バス１１．アドレスバス１２．データ・バス１３およ
びクロック信号１４を介してホスト・プロセッサ１と接
続され、ホスト・プロセッサ１からの指令をデータ・バ
ス１３．スレーブ・プロセッサの選択信号１５および書
き込み信号１６によって受は取る。これによりスレーブ
・プロセッサ２はホスト・プロセッサ１からの指令に応
じた処理を行ない、その処理結果をホスト・プロセッサ
１は、データ・パス１３９選択信号１５および読み出し
信号１７を用いて引き取る。スレーブ・プロセッサ２は
ホスト・プロセッサ１よりクロック信号１４が常に供給
されている。このようにして、このシステムは処理を進
めていくのであるが、スレーブ・プロセッサ２は、ホス
ト・プロセッサｌからの指令によって処理を開始しその
処理を終了した後、その処理結果を別途ホスト・プロセ
ッサ１が引き取るまでの期間は、動作を中断している。
御バス１１．アドレスバス１２．データ・バス１３およ
びクロック信号１４を介してホスト・プロセッサ１と接
続され、ホスト・プロセッサ１からの指令をデータ・バ
ス１３．スレーブ・プロセッサの選択信号１５および書
き込み信号１６によって受は取る。これによりスレーブ
・プロセッサ２はホスト・プロセッサ１からの指令に応
じた処理を行ない、その処理結果をホスト・プロセッサ
１は、データ・パス１３９選択信号１５および読み出し
信号１７を用いて引き取る。スレーブ・プロセッサ２は
ホスト・プロセッサ１よりクロック信号１４が常に供給
されている。このようにして、このシステムは処理を進
めていくのであるが、スレーブ・プロセッサ２は、ホス
ト・プロセッサｌからの指令によって処理を開始しその
処理を終了した後、その処理結果を別途ホスト・プロセ
ッサ１が引き取るまでの期間は、動作を中断している。
すなわち、この期間は、スレーブ・プロ５−
セッサ２の内部ヘクロック信号１４を供給しなくてもよ
い。この期間にクロック信号１４を内部へ供給しないよ
うにすることによってスレーブ・プ゛ロセッサ２の消費
電力を減らすことができる。
い。この期間にクロック信号１４を内部へ供給しないよ
うにすることによってスレーブ・プ゛ロセッサ２の消費
電力を減らすことができる。
第２図は、スレーブ・プロセッサ２の内部へ供給するク
ロック信号の制御回路２１を示している。
ロック信号の制御回路２１を示している。
スレーブ・プロセッサ２がホスト・プロセッサ１からの
指令を受けて、処理を開始するときには、ホスト・プロ
セッサ１よりスレーブ・プロセッサ２を選択する選択信
号１５がアクティブとなり、２人力ＮＯＲ回路３２．３
３で構成されるラッチの２人力ＮＯＲ回路３３の出力を
アクティブとする。この状態では、外部より入力された
クロック信号１４は、２人力ＡＮＤ回路３４を介してス
レーブ・プロセッサ２の内部へ供給されるクロック信号
４２となる。一方、ホスト・プロセッサ１からの指令に
応じた処理を終了すると、スレーブ・プロセッサ２は、
その内部で動作停止命令実行するようにプログラムされ
ているので、この停止命令を実行すると信号４１がアク
ティブとなり、２６− 入力ＮＯＲ回路３２をアクティブとする。従って、この
状態では、２人力ＡＮＤ回路３４はクロック信号１４を
マスクし、スレーブ・プロセッサ２の内部へは、クロッ
ク信号４２は供給されない。この状態では、スレーブ・
プロセッサ２はその動作を停止しスタンバイ・モードと
なって、消費電力が通常の動作時より減少する。
指令を受けて、処理を開始するときには、ホスト・プロ
セッサ１よりスレーブ・プロセッサ２を選択する選択信
号１５がアクティブとなり、２人力ＮＯＲ回路３２．３
３で構成されるラッチの２人力ＮＯＲ回路３３の出力を
アクティブとする。この状態では、外部より入力された
クロック信号１４は、２人力ＡＮＤ回路３４を介してス
レーブ・プロセッサ２の内部へ供給されるクロック信号
４２となる。一方、ホスト・プロセッサ１からの指令に
応じた処理を終了すると、スレーブ・プロセッサ２は、
その内部で動作停止命令実行するようにプログラムされ
ているので、この停止命令を実行すると信号４１がアク
ティブとなり、２６− 入力ＮＯＲ回路３２をアクティブとする。従って、この
状態では、２人力ＡＮＤ回路３４はクロック信号１４を
マスクし、スレーブ・プロセッサ２の内部へは、クロッ
ク信号４２は供給されない。この状態では、スレーブ・
プロセッサ２はその動作を停止しスタンバイ・モードと
なって、消費電力が通常の動作時より減少する。
以上のように、スレーブ・プロセッサ２はその内蔵して
いる命令の中の動作停止命令を実行することによってそ
の動作を停止し、ホスト・プロセッサ１からの選択信号
１５がアクティブとなることによって沓起動されること
になる。
いる命令の中の動作停止命令を実行することによってそ
の動作を停止し、ホスト・プロセッサ１からの選択信号
１５がアクティブとなることによって沓起動されること
になる。
なお、本発明は前述の実施例に制限されることなく他の
適切な構成によっｒも実現できることは首うまでもない
。
適切な構成によっｒも実現できることは首うまでもない
。
以上詳細に説明したとおり、本発明によると、前述した
構成をとることにより、選択信号がアクティブとなるこ
とにより再起動するという適切な良いスレーブ・プロセ
ッサの起動方法を得ることができ、−その効果は大であ
る。
構成をとることにより、選択信号がアクティブとなるこ
とにより再起動するという適切な良いスレーブ・プロセ
ッサの起動方法を得ることができ、−その効果は大であ
る。
第１図は本発明を用いた一実施例のシステムの構成を示
すブロック図、第２図は第１図の中の制御回路の一実施
例を示す回路図である。 図におい°τ、１・・・・・・ホストΦプロセッサ、２
・・・・・・スレーブ・プロセッサ、１１・・・・−ｆ
ｉｌ制御ハス、１２６８１１１．アドレス・バス、１３
・・団・データ・バス、１４・・・・・・クロック信号
、１５・・・・・・選択信号、１６・・・・・・書き込
み信号、１７・・・・・・読み出し信号、２１・・・・
・・制御回路、３２．３３・・・パ°２人力ＮＯＲ，回
路、３４・・・・・・２人力ＡＮＤ回路、４１・・・・
・・停止命令を実行するとアクティブとなる信号、４２
・・・・・・スレーブ・プロセッサの内部クロック信号
。 区凶 鮫歎
すブロック図、第２図は第１図の中の制御回路の一実施
例を示す回路図である。 図におい°τ、１・・・・・・ホストΦプロセッサ、２
・・・・・・スレーブ・プロセッサ、１１・・・・−ｆ
ｉｌ制御ハス、１２６８１１１．アドレス・バス、１３
・・団・データ・バス、１４・・・・・・クロック信号
、１５・・・・・・選択信号、１６・・・・・・書き込
み信号、１７・・・・・・読み出し信号、２１・・・・
・・制御回路、３２．３３・・・パ°２人力ＮＯＲ，回
路、３４・・・・・・２人力ＡＮＤ回路、４１・・・・
・・停止命令を実行するとアクティブとなる信号、４２
・・・・・・スレーブ・プロセッサの内部クロック信号
。 区凶 鮫歎
Claims (1)
- ホスト・プロセッサの指令によって処理を進めるスレー
ブ・プロセッサにおいて、該スレーブ・プロセッサを選
択する選択信号と、前記スレーブ・プロセッサが実行す
る命令セットの中に動作を停止させる動作停止命令を備
え、前記スレーブ・プロセッサは前記動作停止命令を実
行することにより前記スレーブ・プロセッサの動作が停
止し、前記選択信号がアクティブとなることによって動
作が再開することをｌＶｆ徴とするスレーブ・プロセッ
サの起動方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2306883A JPS59148970A (ja) | 1983-02-15 | 1983-02-15 | スレ−ブ・プロセツサの起動方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2306883A JPS59148970A (ja) | 1983-02-15 | 1983-02-15 | スレ−ブ・プロセツサの起動方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS59148970A true JPS59148970A (ja) | 1984-08-25 |
Family
ID=12100084
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2306883A Pending JPS59148970A (ja) | 1983-02-15 | 1983-02-15 | スレ−ブ・プロセツサの起動方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59148970A (ja) |
-
1983
- 1983-02-15 JP JP2306883A patent/JPS59148970A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0113573B2 (ja) | ||
| US6981163B2 (en) | Method and apparatus for power mode transition in a multi-thread processor | |
| JPS6349814B2 (ja) | ||
| JPS59135569A (ja) | マルチプロセツサの制御方式 | |
| JPH0157378B2 (ja) | ||
| JPH10133714A (ja) | 集積回路装置 | |
| CN113253824B (zh) | 一种基于risc-v内核的mcu系统、供电方法以及终端设备 | |
| JPS59148970A (ja) | スレ−ブ・プロセツサの起動方法 | |
| JP2667411B2 (ja) | パーソナルコンピュータ | |
| JPH0883133A (ja) | コンピュータシステム及びそのクロック制御方法 | |
| JP2729012B2 (ja) | マイクロプロセッサの低消費電力化回路 | |
| JPH10333790A (ja) | パワーセーブ機能を備えた情報処理装置及び当該情報処理装置のパワーセーブ解除方法 | |
| JP3082103B2 (ja) | プロセッサ | |
| JPS59231666A (ja) | マイクロプロセツサ周辺素子 | |
| JPH0756774A (ja) | ウォッチドッグタイマ | |
| KR930002300B1 (ko) | 컴퓨터의 스탠바이 기능 구현방법 | |
| JPH035948Y2 (ja) | ||
| JPH0588775A (ja) | クロツク切替え方式 | |
| JPS59231667A (ja) | マイクロプロセツサ周辺素子 | |
| JPH06119257A (ja) | 内部状態退避構造を内蔵した大規模集積回路 | |
| JPH04215112A (ja) | マイクロコンピュータ | |
| JPH0519889A (ja) | スタンバイ装置 | |
| JPH07191954A (ja) | マイクロコンピュータシステム | |
| JPH0654504B2 (ja) | スタンドバイモ−ド回路 | |
| JPS60225921A (ja) | 自動電源投入方式 |