JPS59147522A - 選局装置 - Google Patents
選局装置Info
- Publication number
- JPS59147522A JPS59147522A JP2072783A JP2072783A JPS59147522A JP S59147522 A JPS59147522 A JP S59147522A JP 2072783 A JP2072783 A JP 2072783A JP 2072783 A JP2072783 A JP 2072783A JP S59147522 A JPS59147522 A JP S59147522A
- Authority
- JP
- Japan
- Prior art keywords
- channel
- address
- signal
- memory
- microcomputer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03J—TUNING RESONANT CIRCUITS; SELECTING RESONANT CIRCUITS
- H03J5/00—Discontinuous tuning; Selecting predetermined frequencies; Selecting frequency bands with or without continuous tuning in one or more of the bands, e.g. push-button tuning, turret tuner
- H03J5/02—Discontinuous tuning; Selecting predetermined frequencies; Selecting frequency bands with or without continuous tuning in one or more of the bands, e.g. push-button tuning, turret tuner with variable tuning element having a number of predetermined settings and adjustable to a desired one of these settings
- H03J5/0245—Discontinuous tuning using an electrical variable impedance element, e.g. a voltage variable reactive diode, in which no corresponding analogue value either exists or is preset, i.e. the tuning information is only available in a digital form
- H03J5/0254—Discontinuous tuning using an electrical variable impedance element, e.g. a voltage variable reactive diode, in which no corresponding analogue value either exists or is preset, i.e. the tuning information is only available in a digital form the digital values being transfered to a D/A converter
- H03J5/0263—Discontinuous tuning using an electrical variable impedance element, e.g. a voltage variable reactive diode, in which no corresponding analogue value either exists or is preset, i.e. the tuning information is only available in a digital form the digital values being transfered to a D/A converter the digital values being held in an auxiliary non erasable memory
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Channel Selection Circuits, Automatic Tuning Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、テレビ受像機に用いられる選局装置に関する
。
。
従来例の構成とその問題点
最近、マイクロコンピュータやディジタルメモリーを使
用した選局装置が開発されてきている。
用した選局装置が開発されてきている。
しかし、かかる従来の選局装置は、いずれも現在選局中
のチャンネルしか選局できず、見たい番組が２つ重なっ
た場合に交互に選局したい場合などにはその都度２つの
チャンネルの選局スイッチを操作しなければならず、不
便であった。
のチャンネルしか選局できず、見たい番組が２つ重なっ
た場合に交互に選局したい場合などにはその都度２つの
チャンネルの選局スイッチを操作しなければならず、不
便であった。
発明の目的
本発明は、かかる不便を解消して、２つのチャンネルを
簡単に交互に選局することのできる選局装置を提供する
ことを目的とする。
簡単に交互に選局することのできる選局装置を提供する
ことを目的とする。
発明の構成
本発明においては８選局チャンネルを記憶しておくチャ
ンネルメモリーに２つの番地を設けて現在選局中のチャ
ンネルと前回選局されていたチャンネルを記憶させ、制
御信号が加えられる都度２つの番地のチャンネル信号を
交互に入れ換えるようにしている。
ンネルメモリーに２つの番地を設けて現在選局中のチャ
ンネルと前回選局されていたチャンネルを記憶させ、制
御信号が加えられる都度２つの番地のチャンネル信号を
交互に入れ換えるようにしている。
実施例の説明
以下本発明の実施例について図面を参照して説明する。
第１図に示すように、手で押すことができる複数個のス
イッチ１〜１６が設けられ、スイッチ１〜４の一端は結
合され結合点は抵抗１７を介して接地され、また抵抗２
１の一端に接続されているっスイッチ６〜８の一端は結
合され結合点は抵抗１８を介して接地きれ、また抵抗２
２の一端に接続されている。スイッチ９〜１２の一端は
結合され。
イッチ１〜１６が設けられ、スイッチ１〜４の一端は結
合され結合点は抵抗１７を介して接地され、また抵抗２
１の一端に接続されているっスイッチ６〜８の一端は結
合され結合点は抵抗１８を介して接地きれ、また抵抗２
２の一端に接続されている。スイッチ９〜１２の一端は
結合され。
結合点は抵抗１９を介して接地され、！ｆ、た抵抗２３
の一端に接続されている。スイッチ１３〜１６の一端は
結合され結合点は抵抗２０を介して接地され、抵抗２４
の一端に接続されている。スイッチ１．５，９，１３の
他端は結合され、結合点はダイオード２６を介して抵抗
２９、ダイオード３３の一端に接続されている。スイッ
チ２ 、６ 、１０゜１４の他端も結合され、結合点は
ダイオード２６を介して抵抗３０．ダイオード３４の一
端に接続されている。スイッチ３，７，１１．１５の他
端は結合され、結合点はダイオード２７を介して抵抗３
１およびダイオード３５の一端に接続きれている。スイ
ッチ４，８，１２．１６の他端も結合され、結合点はダ
イオード２８を介して抵抗３２およびダイオード３６の
一端に接続されでいる。
の一端に接続されている。スイッチ１３〜１６の一端は
結合され結合点は抵抗２０を介して接地され、抵抗２４
の一端に接続されている。スイッチ１．５，９，１３の
他端は結合され、結合点はダイオード２６を介して抵抗
２９、ダイオード３３の一端に接続されている。スイッ
チ２ 、６ 、１０゜１４の他端も結合され、結合点は
ダイオード２６を介して抵抗３０．ダイオード３４の一
端に接続されている。スイッチ３，７，１１．１５の他
端は結合され、結合点はダイオード２７を介して抵抗３
１およびダイオード３５の一端に接続きれている。スイ
ッチ４，８，１２．１６の他端も結合され、結合点はダ
イオード２８を介して抵抗３２およびダイオード３６の
一端に接続されでいる。
このようにしてギーマトリックス３７が構成されている
。−に記夕゛イオ−）”３３．３４．３５．３６の他端
であるカソードは結合されスイッチ３８を介して接地さ
れている。−に記抵抗２９〜３２の他４ｉｄマイクロコ
ンピュータ３９の出力端子ａに接続されている。抵抗２
１〜２４の他端はマイクロコンピュータ３９の入力端子
すに接続されている。
。−に記夕゛イオ−）”３３．３４．３５．３６の他端
であるカソードは結合されスイッチ３８を介して接地さ
れている。−に記抵抗２９〜３２の他４ｉｄマイクロコ
ンピュータ３９の出力端子ａに接続されている。抵抗２
１〜２４の他端はマイクロコンピュータ３９の入力端子
すに接続されている。
」二記キーマトリックス３７のスイッチ１〜１２はチャ
ンネル選局用、スイッチ１３はチ、−すへの同調電圧ア
ップ用、スイッチ１４は同調電圧ダウン用、スイッチ１
６はオートザーチ開始用、スイッチ１６はＡＮＣオン用
のものである。マイクロコンピュータ３９の出力端子ａ
からは第２図に示すスキャニング信号が発生し、抵抗２
９，３０゜３１．３２に加えられる。第２図の改が′抵
抗２１へ、ｂが抵抗３０へ、Ｃが抵抗３１へ、ｄが抵抗
３２へ加えられる。
ンネル選局用、スイッチ１３はチ、−すへの同調電圧ア
ップ用、スイッチ１４は同調電圧ダウン用、スイッチ１
６はオートザーチ開始用、スイッチ１６はＡＮＣオン用
のものである。マイクロコンピュータ３９の出力端子ａ
からは第２図に示すスキャニング信号が発生し、抵抗２
９，３０゜３１．３２に加えられる。第２図の改が′抵
抗２１へ、ｂが抵抗３０へ、Ｃが抵抗３１へ、ｄが抵抗
３２へ加えられる。
マイクロコンピュータ３９の出力端子ａはＣＭＯＳメモ
リ４０の入力端子、ＤＡ変侠およびバンドラッチ回路４
１の入力端子ｅおよびデコーダドライバー４２の入力端
子ｆに接続されている。
リ４０の入力端子、ＤＡ変侠およびバンドラッチ回路４
１の入力端子ｅおよびデコーダドライバー４２の入力端
子ｆに接続されている。
」二記ＣＭＯＳメモリ４０の出力端子はマイクロコンピ
ュータ３９０入力端子すに接続されている。
ュータ３９０入力端子すに接続されている。
ＣＭＯＳメモリ４０には直流電源端子十Ｂより直流電圧
が加えられ、この端子十Ｂに電圧がない場合には電池４
３から電圧が供給される。また、ＣＭＯＳメモリ４０は
マイクロコンピュータ３９よりラインｑを経由して書き
込み指令信号が、ラインｈを経由して読み出し指命信号
が加えられる。
が加えられ、この端子十Ｂに電圧がない場合には電池４
３から電圧が供給される。また、ＣＭＯＳメモリ４０は
マイクロコンピュータ３９よりラインｑを経由して書き
込み指令信号が、ラインｈを経由して読み出し指命信号
が加えられる。
このｇ、ｈに指令信号がない場合にＣＭＯＳメモＩＪ４
０が動作しないようにマイクロコンピュータ３９よりロ
ーレベルの信号を抵抗４４を介してＣＭＯＳメモリ４０
に加え、入力端子Ｃにノイズが入っても誤動作しないよ
うに構成されている。
０が動作しないようにマイクロコンピュータ３９よりロ
ーレベルの信号を抵抗４４を介してＣＭＯＳメモリ４０
に加え、入力端子Ｃにノイズが入っても誤動作しないよ
うに構成されている。
ＤＡ変換およびバンドラッチ回路４１は出力端子ｉより
同調制御電圧となるアナログ信号が出、これはローパス
フィルタ４６で直流電圧とされてチューナ４６の同調素
子である可変容量ダイオードに加えられる。また、出力
端子ｊよりバンド切替信号が出て、バンドスイッチ４７
を介してチューナ４６に加えられる。バンド切換は周知
のようにＵＨＦとＶｆ（Ｆの切換、ＶＨＦのローバンド
とハイバンドとの切換が行なわれる。出力端子によりＡ
ＦＣオンオフ信号が出、これはＡＦＣスイッチ４８に加
えられる。ＤＡ変換およびバンドラッチ回路４１には発
振器４９よりクロック借上が加えられる。
同調制御電圧となるアナログ信号が出、これはローパス
フィルタ４６で直流電圧とされてチューナ４６の同調素
子である可変容量ダイオードに加えられる。また、出力
端子ｊよりバンド切替信号が出て、バンドスイッチ４７
を介してチューナ４６に加えられる。バンド切換は周知
のようにＵＨＦとＶｆ（Ｆの切換、ＶＨＦのローバンド
とハイバンドとの切換が行なわれる。出力端子によりＡ
ＦＣオンオフ信号が出、これはＡＦＣスイッチ４８に加
えられる。ＤＡ変換およびバンドラッチ回路４１には発
振器４９よりクロック借上が加えられる。
デコーダドライバ４２の出力は表示素子５ｏに加えられ
る。発振器４９の出力は可変分周器５１で分周すれ、マ
イクロコンピュータ３９のクロック信号として加えられ
る。回路４１から点滅用発振器６２に信号が加えられ、
この信号がハイレベルであると点滅用発振器６２は発揚
を開始し、その出力でデコーダドライバー４２ケ制御し
て表示素子６０の表示を点滅させる。
る。発振器４９の出力は可変分周器５１で分周すれ、マ
イクロコンピュータ３９のクロック信号として加えられ
る。回路４１から点滅用発振器６２に信号が加えられ、
この信号がハイレベルであると点滅用発振器６２は発揚
を開始し、その出力でデコーダドライバー４２ケ制御し
て表示素子６０の表示を点滅させる。
６３は電源クリア回路であり、マイクロコンピュータ３
９に電源電圧が加えられて一定時間後正常動作になるま
でマイクロコンピュータが動作をしないように信号を加
えておくものである。この信号はＣＭＯＳメモリ４０に
ダイオード５４を介して、丑だダイオード６６を介して
デコーダドライバー４２に加えられている。
９に電源電圧が加えられて一定時間後正常動作になるま
でマイクロコンピュータが動作をしないように信号を加
えておくものである。この信号はＣＭＯＳメモリ４０に
ダイオード５４を介して、丑だダイオード６６を介して
デコーダドライバー４２に加えられている。
６６はレベルコンパレータであり、端子５７に加えられ
るＡＦＣＦ２Ｏ３字カーブ電圧が加えられる。寸だ端子
５８に加えられた水平同期信号と端子５９に加えられた
垂直同期信号とをＡＮＤゲート６０に加え、このゲート
６０の出力をダイオード６１．コンデンサ６２．抵抗６
３で検波積分し、その出力をレベルコンパレータ５６に
加えている。」二記端子６７の８字カーブ電圧はＡＦＣ
スイッチ４８にも加えられる。
るＡＦＣＦ２Ｏ３字カーブ電圧が加えられる。寸だ端子
５８に加えられた水平同期信号と端子５９に加えられた
垂直同期信号とをＡＮＤゲート６０に加え、このゲート
６０の出力をダイオード６１．コンデンサ６２．抵抗６
３で検波積分し、その出力をレベルコンパレータ５６に
加えている。」二記端子６７の８字カーブ電圧はＡＦＣ
スイッチ４８にも加えられる。
マイクロコンピュータ３９内には選局すべきチャンネル
を記憶するためのチャンネルメモリ３９ｃが設けられ、
ここには選局中のチャンネルを記憶する第１の番地Ｃ１
と、前回選局されていたチャンネルを記憶する第２の番
地Ｃ２とを有している。
を記憶するためのチャンネルメモリ３９ｃが設けられ、
ここには選局中のチャンネルを記憶する第１の番地Ｃ１
と、前回選局されていたチャンネルを記憶する第２の番
地Ｃ２とを有している。
次に、この装置の動作を説明する。ＣＭＯＳメモリ４０
には１６ビツトで情報がメモリされる。
には１６ビツトで情報がメモリされる。
１２ビツトはチコーニング電圧ｆｆ報、２ビットはバン
ド情報、１ビツトはＡＦＣオンかオフかの情報、残の１
ビツトは空いている。今、ＣＭＯＳメモリ４０にすべて
の情報がメモリされているものとし、スイッチ１を押し
てチャンネル１を選局する場合について説明する。この
とき、スイッチ３Ｂはオフしているものとする。なおこ
のスイッチ３８がオンしていると、マイクロコンピュー
タ３９の出力端子ｄから出だスキャニング倍旧はアース
に落チ、キーマトリックス３７にはキースキャニング信
号は入らない。スイッチ３８がオフしているとき、スイ
ッチ１を押すと、マイクロコンピュータ３９の端子すに
パルスが加えられる。マイクロコンピュータ３９では時
刻ｔ にパルスが来るかどうかを検知しており、このパ
ルスが検知されると、１チヤンネルのアドレス情報を端
子ａより出力するように動作する。このアドレス情報は
ＣＭＯＳメモリ４０の入力端子Ｃに加えられるとともに
デコーダドライバ４２０入力端子ｆにも加えられる。
ド情報、１ビツトはＡＦＣオンかオフかの情報、残の１
ビツトは空いている。今、ＣＭＯＳメモリ４０にすべて
の情報がメモリされているものとし、スイッチ１を押し
てチャンネル１を選局する場合について説明する。この
とき、スイッチ３Ｂはオフしているものとする。なおこ
のスイッチ３８がオンしていると、マイクロコンピュー
タ３９の出力端子ｄから出だスキャニング倍旧はアース
に落チ、キーマトリックス３７にはキースキャニング信
号は入らない。スイッチ３８がオフしているとき、スイ
ッチ１を押すと、マイクロコンピュータ３９の端子すに
パルスが加えられる。マイクロコンピュータ３９では時
刻ｔ にパルスが来るかどうかを検知しており、このパ
ルスが検知されると、１チヤンネルのアドレス情報を端
子ａより出力するように動作する。このアドレス情報は
ＣＭＯＳメモリ４０の入力端子Ｃに加えられるとともに
デコーダドライバ４２０入力端子ｆにも加えられる。
このアドレス情報はマイクロコンピュータ３９中のチャ
ンネルメモＩＪ ３９ ｃの第１の番地ｃ１に書き込ま
れる。ｆにも加えられる。これと同時にマイクロコンピ
ュータ３９よりラインｑにより書き込み指令信号がＣＭ
ＯＳメモＩＪ−４０に、壕だラインｌを通ってラッチ入
力信号がデコーダドライバ４２に加えられるので、ＣＭ
ＯＳメモリー４０の１チヤンネルのアドレスが指定され
、かつ表示素子６ｏに１チヤンネルの信号が与えられ１
と云う表示が外される。次に出力端子ｄより１チヤンネ
ルの情報が出力される。なお、上記アドレス情報は回路
４１の端子ｅにも加えられているが、この回路４１には
このときラッチ信号が加えられないので、このアドレス
情報を回路４１にとり込んでしまうことはないようにな
っている。この回路は信号供給ラインが共用されている
が、マイクロコンピュータ３９よりのラッチ信号によっ
てその信号をとるかどうかが制御されている。
ンネルメモＩＪ ３９ ｃの第１の番地ｃ１に書き込ま
れる。ｆにも加えられる。これと同時にマイクロコンピ
ュータ３９よりラインｑにより書き込み指令信号がＣＭ
ＯＳメモＩＪ−４０に、壕だラインｌを通ってラッチ入
力信号がデコーダドライバ４２に加えられるので、ＣＭ
ＯＳメモリー４０の１チヤンネルのアドレスが指定され
、かつ表示素子６ｏに１チヤンネルの信号が与えられ１
と云う表示が外される。次に出力端子ｄより１チヤンネ
ルの情報が出力される。なお、上記アドレス情報は回路
４１の端子ｅにも加えられているが、この回路４１には
このときラッチ信号が加えられないので、このアドレス
情報を回路４１にとり込んでしまうことはないようにな
っている。この回路は信号供給ラインが共用されている
が、マイクロコンピュータ３９よりのラッチ信号によっ
てその信号をとるかどうかが制御されている。
１チヤンネル情報はマイクロコンピュータ３９の端子す
、 ａを経てＤＡ変換およびバンドラッチ回路４１の
θ端子に加えられる。このとき、マイクロコンピュータ
３９より経路ｍを経てラッチ化１０、 、 号が入り、ｅ端子に入った１チヤンネル情報はラッチさ
れる。この１チヤンネル情報は回路４１のＤＡ変換部で
ＤＡ変換され、端子ｉより出力され、ローパスフィルタ
４６を通してチューナ４６の可変容量ダイオードに加え
られる。同時に１端子よりバンド情報が出、バンドスイ
ッチ４７でＶＨＦの低バンドを選択する信号が出る。ま
た、端子によりＡＦＣ信号が出、ＡＦＣスイッチ４８が
制御され、端子６７よりの８字カーブのＡＮＣ電圧がチ
ューナ４６に加えられる。これによってチャンネル１の
選局が完了する。
、 ａを経てＤＡ変換およびバンドラッチ回路４１の
θ端子に加えられる。このとき、マイクロコンピュータ
３９より経路ｍを経てラッチ化１０、 、 号が入り、ｅ端子に入った１チヤンネル情報はラッチさ
れる。この１チヤンネル情報は回路４１のＤＡ変換部で
ＤＡ変換され、端子ｉより出力され、ローパスフィルタ
４６を通してチューナ４６の可変容量ダイオードに加え
られる。同時に１端子よりバンド情報が出、バンドスイ
ッチ４７でＶＨＦの低バンドを選択する信号が出る。ま
た、端子によりＡＦＣ信号が出、ＡＦＣスイッチ４８が
制御され、端子６７よりの８字カーブのＡＮＣ電圧がチ
ューナ４６に加えられる。これによってチャンネル１の
選局が完了する。
次にオートサーチによるＣＭＯＳメモリ４０への情報の
メモリ動作について説明する。キーマトリクス３７のス
イッチ１５を押すと、抵抗２４を通ってマイクロコンピ
ュータ３９のｂ端子に第２図ｄの信号が入り、この信号
にもとすいて同調電圧がｏ１バンドはＶＨＦの低バンド
、ＡＦＣはオフの情報を与えるようにＤＡ変換およびバ
ンドランチ回路４１に信号が加えられる。このとき、回
路４１より信号が出て点滅用発撮器５２が動作を開始す
る。次に最低チャ／ネルたとえば０チヤンネルのアドレ
ス情報がマイクロコンピュータ３９からデコーダドライ
バー４２に送られ、デコーダドライバー４２の出力によ
って表示素子６０は０チヤンネル表示となるが、点滅用
発振器６２の動作により０チヤンネル表示が点滅するこ
とに々る。
メモリ動作について説明する。キーマトリクス３７のス
イッチ１５を押すと、抵抗２４を通ってマイクロコンピ
ュータ３９のｂ端子に第２図ｄの信号が入り、この信号
にもとすいて同調電圧がｏ１バンドはＶＨＦの低バンド
、ＡＦＣはオフの情報を与えるようにＤＡ変換およびバ
ンドランチ回路４１に信号が加えられる。このとき、回
路４１より信号が出て点滅用発撮器５２が動作を開始す
る。次に最低チャ／ネルたとえば０チヤンネルのアドレ
ス情報がマイクロコンピュータ３９からデコーダドライ
バー４２に送られ、デコーダドライバー４２の出力によ
って表示素子６０は０チヤンネル表示となるが、点滅用
発振器６２の動作により０チヤンネル表示が点滅するこ
とに々る。
この点滅によってオートザーチ動作が行なわれているこ
とを表示することができる。
とを表示することができる。
次ニ、マイクロコンピュータ３９でチューニング情報を
１ビツト増加させる指令が出され、ＤＡ変換およびバン
ドランチ回路４１に送られる。レベルコンパレータ５６
でＡＦＣの８字カーブ電圧と、水平同期信号・フライバ
ンクパルスの位相検波出力とが比較され、テレビ信号が
あることが検知すれると、レベルコンパレータ６６より
マイクロコンピュータ３９にその旨を示す信号がマイク
ロコンピュータ３９に伝達され、マイクロコンピュータ
４０はＣＭＯＳメモリ４ｏにそのときマイクロコンピュ
ータ４０で作られた同調電圧、バンド情報を記憶させる
。このときＡＦＣ情報は無条件にオンと記憶される。こ
こでデコーダドライバー４２に表示用アドレス情報が送
られ、表示素子は愛情されたチャンネル１で点滅するこ
とになる。
１ビツト増加させる指令が出され、ＤＡ変換およびバン
ドランチ回路４１に送られる。レベルコンパレータ５６
でＡＦＣの８字カーブ電圧と、水平同期信号・フライバ
ンクパルスの位相検波出力とが比較され、テレビ信号が
あることが検知すれると、レベルコンパレータ６６より
マイクロコンピュータ３９にその旨を示す信号がマイク
ロコンピュータ３９に伝達され、マイクロコンピュータ
４０はＣＭＯＳメモリ４ｏにそのときマイクロコンピュ
ータ４０で作られた同調電圧、バンド情報を記憶させる
。このときＡＦＣ情報は無条件にオンと記憶される。こ
こでデコーダドライバー４２に表示用アドレス情報が送
られ、表示素子は愛情されたチャンネル１で点滅するこ
とになる。
次にチューニング情報をまだ１増加するようにマイクロ
コンピュータ３９から信号が送られ、上述と同じ動作が
ＣＭＯＳメモＩＪ ４０に情報が記憶される。所定のチ
ャンネル数のメモリが完了すると、回路４１の信号を変
化させて点滅用発振器５２の動作を停止させ、表示素子
の点滅動作を停止さぜ、オートザーチが完了したことを
示す。
コンピュータ３９から信号が送られ、上述と同じ動作が
ＣＭＯＳメモＩＪ ４０に情報が記憶される。所定のチ
ャンネル数のメモリが完了すると、回路４１の信号を変
化させて点滅用発振器５２の動作を停止させ、表示素子
の点滅動作を停止さぜ、オートザーチが完了したことを
示す。
この動作の途中でレベルコンパレータ５６でテレビジョ
ン信号が検出され々かった場合には、マイクロコンピュ
ータ３９は再Ｏ・チューニング情報を１ビツト増加さぜ
るように指令をりえる。まだ、上記動作の途中で、マイ
クロコンピュータ３９は同調電圧情報が最大かどうかを
検知しており、最大の場合には同調電圧情報をＯにする
と同時にバンド情報を切替えるように指令する。このよ
うにしてザーチの途中でバンド切替も行なわれる。以上
のようにして、自動的に受信可能な局の情報を３ ０Ｍ０Ｓメモリー４０に書き込ませることができる。
ン信号が検出され々かった場合には、マイクロコンピュ
ータ３９は再Ｏ・チューニング情報を１ビツト増加さぜ
るように指令をりえる。まだ、上記動作の途中で、マイ
クロコンピュータ３９は同調電圧情報が最大かどうかを
検知しており、最大の場合には同調電圧情報をＯにする
と同時にバンド情報を切替えるように指令する。このよ
うにしてザーチの途中でバンド切替も行なわれる。以上
のようにして、自動的に受信可能な局の情報を３ ０Ｍ０Ｓメモリー４０に書き込ませることができる。
次に、」二記のように１チヤンネルを選局しているとき
に、別の、たとえば２チヤンネルを選局するようにキー
マトリクス３７のスイッチ２が操作されたとする。する
と、この２チヤンネルのアドレス情報もマイクロコンピ
ュータ３９で判別され、ＣＭＯＳメモリ４０に加えられ
て２チヤンネルの選局情報が読み出され、その２チヤン
ネルが選局される。それと同時に、そのキーマトリクス
３７の操作がマイクロコンピュータ３９で検出されると
、チャンネルメモリ３９ｃの番地Ｃ１に記憶されていた
１チヤンネルの信号が第２の番地ｃ２に転送されて記憶
され、番地Ｃ１には新たな２チヤンネルの信号が記憶さ
れる。
に、別の、たとえば２チヤンネルを選局するようにキー
マトリクス３７のスイッチ２が操作されたとする。する
と、この２チヤンネルのアドレス情報もマイクロコンピ
ュータ３９で判別され、ＣＭＯＳメモリ４０に加えられ
て２チヤンネルの選局情報が読み出され、その２チヤン
ネルが選局される。それと同時に、そのキーマトリクス
３７の操作がマイクロコンピュータ３９で検出されると
、チャンネルメモリ３９ｃの番地Ｃ１に記憶されていた
１チヤンネルの信号が第２の番地ｃ２に転送されて記憶
され、番地Ｃ１には新たな２チヤンネルの信号が記憶さ
れる。
さらに、この状態で視聴者が２チヤンネルの他にその前
の１チヤンネルをも短時間見て再び２チヤンネルに戻す
ようにしたい場合には、キーマトリクス３７の交互選局
スイッチ１６が操作される。
の１チヤンネルをも短時間見て再び２チヤンネルに戻す
ようにしたい場合には、キーマトリクス３７の交互選局
スイッチ１６が操作される。
スイッチ１６が操作されると、マイクロコンビュ１４ノ
ニ ータ３９で検出され−、その検出出力により、チャンネ
ルメモＩＪ ３９ ｃにおける番地Ｃ１の信号と番地Ｃ
２の信号とが相互に入れ換えられる。これにより、前回
選局されていて番地Ｃ２に記憶されていた信号が番地Ｃ
１に移され、以後、１チヤンネルの選局状態になる。再
度もとの２チヤンネルに戻したい場合には、交互選局ス
イッチ１６をもう１度操作することに」；す、チャンネ
ルメモリ３９Ｃの番地Ｃ２と番地ｃ２との信号を再度入
れ換えて、２チヤンネルの選局状態に戻すことができる
。
ニ ータ３９で検出され−、その検出出力により、チャンネ
ルメモＩＪ ３９ ｃにおける番地Ｃ１の信号と番地Ｃ
２の信号とが相互に入れ換えられる。これにより、前回
選局されていて番地Ｃ２に記憶されていた信号が番地Ｃ
１に移され、以後、１チヤンネルの選局状態になる。再
度もとの２チヤンネルに戻したい場合には、交互選局ス
イッチ１６をもう１度操作することに」；す、チャンネ
ルメモリ３９Ｃの番地Ｃ２と番地ｃ２との信号を再度入
れ換えて、２チヤンネルの選局状態に戻すことができる
。
かくして、本装置によれば、現在選局中のチャンネルと
、その前に選局していたチャンネルとを、チャンネルメ
モリ３９Ｃの番地Ｃ１と番地Ｃ２の信号を入れ換えるこ
とによって交互に選局することができる。従って、その
都度１チヤンネルと２チヤンネルの信号を交互に変えて
操作しなくてもよく、１つの交互選局スイッチ１６のみ
を操作するだけでよいので操作性の良いものとすること
ができる。
、その前に選局していたチャンネルとを、チャンネルメ
モリ３９Ｃの番地Ｃ１と番地Ｃ２の信号を入れ換えるこ
とによって交互に選局することができる。従って、その
都度１チヤンネルと２チヤンネルの信号を交互に変えて
操作しなくてもよく、１つの交互選局スイッチ１６のみ
を操作するだけでよいので操作性の良いものとすること
ができる。
なお、キーマトリクス３７はテレビ受像機の本１６・
体ど別体にして設け、両者の間を赤外線等の遠隔操作用
の信号によって無線的に結合するようにすれば、リモー
トコントロールできるものとすることができる。
の信号によって無線的に結合するようにすれば、リモー
トコントロールできるものとすることができる。
発明の効果
このように、本発明によれば、チャンネルメモリの２つ
の番地に選局中のチャンネルと前回のチャンネルとを記
憶さぜ、１つの制御信号により両番地の信号を入れ換え
るようにしたことにより、２つのチャンネルを任意に交
互に選局することができ、操作性の良い選局装置が実現
される。
の番地に選局中のチャンネルと前回のチャンネルとを記
憶さぜ、１つの制御信号により両番地の信号を入れ換え
るようにしたことにより、２つのチャンネルを任意に交
互に選局することができ、操作性の良い選局装置が実現
される。
図は本発明の一実施例における選局装置の回路図である
。 １〜１６・・・・・・スイッチ、３了・・・・・・キー
マトリクス、３９・・・・・・マイクロコンピュータ、
４ｏ・・・・・・ＣＭＯＳメモリ、４１・・・・ＤＡ変
換およびバンドランチ回路、４６・・・・・・ローパス
フィルタ、４６・・・・・・チューナ。
。 １〜１６・・・・・・スイッチ、３了・・・・・・キー
マトリクス、３９・・・・・・マイクロコンピュータ、
４ｏ・・・・・・ＣＭＯＳメモリ、４１・・・・ＤＡ変
換およびバンドランチ回路、４６・・・・・・ローパス
フィルタ、４６・・・・・・チューナ。
Claims (1)
- 選局情報を記憶したメモリと、このメモリから読み出さ
れた選局情報に基づいて所定のチャンネルを選局する選
局回路と、上記選局回路で選局すべきチャンネルを示す
信号を記憶するチャンネルメモリとを備え、上記チャン
ネルメモリは選局中のチャンネルを記憶する第１の番地
と前回選局されていたチャンネルを記憶する第２の番地
とを有し、制御信号が加えられる都度前記第１．第２の
番地の信号を入れ換えるようにした選局装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2072783A JPS59147522A (ja) | 1983-02-10 | 1983-02-10 | 選局装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2072783A JPS59147522A (ja) | 1983-02-10 | 1983-02-10 | 選局装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS59147522A true JPS59147522A (ja) | 1984-08-23 |
Family
ID=12035208
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2072783A Pending JPS59147522A (ja) | 1983-02-10 | 1983-02-10 | 選局装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59147522A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0622231A (ja) * | 1990-09-24 | 1994-01-28 | Thomson Consumer Electron Inc | テレビジョン受像機 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5684021A (en) * | 1979-11-13 | 1981-07-09 | Rca Corp | Tuning circuit |
| JPS58213520A (ja) * | 1982-06-07 | 1983-12-12 | Sony Corp | テレビジヨン受像機の選局装置 |
-
1983
- 1983-02-10 JP JP2072783A patent/JPS59147522A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5684021A (en) * | 1979-11-13 | 1981-07-09 | Rca Corp | Tuning circuit |
| JPS58213520A (ja) * | 1982-06-07 | 1983-12-12 | Sony Corp | テレビジヨン受像機の選局装置 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0622231A (ja) * | 1990-09-24 | 1994-01-28 | Thomson Consumer Electron Inc | テレビジョン受像機 |
| JP2909787B2 (ja) * | 1990-09-24 | 1999-06-23 | トムソン コンシユーマ エレクトロニクス インコーポレイテツド | テレビジョン装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4355415A (en) | Tuning mode arrangement useful for restricting channel selection to certain channels | |
| US4495654A (en) | Remote controlled receiver with provisions for automatically programming a channel skip list | |
| US4228543A (en) | Programmable television receiver controllers | |
| US4310924A (en) | Channel programming apparatus for a signal receiver | |
| US4837627A (en) | Programmable operating-parameter control appatatus for a television receiver | |
| JPH0710091B2 (ja) | 電子機器 | |
| JPS6234287B2 (ja) | ||
| JP2002051232A (ja) | 受信装置、リモートコントロール装置、受信システム及び被制御装置 | |
| US4525866A (en) | Stack memory tuning | |
| US4403344A (en) | Receiver having program reserving function | |
| JPS59147522A (ja) | 選局装置 | |
| US4127821A (en) | Channel selecting apparatus with automatic rewriting of channel identifying codes in a memory | |
| US5754257A (en) | Automatic channel accord method | |
| JPH0754486B2 (ja) | メモリ保持システム | |
| KR100383129B1 (ko) | 영상기기의초기채널지정장치와방법 | |
| JP2962944B2 (ja) | 選局プリセット方法 | |
| JP2563553Y2 (ja) | リモートコントロール送信機 | |
| JPS60245307A (ja) | 選局装置 | |
| JP2511170B2 (ja) | リモ―トコントロ―ル装置 | |
| JPS6026324B2 (ja) | 受信機の選局装置におけるメモリへの選局デ−タ書き込み動作確認装置 | |
| JPH0328597Y2 (ja) | ||
| KR950010061B1 (ko) | Tvcr에서의 동시 녹화를 수행하기 위한 2aft전압 제어장치 | |
| JP2629187B2 (ja) | プリセット装置 | |
| JPH0328623Y2 (ja) | ||
| JPH0771280B2 (ja) | Ｃａｔｖにおける端末装置 |