JPS59144247A - デ−タ伝送制御方式 - Google Patents
デ−タ伝送制御方式Info
- Publication number
- JPS59144247A JPS59144247A JP58018355A JP1835583A JPS59144247A JP S59144247 A JPS59144247 A JP S59144247A JP 58018355 A JP58018355 A JP 58018355A JP 1835583 A JP1835583 A JP 1835583A JP S59144247 A JPS59144247 A JP S59144247A
- Authority
- JP
- Japan
- Prior art keywords
- data
- memory
- transmission control
- procedure
- state transition
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は、データ伝送制御方式において外部からの信号
により回路を変更することなり、ソの伝送制御手順の変
更を可能としたデータ伝送制御方式に関するものである
。
により回路を変更することなり、ソの伝送制御手順の変
更を可能としたデータ伝送制御方式に関するものである
。
従来伝送制御手順をMする装置に論理素子を組合せたワ
イヤードロジックにより作5y、jるか、又は読み出し
専用メモリ(以下ROMと言う)上に処理手順全書き込
み、マイクロスロセッ−y−ICJ: り処理すること
で伝送制御手順を実現してきた。したがって伝送制御手
順を変更するには、ワイヤードロジックの変更又llR
OMの変更が必要となる欠点があった。又、マイクロプ
ロセッサを使用した装置で、外部から伝送制御処理手順
全メモリ上に書き込む装置は、電源投入後毎回伝送制御
処理手順全メモリ上VC誓き込む必要があジ、亘ちVこ
装置が動作しないと言う欠点があった。
イヤードロジックにより作5y、jるか、又は読み出し
専用メモリ(以下ROMと言う)上に処理手順全書き込
み、マイクロスロセッ−y−ICJ: り処理すること
で伝送制御手順を実現してきた。したがって伝送制御手
順を変更するには、ワイヤードロジックの変更又llR
OMの変更が必要となる欠点があった。又、マイクロプ
ロセッサを使用した装置で、外部から伝送制御処理手順
全メモリ上に書き込む装置は、電源投入後毎回伝送制御
処理手順全メモリ上VC誓き込む必要があジ、亘ちVこ
装置が動作しないと言う欠点があった。
不発明に伝送制御手順に依存しないデータの送信処理と
受信処理とiR(JMに書さ込み、実際の伝送制御手順
に従った状態遷移の対応表のみ金外部からメモリ上に書
き込む事により、上記欠点を解決し、容易に伝送制御手
順’kW更できるデータ伝送制御方式を提供するもので
ある。
受信処理とiR(JMに書さ込み、実際の伝送制御手順
に従った状態遷移の対応表のみ金外部からメモリ上に書
き込む事により、上記欠点を解決し、容易に伝送制御手
順’kW更できるデータ伝送制御方式を提供するもので
ある。
すなわち1本発明は送信データを記憶する第1のメモリ
と受信データを記憶する第2のメモリと、送信動作及び
受信動作の状態遷移の対応を記憶する第3のメモリと送
信データを並直列変換し、受信データf、直並列変換す
るデータ変換回路と第3のメモリに記憶した状態遷移の
対応データに従って第1のメモリから送信データ全貌み
出しデータ変換回路へ送出し、又データ変換回路からの
受信データを第2のメモリニ記憶する処理手段とを具備
し、外部から第3のメモ’J [状態遷移の対応全書き
込む事により、伝送制御手順の設足を可能とした。
と受信データを記憶する第2のメモリと、送信動作及び
受信動作の状態遷移の対応を記憶する第3のメモリと送
信データを並直列変換し、受信データf、直並列変換す
るデータ変換回路と第3のメモリに記憶した状態遷移の
対応データに従って第1のメモリから送信データ全貌み
出しデータ変換回路へ送出し、又データ変換回路からの
受信データを第2のメモリニ記憶する処理手段とを具備
し、外部から第3のメモ’J [状態遷移の対応全書き
込む事により、伝送制御手順の設足を可能とした。
次に不発明の実施例について図を参照して説明する0
初めに伝送制御手順の状態遷移対応データ’kW込信号
3により制御メモリ6に書き込む。次に送信データを書
込信号lにより送信メモリ4へ臀き込むとデータ移送処
理手順7は制御メモリ6を読み出し伝送制御手順の状態
遷移に従い送信データを送信メモリ4からデータ変換回
路8へ送出する。 −データ変換回路8は送信デ
ータ全並直列変換しデータ回線9へ送出すると共にデー
タ回線9から受信データ全受信すると直並列変換を行っ
た後、データ移送処理手順7へ送出する。データ移送処
理手順は再び制御メモリ6から状態遷移対応データを読
み出し伝送制御手順の状態遷移に従い受信データを受信
メモリ5へ書き込む。データ移送処理手順は送信処理を
終了すると送信終了信号lOを出力し送信メモリ4が空
いた事を通知するρ又データ移送処理手順が受信処理を
終了すると受信完了信号11を出力し、受信データぼ読
出信号2r:より受信メモリ5から読み出すことが可能
となる。
3により制御メモリ6に書き込む。次に送信データを書
込信号lにより送信メモリ4へ臀き込むとデータ移送処
理手順7は制御メモリ6を読み出し伝送制御手順の状態
遷移に従い送信データを送信メモリ4からデータ変換回
路8へ送出する。 −データ変換回路8は送信デ
ータ全並直列変換しデータ回線9へ送出すると共にデー
タ回線9から受信データ全受信すると直並列変換を行っ
た後、データ移送処理手順7へ送出する。データ移送処
理手順は再び制御メモリ6から状態遷移対応データを読
み出し伝送制御手順の状態遷移に従い受信データを受信
メモリ5へ書き込む。データ移送処理手順は送信処理を
終了すると送信終了信号lOを出力し送信メモリ4が空
いた事を通知するρ又データ移送処理手順が受信処理を
終了すると受信完了信号11を出力し、受信データぼ読
出信号2r:より受信メモリ5から読み出すことが可能
となる。
以上説明した様に本発明に、外部から伝送制御手順の状
態遷移対応データのみを制御メモリに書き込む事により
回路を変更することなく容易に異なった伝送制御手順の
提供が可能となる。
態遷移対応データのみを制御メモリに書き込む事により
回路を変更することなく容易に異なった伝送制御手順の
提供が可能となる。
又1本号式のデータ伝送制御回路を複数設ける事により
、互いに違った伝送制御手順全1種類の回路で実現でき
保守操作性が向上する利点がめるC
、互いに違った伝送制御手順全1種類の回路で実現でき
保守操作性が向上する利点がめるC
図な不発明の一笑施例を示す構成ブロック図である。
図において、1および3・・・書込信号、2・・・読出
信号、4・・・送信メモリ、5・・・受信メモリ、6・
・・制御メモリ、7・・・データ移送処理手段、8・・
・データ変換回路、9・・・データ回線、10・・・送
信終了信号、11・・・受信完了信号である。
信号、4・・・送信メモリ、5・・・受信メモリ、6・
・・制御メモリ、7・・・データ移送処理手段、8・・
・データ変換回路、9・・・データ回線、10・・・送
信終了信号、11・・・受信完了信号である。
Claims (1)
- 送信データを記憶する第1のメモリと、受信データを記
憶する第2のメモリと、送信動作及び受信動作の状態遷
移の対応を記憶する第3のメモリと、送信データ全並直
列変換し受信データを直並列変換するデータ変換回路と
、前記第3のメモIJ K記憶した状態遷移の対応デー
タに従って前記第1のメモリから送信データを読み出し
て前記データ変換回路へ送出し、又前記データ変換回路
から受信データを読み取り前記第2のメモリに記憶させ
る処理手段とを具備し、外部から前記第3のメモリに状
態遷移の対応を曹さ込む事により伝送制御手順を設定す
ることを特徴とするデータ伝送制御方式。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP58018355A JPS59144247A (ja) | 1983-02-07 | 1983-02-07 | デ−タ伝送制御方式 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP58018355A JPS59144247A (ja) | 1983-02-07 | 1983-02-07 | デ−タ伝送制御方式 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS59144247A true JPS59144247A (ja) | 1984-08-18 |
Family
ID=11969375
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP58018355A Pending JPS59144247A (ja) | 1983-02-07 | 1983-02-07 | デ−タ伝送制御方式 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS59144247A (ja) |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5081704A (ja) * | 1973-11-24 | 1975-07-02 | ||
JPS5260010A (en) * | 1975-11-12 | 1977-05-18 | Hitachi Ltd | Communication control unit |
JPS5675750A (en) * | 1979-11-22 | 1981-06-23 | Hitachi Ltd | Communication controlling system |
-
1983
- 1983-02-07 JP JP58018355A patent/JPS59144247A/ja active Pending
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5081704A (ja) * | 1973-11-24 | 1975-07-02 | ||
JPS5260010A (en) * | 1975-11-12 | 1977-05-18 | Hitachi Ltd | Communication control unit |
JPS5675750A (en) * | 1979-11-22 | 1981-06-23 | Hitachi Ltd | Communication controlling system |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4766538A (en) | Microprocessor having variable data width | |
KR880011688A (ko) | 화상처리장치 | |
JPS59144247A (ja) | デ−タ伝送制御方式 | |
US5257117A (en) | Computer-facsimile system having separately a sending device and a receiving device | |
GB2228813A (en) | Data array conversion | |
KR19990026343A (ko) | 직병렬 데이터 전송을 위한 적응가능한 인터페이스 회로 | |
JPS5992653A (ja) | デ−タ伝送装置 | |
JPH10107855A (ja) | データ送信装置 | |
JPS59127462A (ja) | フアクシミリ装置 | |
JPS6312630Y2 (ja) | ||
JPS6282846A (ja) | 回線デ−タのトレ−ス方式 | |
KR100208280B1 (ko) | 선입선출 제어부를 갖는 데이터 전송 장치 | |
JPH07250102A (ja) | データ伝送回路 | |
KR910002621B1 (ko) | 집단전화 교환기에서 마그네틱 테이프로의 데이타리드/라이트용 인터페이스 회로 | |
JP2570883B2 (ja) | 時分割多重化信号回線試験方式 | |
JPH09326813A (ja) | 通信端末装置 | |
JP2708366B2 (ja) | データ処理システム及びその補助制御装置 | |
JPS58104551A (ja) | デ−タ伝送装置 | |
JPH081630B2 (ja) | データ送受信装置 | |
JPH1097303A (ja) | シーケンサのi/o切り替え装置 | |
JPH041544B2 (ja) | ||
JPS63253596A (ja) | シリアルリ−ドライト型prom書き込み装置 | |
JPH0531410U (ja) | 通信装置 | |
JPH0430775B2 (ja) | ||
JPS62175849A (ja) | 入出力制御装置 |