JPS59144165A - 分圧器 - Google Patents

分圧器

Info

Publication number
JPS59144165A
JPS59144165A JP59015994A JP1599484A JPS59144165A JP S59144165 A JPS59144165 A JP S59144165A JP 59015994 A JP59015994 A JP 59015994A JP 1599484 A JP1599484 A JP 1599484A JP S59144165 A JPS59144165 A JP S59144165A
Authority
JP
Japan
Prior art keywords
polysilicon
members
voltage divider
layer
capacitors
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP59015994A
Other languages
English (en)
Inventor
デユアン・オトー
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Corp
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of JPS59144165A publication Critical patent/JPS59144165A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H01L27/101—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including resistors or capacitors only
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/06—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider
    • H02M3/07—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider using capacitors charged and discharged alternately by semiconductor devices with control electrode, e.g. charge pumps

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の技術分野〕 本発明は、ＭＯ８集積回路用分圧器に関する。
〔従来技術〕
金属−酸化膜一半導体（ＭＯＳ）集積回路には、通常の
電源電位（たとえば５ボルト）よりも高い電位が必要な
ものがある。この高電位は、チャージポンプ回路を使用
して、オン−チップ上で発生される。特に、電力消費を
最少化しなければならない場合には、この高電位のオン
−チップを調整することは困難でおる。たとえばこうし
た高電位は、７０−ティングゲートを使用した電気的に
プログラム可能で電気的に消去可能なメモ！Ｊ（Ｅ）セ
ルをプログラムしかつ消去するのに必要とされる。この
ようなセルは、米国特許第４，２０３，１５８号に示さ
れている（これら高電圧用スイッチング回路は、本出願
人に譲渡され、１９８２年１月１４日出願された米国特
許願第３３９　、７９＋）号、発明の名称ｎＯＳ高電圧
スイッチング回路」に示はれている）。
しかし、Ｅ　セル、たとえば薄い酸化膜を使用したＥ　
セルにおける接合部分の損傷を仰えるには、この高電位
を調整しなければならない（たとえば２１ポルト）。
この高電位を調整するのに、ダイオード状の構成に接続
てれたエンハンスメントモードディバイスを使用したも
のがある。しかし、この回路は電力保持には優れている
が、温度安定性が悪い。また、高電位調整を行なう他の
回路としては、ＭＯＳディバイスをゲートアースとし、
拡散ブレークダウン電位を利用したものがあるが、この
回路もまた温度安定性が悪く、シかもプロセスによって
非常に影響を受ける。さらに、他の高電位調整回路には
フィードバックループを使用したものもある。
後述するように、本発明の分圧器は、こうしたフイード
パックループに組込まれ、Ｅ　メモリセルの高プログラ
ム電位を制御するのに使用される。
従来は、ＭＯ８回路を使用して分圧することが多かった
。大抵の場合、これら回路では、たとえば拡散領域から
形成されたトランジスタまたは抵抗を直列に接続したも
のを使用している。しかしこれら回路を、本発明が対象
とするような用途において有効に動作式せるに−は、多
大な電力が消費される他、これら従来回路は高電位（た
とえば２１ボルト）を扱うことはできなかった。
〔発明の概要〕
本発明は、シリコン基板上に形成したＭＯ８集積回路に
おいて使用する分圧器である。基板から絶縁された第１
及び第２ポリシリ゛コン部材を、ポリシリコンの第１層
から形成する。次に、ポリシリコンの第２層から形成さ
れた第３及び第４ポリシリコン部材を、第１及び第２部
材上に、かつこれから絶縁して形成する。第３ポリシリ
コン部材は、第１及び第２ポリシリコン部材の一部上に
位置し、第３部材と、第１及び第２部材間にキャノくシ
タンスを形成する。第４ポリシリコン部材は、第２ポリ
シリコン部材上に位置し、第２部材と第４部材間にキャ
パシタンスを形成する。第３ポリシリコン部材は、二酸
化シリコンにより完全に包囲され、電気的にフローティ
ングしている。このよ、うに、□一 本発明の分圧器は、はとんど電力を消費することなく正
確に分圧することができ、また、プロセス変動及び温度
変化に対してほとんど影響されない。
〔実施例〕
以下、添付の図面に基づいて、本発明の実施例について
説明する。
キャパシタンス分割を使用したＭＯ８集積回路の一部と
して形成てれた分圧器について説明する。
以下に述べる詳細な記載、たとえば層の厚は等は、本発
明の理解を助けるためのものであって、本発明はこれら
記載に限定されない。また、周知の回路及びプロセスに
ついては、本発明を不明瞭なものとしないため省略する
。
本発明の分圧器は、電圧調整回路のフィードバックルー
プにおいて使用しており、また本実施例では、分圧器は
、係数６で入力電圧を分圧しているが、本発明の分圧器
は他の用途にも使用することができ、また他の係数で分
圧してもよい。
第１図において、電圧発生及び調整回路は、ライン１０
に高電位（たとえば２１ボルト）を与える。本実施例で
は、この回路は５ボルトの電位から付勢される。前述し
たように、第１図の回路は、Ｅ　メモリセルの一部とし
て内蔵されており、Ｖ、、’１ｉｄＥ　　セルをプログ
ラムしかつ消去するのに使用でれる。
本実施例において、１０ＭＨｚの周波数で動作する自走
（ｆ　ｒｅｅ　ｒｕｎｎｉｎｇ　）発振器１２は、ドラ
イノ（回路１４に接続している。ドライバ１４からの高
周波出力の大きさは、ライン３５の調整電圧により制御
される。この出力は、普通のチャージポンプ回路１６を
駆動し、ライン１０とキャパシタ２０に高電圧を与える
。本実施例では、チャージポンプ回路１６は、それぞれ
比較的大きなキャパシタンスを有する８段を使用し、か
つ２つのチャージポンプ回路は逆位相のクロック信号に
より作動し、より滑らかな出力を供給している。高電位
出力は、分圧器２２により６で割り算てれる。この分圧
器が本発明に関するものである。分圧器２２の出カバ、
差動増幅器２３において、ライン２９からの基準電位と
比較される。この増幅器の出力は、ライン３５に調整電
圧を与え、この電圧によりＶｐｐは確実に一定電位に保
持はれる。
普通の回路を使用しているｖｒ８ｆ回路３０は、基準電
位（ライン２９）を発生する。回路３０の出力は、本実
姉例では約４５０μＳｅｅの時定数を有するＲＣ回路３
２に送られる。トランジスタ３３のゲ−１に制御信号が
与えられると、ライン２９の電位はｖｒ８ｆ電位（たと
えば３ボルト）までランプされ、これによりｖｐｐは２
１ボルトまでランプされる。このように電位がランプさ
れることによりＥ２セルのプログラム及び消去が良好に
行なわれる。
本実施例では、ライン２０における高電圧パルスの継続
期間は約１０ｍ５ｅｃであり、Ｅ　セルのプログラム及
び消去は理想的に行なわれる。なお、この継続期間は外
部からの制御信号によって決定される。
第１図の回路を先ず形成した後に　ＩＩ　トリミング°
′を行なう。トリミングの際、チャージポンプ１６はデ
ィスエーブルされ、■１．の電位はパッド１８とマルチ
プレクサ１７とを介してライン１０に接続している（メ
モリの通常動作′中は、パッド１８は書込みエネーブル
信号用に使用烙れる）。
トリミングに際して使用されるとの■ｐｐ信号は、目標
のＶｐｐ電位に正確に調整される。この電位は、分圧器
２２によｐ分圧器れ、増幅器２３内で基準電位と比較さ
れる。また、トリミング中、トランジスタ２４のゲート
２５に゛電位が与えられ、その結果、増幅器２３の出力
を、センス増幅器２６とバッファ２７を介してパッド２
８において検知することができる。Ｅ　トリミング回路
３１内の複ｉノＥ　　セル（または他のプログラム可能
セル）は、パッド２８における電位が零になるまで、基
準電位を調整するよう現在プログラムされている。
このトリミングは、回路内のプロセス変動や他の変動を
補償し、かつ通常の回路動作において、ライン１０の電
位が目標のＶｐｐ電位に等しくなるようにする。
第１図において、分圧器２２は、調整回路のフィードバ
ックルーズにおける束髪な役割を担っている。従って、
もし、この分圧器がライン１０の電位を一定に分圧しな
ければ、良好な調整は得られなりであろう。さらに、集
積回路においては、分圧器２２がライン１０からの電力
をほとんど消費しないことが重要な事柄である。もし、
分圧器がライン１０からの電力を消費すると、チャージ
ポンプ１６はさらに大きくなければならず、これに伴っ
て、さらに価格や基板面積が増加してしまう。このよう
に、分圧器２２は高いＶｐｐ電位を扱うことができなけ
ればならず、そうすればいくつかの一般に使用される回
路を省略することができる。
本発明の分圧器は、マスキング不整列及びプロセス変動
にもほとんど影響きれない独特の構成のキャパシタンス
分割を行なっている。第２図は、分圧器の等価回路を９
個のキャパシタ４０〜４８で示している。キャパシタ４
０．４１には入力電位が与えられ、これらキャパシタは
それぞれキャパシタ４２．４３と直列接続している。キ
ャパシタ４２．４３は、キャパシタ４４〜４Ｂに接続し
、これら−ｙヤパシタ４４〜４８は並列接続している。
各キャパシタ４０〜４８が同じキャパシタンスを有して
いるならば、入力電圧は、出力ラインで検出される時、
６で分圧される。後述するように、第２図の各キャパシ
タは、ポリシリコン層と中間の二酸化シリコン層とによ
り形成されている。入力ラインとこのラインに付随した
キャパシタプレート、及び、出力ラインとこのラインに
付随したキャパシタプレートとは、ポリシリコンの第１
　）５から形成されている。キャパシタ４０．４２間の
プレート、及び、キャパシタ４１．４３は、キャパシタ
４４〜４８のアースプレートと同様に、ポリシリコンの
第２層から形成てれている。
本実施例の分圧器は、普通の周知のＭＯ８処理技術を用
いてシリコン基板上に形成でれている。分圧器は、基板
６０に形成されたフィード酸化膜領域６１上に形成され
ており（第３図）、このフィールド酸化膜領域６１上に
はポリシリコン部材５０．５２が形成されている。入力
電位はポリシリコン部材５０に接続し、出力電位は、ポ
リシリコン部材５２において検出される。基板上にポリ
シリコンの第１層を被着させた後、ポリシリコンの第１
層上に約８　＋）　Ｉ）　Ａの酸化膜を成長はせる。そ
の後、通常のマスキング及びエツチング工程を使用して
、このポリシリコンの第１層からポリシリコン部材５０
．５２を形成する。ざらに、二酸化シリコン層上にポリ
シリコンの第２層を被着芒せ、このポリシリコンの第２
層からポリシリコン部材５１、．５３を形成する。ポリ
シリコン部材５１はこれらポリシリコン部材５０．５２
を覆い、ポリシリコン部材５３はポリシリラン部材５２
を覆っている。
第２図の等価回路と第３図の構造において、キャパシタ
４０．４１は、ポリシリコン部材５０　。
５１と中間酸化膜との重なった部分により形成され、キ
ャパシタ４２．４３は、ポリシリコン部材５０．５１と
中間酸化膜との重なった部分により形成され、さらに、
キャパシタ４４，４５．４６，４７゜４８はポリシリコ
ン部材５２．５３と中間酸化膜との重なった部分により
形成される。なお、第３図に示すように、パンシベーシ
ョン層を集積回路上に形成した後に、酸化膜によってポ
リシリコン部材５１を全体的に包囲し、これにより、こ
の部材は電気的に絶縁でれている（接続部分がない）。
本発明の実施例では、構造の配線に共通図心配列（ｃｏ
ｍｍｏｎ　ｃｅｎｔｒｏｉｄ　ｇｅｏｍｅｔｒｙ）を使
用している。第４図に示すこの配列は、マスキング不整
列とともに、酸化膜の厚さの勾配を補償する。第４図に
おいて、実線はポリシリコンの第１・層から形成された
部材の外形を示し、破線はポリシリコンの第２層から形
成された部材の外形を示している。第３図の部材５０は
、はぼ正方形の２つの部材５０ａ、５０ｂで形成され、
これら部材は、２つとも入力信号を受信する。第３図の
部材５２は、対向する角を除去したほぼ正方形の部材で
ろる。
第３図における部材５１の左部分（部材５０上）は、第
４図において参照番号５１ａ（左）　、　５１ｂ（左）
で示されている。これら部材は、部材５０ａ、５０ｂの
外形上でかつこの外形内に設けられている。第３図にお
ける部材５１の右部分（部材５２上）は、第４図におい
て、部材５１ａ（右）　、　５１ｂ　（右）で示されて
おり、これら２つのほぼ正方形の部材は、部材５２の外
形上でかつこの外形内に形成はれている。なお、部材５
１ａ（右）は部材５１ａｃ＆）に接続し、部材５１ｂ（
右）は部材５１ｂ（左９に接続している。
第３図の部材５３は、第４図において、５つのほぼ正方
形の部材５３ａ〜５３ｅで示きれている。部材５３ａ　
、　５３ｂ　、　５３ａ　、　５３ｅはアースに直接的
に接続し、部材５３Ｃは、部材５３ｄに接続し、従って
部材５３ｄを介してアースに接続している。
第４図の共通図心配列によれば、酸化膜の厚さの変動で
分圧器が６以外の係数で分割するようなことは起らない
。第２図の各キャパシタは、酸化膜の厚ざの変化を補償
するように離間して配置されている。たとえば、第４図
の矢印６３．６４で示すような直角方向に酸化膜の厚さ
の勾配（矢印方向に薄くなる）があった場合でも、係数
６での分割が行なわれる。これは、キャパシタ４１．４
３がキャパシタ４０．４２から見て、はぼ正方形の構造
の対向角に形成されているので、酸化膜の原器の差が補
償式れているからである。同様に、キャパシタ４４，４
５，４６，４７．４８も、分圧器の設計出力電位に影響
を与えることがないように第４図のほぼ正方形の構造内
に配置をれている。
なお、第４図において、ポリシリコンの第２層から形成
でれた部材は、第４図の矢印６５で示すように、ポリシ
リコンの第１層から形成された部材の外形内にある。従
ってマスキングの不整列が寸法６５より大きく々ければ
、形成された種々のキャパシタのキャパシタンスは、マ
スキングの不整列によって何ら影響を受けない。
上述した実施例では、どのキャパシタに供給される電圧
も、問題となるリークを阻止するのに十分なほど常に低
い（部材５１にリークが起きた場合、キャパシタ４０，
４１，４２．４３の実効キャパシタンスは、永久的に変
化する）。実際のテストでは、メモリの寿命にわたって
回路を良好に動作ζせることができる程度に、部材５１
へのリークは十分に低いことが分っている。分圧器を製
造した当初は、部材５１にチャージが生じる。この初期
のチャージは、回路を紫外線に露出さぜることにより除
去てれる。
第４図において、部材５０，５１，５３の面積が等しい
場合、６で分割することがわがっている。しかし、基板
とポリシリコンの第１）ｆｉとの間のキャパシタンスは
、構造の全キャパシタンスを変化スる第２次効果を与え
る。実際には、部材５０，５１゜５３の面積が等しくて
も、５．５の分割が行なえる。
しかし、これら部材の面積をわずかに変化することによ
り、ポリシリコンの第１層と基板との間のキャパシタン
スを簡単に補償することができる。
以上のように、本発明はキャパシタンス分：ｑＵを用い
た分圧器に関し、この分圧器は、ポリシリコンの第１層
及び第２層及び中間酸化膜から形成した部材を使用して
おり、この分圧器は比較的高電圧を扱う用途に使用でき
る。
【図面の簡単な説明】
第１図は本発明の分圧器を使用した高電圧発生及び調整
回路のブロック図、第２図は本発明の分圧器の等価回路
図、第３図は本発明の分圧器を形成するのに使用するポ
リシリコン部材の重なりを示した基板の断面図、第４図
は本発明の実施例の平面図である。 １２・・・・発振器、１４・・・・ドライバ、１６・・
・・チャージポンプ回路、２２・・・・分圧器、２７・
・・・バッファ、３１・・・・Ｅ２トリミング回路、４
０〜４８・・・・キャパシタ、５０．５１，５２．５３
・・・・ポリシリコン部材、６０・・・・基板、６１・
・・・フィールド酸化膜。 ％許出願人　　　インテル・コーポレーション代理人　
山川政樹（ｔ’り２名）

Claims (1)

  1. 【特許請求の範囲】 （１）シリコン基板上に形成はれた金属−酸化膜一半導
    体集積回路において；上記基板から及び相互にそれぞれ
    絶縁された第１及び第２ポリシリコン部材と；上記第１
    及び第２ポリシリコン部材から及び相互にそれぞれ絶縁
    された第３及び第４ポリンリコン部材とから成り、上記
    第３ポリシリコン部材は、上記第３ポリ／リコン部材と
    、上記第１及び第２ポリシリコン部材との間にキャパシ
    タンスを設けるよう、上記第１及び第２ポリシリコン部
    材の一部上に位置し；上記第４ポリシリコン部材は、上
    記第２及び第４ポリシリコン部材間にキャパシタンスを
    設けるよう、上記第２ポリシリコン部材上に位置し；上
    記第１及び第２部材間に分圧器を形成するようにしたこ
    とを特徴とする分圧器。 （２、特許請求の範囲第１項記載の分圧器において、上
    記第１及び第２部材をポリシリコンの第１層から形成し
    、上記第３及び第４部材をポリシリコンの第２層から形
    成していることを特徴とする分圧器。 （３）％許請求の範囲第２項記載の分圧器において、上
    記第１及び第２ポリシリコン部材は、ポリシリコンの第
    １層から成長した二酸化シリコン層により、上記第３及
    び第４ポリノリコン部材から絶縁されていることを特徴
    とする分圧器。 （４）特許請求の範囲第３項記載の分圧器において、上
    記第３ポリシリコン部材は、電気的に絶縁されているこ
    とを特徴とする分圧器。 （５）％許請求の範囲第４項記載の分圧器において、上
    記第４ポリシリコン部材はアースに接続していることを
    、ｗｉとする分圧器。 （６）シリコン基板上に形成された金属−酸化膜一半導
    体集積回路において；相互に絶縁され第１キヤ／ パシタを形成する第１及び第２ポリシリコン部材を備え
    ；相互に絶縁され第２キヤパシタを形成する第３及び第
    ４ポリシリコン部材を備え、上記第１及び第２キヤパシ
    タは相互に離間し、上記第１及び第３ポリシリコン部材
    はポリシリコンの第１層から形成され、上記第２及び第
    ４ポリシリコン部材はポリシリコンの第２層から形成て
    れており；上記第１及び第２キャパシタ間に位置しかつ
    ポリシリコンの上記第１層から形成された第５ポリシリ
    コン部材を備え；ポリシリコンの上記第２層から形成き
    れかつ上記第５ポリシリコン部材上に位置する第６及び
    第７ポリシリコン部材を備え、上記第６ポリシリコン部
    材は上記第２ポリシリコン部材に接続され、上記第７ポ
    リシリコン部材は上記第４ポリシリコン部材に接続妊れ
    ており；ポリシリコンの上記第２層から形成されかつ上
    記第５ポリシリコン部材上に位置する複数の第８ポリシ
    リコン部材を備えた分圧器。 （７）特許請求の範囲第６項記載の分圧器において、ポ
    リシリコンの上記第１及び第２層は酸化膜により離間き
    れていることを特徴とする分圧器。 （８）特許請求の範囲第７項記載の分圧器において、ポ
    リシリコンの上記第２層から形成された諸ポリシリコン
    部材は、ポリシリコンの上記第１層から形成された諸ポ
    リシリコン部材の外形内に位置して、マスキングの不整
    列を補償することを特徴とする分圧器。 （９）特許請求の範囲第７項記載の分圧器において、ポ
    リシリコンの上記第１層から形成された諸ポリシリコン
    部材と、ポリシリコンの上記第２層から形成でれた諸ポ
    リシリコン部材とにより形成された諸キャパシタは、酸
    化膜の厚さの変化を補償するように配置はれていること
    を特徴とする分圧器。 ａＯ）特許請求の範囲第９項記載の分圧器において、上
    記第５ポリシリコン部材は、対向角部分を除去したほぼ
    正方形の部材であり、上記第１及び第２キヤパシタは上
    記対向角部分に形成でれることを特徴とする分圧器。 （１１）特許請求の範囲第１０項記載の分圧器において
    、上記第２．第４．第６．第７及び複数の第８ポリシリ
    コン部材が、それぞれほぼ同じ面積を有していることを
    特徴とする分圧器。 （１２、特許請求の範囲第１１項記載の分圧器において
    、複数の第８ポリシリコン部材がアースに接続している
    ことを特徴とする分圧器。 （１３）特許請求の範囲第１２項記載の分圧器において
    、上記分圧器への入力信号は上記第１及び第３ポリシリ
    コン部材に供給され、上記分圧器からの出力信号は第５
    ポリシリコン部材から出力されることを特徴とする分圧
    器。
JP59015994A 1983-01-31 1984-01-31 分圧器 Pending JPS59144165A (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US06/462,192 US4527180A (en) 1983-01-31 1983-01-31 MOS Voltage divider structure suitable for higher potential feedback regulation

Publications (1)

Publication Number Publication Date
JPS59144165A true JPS59144165A (ja) 1984-08-18

Family

ID=23835516

Family Applications (1)

Application Number Title Priority Date Filing Date
JP59015994A Pending JPS59144165A (ja) 1983-01-31 1984-01-31 分圧器

Country Status (2)

Country Link
US (1) US4527180A (ja)
JP (1) JPS59144165A (ja)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2550011B1 (fr) * 1983-07-29 1986-10-10 Thomson Csf Dispositif d'interconnexion entre les cellules d'un circuit integre hyperfrequences pre-implante
US4649417A (en) * 1983-09-22 1987-03-10 International Business Machines Corporation Multiple voltage integrated circuit packaging substrate
JPS60179998A (ja) * 1984-02-28 1985-09-13 Fujitsu Ltd 電圧検出回路
US4752699A (en) * 1986-12-19 1988-06-21 International Business Machines Corp. On chip multiple voltage generation using a charge pump and plural feedback sense circuits
US4890192A (en) * 1987-04-09 1989-12-26 Microelectronics And Computer Technology Corporation Thin film capacitor
US4968901A (en) * 1989-05-16 1990-11-06 Burr-Brown Corporation Integrated circuit high frequency input attenuator circuit
US5059815A (en) * 1990-04-05 1991-10-22 Advanced Micro Devices, Inc. High voltage charge pumps with series capacitors
US5120572A (en) * 1990-10-30 1992-06-09 Microelectronics And Computer Technology Corporation Method of fabricating electrical components in high density substrates
US5254493A (en) * 1990-10-30 1993-10-19 Microelectronics And Computer Technology Corporation Method of fabricating integrated resistors in high density substrates
NL9200057A (nl) * 1992-01-14 1993-08-02 Sierra Semiconductor Bv Terugkoppelnetwerk voor cmos hoogspanningsgenerator om (e)eprom-geheugen cellen te programmeren.
FR2688952B1 (fr) * 1992-03-18 1994-04-29 Sgs Thomson Microelectronics Dispositif de generation de tension de reference.
DE69523743T2 (de) * 1994-03-03 2002-08-01 Rohm Corp Überlöschungsdetektion in einer niederspannungs-eintransistor-flash-eeprom-zelle unter verwendung von fowler-nordheim-programmierung und -löschung
EP0772246B1 (en) * 1995-10-31 2005-10-12 STMicroelectronics S.r.l. Manufacturing process for high capacity capacitor
EP0893831A1 (en) * 1997-07-23 1999-01-27 STMicroelectronics S.r.l. High voltage capacitor
US6133077A (en) 1998-01-13 2000-10-17 Lsi Logic Corporation Formation of high-voltage and low-voltage devices on a semiconductor substrate
US6093585A (en) * 1998-05-08 2000-07-25 Lsi Logic Corporation High voltage tolerant thin film transistor
US6320796B1 (en) * 2000-11-10 2001-11-20 Marvell International, Ltd. Variable slope charge pump control
US7829928B2 (en) * 2006-06-26 2010-11-09 System General Corp. Semiconductor structure of a high side driver and method for manufacturing the same
DE102016125757A1 (de) 2016-12-28 2018-06-28 Infineon Technologies Ag Ladungspumpenanordnung und verfahren zum betreiben einer ladungspumpenanordnung

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4938072A (ja) * 1972-08-24 1974-04-09
JPS5558563A (en) * 1978-08-16 1980-05-01 Mitel Canada Ltd Integrated circuit chip assembling signal source and semiconductor strucutre used therefor
JPS56112750A (en) * 1980-02-12 1981-09-05 Nec Corp Semiconductor capacitive element

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US1899176A (en) * 1929-10-24 1933-02-28 Gen Electric High frquency condenser
GB436128A (en) * 1935-05-02 1935-10-04 Percy Archibald Sporing Improvements in or relating to electrical condensers
US2944198A (en) * 1956-06-11 1960-07-05 Micafil A G Werke Fur Elektro Capacitative voltage divider
US4033506A (en) * 1974-08-06 1977-07-05 Franz Braun Electrostatic coating guns
US4419812A (en) * 1982-08-23 1983-12-13 Ncr Corporation Method of fabricating an integrated circuit voltage multiplier containing a parallel plate capacitor

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4938072A (ja) * 1972-08-24 1974-04-09
JPS5558563A (en) * 1978-08-16 1980-05-01 Mitel Canada Ltd Integrated circuit chip assembling signal source and semiconductor strucutre used therefor
JPS56112750A (en) * 1980-02-12 1981-09-05 Nec Corp Semiconductor capacitive element

Also Published As

Publication number Publication date
US4527180A (en) 1985-07-02

Similar Documents

Publication Publication Date Title
JPS59144165A (ja) 分圧器
US5339272A (en) Precision voltage reference
US5455794A (en) Method and apparatus for controlling the output current provided by a charge pump circuit
US20120218819A1 (en) Nonvolatile semiconductor memory
KR940027179A (ko) 불휘발성 반도체 기억장치
US6970037B2 (en) Programmable analog bias circuits using floating gate CMOS technology
JPS63153799A (ja) 半導体メモリ
Masuda et al. A 5 V-only 64K dynamic RAM based on high S/N design
US5200919A (en) Electrically-erasable, electrically-programmable read-only memory cell with a selectable threshold voltage and methods for its use
WO2000077855A1 (en) Ferroelectric field effect transistor, memory utilizing same, and method of operating same
JP2796257B2 (ja) 不揮発性メモリ・セル
JPS6418270A (en) Semiconductor memory device
JPH04151877A (ja) 半導体不揮発性記憶装置
US7965548B2 (en) Systems and devices including memory resistant to program disturb and methods of using, making, and operating the same
JPS61166161A (ja) 半導体装置
JPH02245810A (ja) 基準電圧発生回路
JPH02133967A (ja) 半導体装置
EP0463378B1 (en) An electrically-erasable, electrically-programmable read-only memory cell with a selectable threshold voltage and methods for its use
Wood et al. An electrically alterable PLA for fast turnaround-time VLSI development hardware
JP3094417B2 (ja) 半導体記憶装置
JPH01192099A (ja) 不揮発性半導体記憶装置
JP2838925B2 (ja) 半導体メモリ装置
JPH01146370A (ja) フローティングゲートを有するｆｅｔの閾値電圧調整方法
JPS6018953A (ja) 半導体集積回路
JP3239023B2 (ja) 半導体集積回路