JPS59144131A - 半導体基板の多段メサ台の形成方法 - Google Patents
半導体基板の多段メサ台の形成方法Info
- Publication number
- JPS59144131A JPS59144131A JP1941283A JP1941283A JPS59144131A JP S59144131 A JPS59144131 A JP S59144131A JP 1941283 A JP1941283 A JP 1941283A JP 1941283 A JP1941283 A JP 1941283A JP S59144131 A JPS59144131 A JP S59144131A
- Authority
- JP
- Japan
- Prior art keywords
- mesa
- photoresist film
- main surface
- stand
- semiconductor substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 34
- 239000004065 semiconductor Substances 0.000 title claims description 17
- 230000015572 biosynthetic process Effects 0.000 title claims description 12
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 54
- 238000005530 etching Methods 0.000 claims abstract description 24
- 238000011161 development Methods 0.000 claims abstract description 22
- 238000000034 method Methods 0.000 claims abstract description 16
- NJPPVKZQTLUDBO-UHFFFAOYSA-N novaluron Chemical compound C1=C(Cl)C(OC(F)(F)C(OC(F)(F)F)F)=CC=C1NC(=O)NC(=O)C1=C(F)C=CC=C1F NJPPVKZQTLUDBO-UHFFFAOYSA-N 0.000 claims description 14
- 238000000206 photolithography Methods 0.000 claims description 14
- 230000002093 peripheral effect Effects 0.000 claims description 12
- 229910001218 Gallium arsenide Inorganic materials 0.000 abstract description 12
- 238000012546 transfer Methods 0.000 abstract description 7
- 230000008030 elimination Effects 0.000 abstract 1
- 238000003379 elimination reaction Methods 0.000 abstract 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 2
- 241000408551 Meza Species 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- KWLSQQRRSAWBOQ-UHFFFAOYSA-N dipotassioarsanylpotassium Chemical compound [K][As]([K])[K] KWLSQQRRSAWBOQ-UHFFFAOYSA-N 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Weting (AREA)
- Junction Field-Effect Transistors (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分Ｈｆ 〕
この発明は半導体基板の主面部に多段メサ台を形成する
方法に関するものである。
方法に関するものである。
以下、エンハンンメン：・形ヒ化カリウム（ＧａＡｅ）
電界効果トランジスタ論理回路（以下ｒ ＥＲ形ＤＯＦ
Ｊ。
電界効果トランジスタ論理回路（以下ｒ ＥＲ形ＤＯＦ
Ｊ。
」と呼ぶ）の弁荷抵抗に用いる多段メサ台をＧａＡｓ基
板の主面部に形成する方法を例にとり説明する。
板の主面部に形成する方法を例にとり説明する。
第１図（Ａ）〜（Ｅ）は従来のＥＲ形ＤＯＦＬの負荷抵
抗用２段メサ台の形成方法の一例の主１ＶＩＲ階の状態
を示す断面図である。
抗用２段メサ台の形成方法の一例の主１ＶＩＲ階の状態
を示す断面図である。
まず、第１図（Ａ）に示すように、ＧａＡＳ基板（１）
の主面部のメサ台を形成すべき部分上に写真製版法によ
ってエツチングマスク用の第１のフォトレジスト膜（２
）を形成する。次に、第１図（Ｂ）（こ示すように、第
１のフォトレジスト膜（２）をマスクとじＧａＡ８用エ
ツチング液を用いてＧａＡ３基板（１）の主面部をエツ
チングすると、Ｇ［ＬＡ８基板（１）の主面部の第１の
フォトレジスト膜（２）の下の部分に第１のメサ台（３
）が形成される。次に、第１図（０）に示すように、第
１のフォトレジスト膜（２）を第１のメサ台（３）上か
ら除去したのちに、第１のメサ台（３）の主面上および
ＧａＡｓ基板＋１）の主面の第１のメサ台（３）に接す
る一部上にわたって写真製版法によってエツチングマス
ク用の第２のフォトレジスト膜（４）を形成する。
の主面部のメサ台を形成すべき部分上に写真製版法によ
ってエツチングマスク用の第１のフォトレジスト膜（２
）を形成する。次に、第１図（Ｂ）（こ示すように、第
１のフォトレジスト膜（２）をマスクとじＧａＡ８用エ
ツチング液を用いてＧａＡ３基板（１）の主面部をエツ
チングすると、Ｇ［ＬＡ８基板（１）の主面部の第１の
フォトレジスト膜（２）の下の部分に第１のメサ台（３
）が形成される。次に、第１図（０）に示すように、第
１のフォトレジスト膜（２）を第１のメサ台（３）上か
ら除去したのちに、第１のメサ台（３）の主面上および
ＧａＡｓ基板＋１）の主面の第１のメサ台（３）に接す
る一部上にわたって写真製版法によってエツチングマス
ク用の第２のフォトレジスト膜（４）を形成する。
次に、第１図（Ｄ）に示すように、第２の７オトレジス
トＭ（４）をマスクとしＧａＡｓ用エツチング液を用い
て第１のメサ台（３）の表面部およびＧａＡθ基板（１
）の主面部をエツチングすると、第１のメサ台（３）の
周縁部がエツチング除去されて第１のメサ台（３ａ）と
なるとともに、この第１のメサ台（３ａ）の下の部分に
その周縁より外側に周縁を有する第２のメサ台（６）が
形成される。最後に、第１図（Ｅ）に示すように、第２
のフォトレジスト膜をメサ台（３ａ）。
トＭ（４）をマスクとしＧａＡｓ用エツチング液を用い
て第１のメサ台（３）の表面部およびＧａＡθ基板（１
）の主面部をエツチングすると、第１のメサ台（３）の
周縁部がエツチング除去されて第１のメサ台（３ａ）と
なるとともに、この第１のメサ台（３ａ）の下の部分に
その周縁より外側に周縁を有する第２のメサ台（６）が
形成される。最後に、第１図（Ｅ）に示すように、第２
のフォトレジスト膜をメサ台（３ａ）。
（５）上から除去すると、第１のメサ台（３ａ）および
第２のメサ台（５）からなるＫＲ形ＤＯＦＬの負荷抵抗
用２段メサ台が主面部に形成されたＧ ａ Ａ、 ｓ基
板＋１１が得られる。
第２のメサ台（５）からなるＫＲ形ＤＯＦＬの負荷抵抗
用２段メサ台が主面部に形成されたＧ ａ Ａ、 ｓ基
板＋１１が得られる。
ところで、この従来例の方法では、第１のメサ台（３）
および第２のメサ台（５）をそれぞれ形成する度毎に、
第１のフォトレジスト膜（２）および第２のフォトレジ
スト膜（４）を写真製版法によって形成する必要がある
ので、これらのフォトレジスト膜（２）。
および第２のメサ台（５）をそれぞれ形成する度毎に、
第１のフォトレジスト膜（２）および第２のフォトレジ
スト膜（４）を写真製版法によって形成する必要がある
ので、これらのフォトレジスト膜（２）。
（４）の形成に多大の時間と労力とを要する上に、第２
のフォトレジスト膜（４）の形成時における第１０メサ
台（３）とのマスク合わせの精度を１．ｏｐｒｎ以下に
抑えることが極めてむずかしいので、このマスク合わせ
の精度が製品歩留りの低下の大きな要因ともなっていた
。特に、ＥＲ形ＤＣＦＬの負荷抵抗の抵抗値かにΩオー
ダである場合には、第２のメサ台（５）の幅を８μｍ以
下に設定する必要があるので、第２のフォトレジスト膜
（４）の形成時における第１のメサ台（３）とのマスク
合わせを土１．０μｍのＮ！で行うことが可能であると
しても、第２のメサ台（６）の幅が第１のメサ台（３ａ
）の幅に対し±１．０μｍの範囲内でばらつく。このば
らつきによって、第１のメサ台（３ａ）および第２のメ
サ台（５）の断面積の和が大幅にばらつくので、これら
のメサ台（３ａ）。
のフォトレジスト膜（４）の形成時における第１０メサ
台（３）とのマスク合わせの精度を１．ｏｐｒｎ以下に
抑えることが極めてむずかしいので、このマスク合わせ
の精度が製品歩留りの低下の大きな要因ともなっていた
。特に、ＥＲ形ＤＣＦＬの負荷抵抗の抵抗値かにΩオー
ダである場合には、第２のメサ台（５）の幅を８μｍ以
下に設定する必要があるので、第２のフォトレジスト膜
（４）の形成時における第１のメサ台（３）とのマスク
合わせを土１．０μｍのＮ！で行うことが可能であると
しても、第２のメサ台（６）の幅が第１のメサ台（３ａ
）の幅に対し±１．０μｍの範囲内でばらつく。このば
らつきによって、第１のメサ台（３ａ）および第２のメ
サ台（５）の断面積の和が大幅にばらつくので、これら
のメサ台（３ａ）。
（５）の断面積の和に逆比例するＩＲ形ＤＯＦＬの負荷
抵抗の抵抗値が極めて広い範囲に分布するという欠点が
ある。
抵抗の抵抗値が極めて広い範囲に分布するという欠点が
ある。
この発明は、かがる問題点を改善する目的でなされたも
ので、−回の写真製版法によって形成されたエツチング
マスク用フォトレジスト膜を用いて多段メサ台を形成す
ることができるようにすることによって、従来例のよう
なマスク合わせをなくすことができるようにするととも
に、多段メサ〔発明の実施例〕 一般に、半導体基板の主面上にエツチングマスク用レジ
スト膜を形成する写真製版法では、まず、半導体基板の
主面上に形成されたポジ形の７オトレシスト膜の上記半
導体基板の主面のエツチングマスクを形成すべき部分上
の部分に、上記エツチングマスクのパターンに対応する
転写パターンを有する写真製版用フォトマスクを介して
上記転写パターンを露光し、次いでこの露光された上記
フォトレジスト膜に、水で希釈された所定濃度の現像液
による所定時間の現像を施し、その露光部分を除去して
、上記半導体基板の主面上に上記フォトマスクの転写パ
ターンに対応するパターンを有するエツチングマスク用
レジスト膜を形成するものである。
ので、−回の写真製版法によって形成されたエツチング
マスク用フォトレジスト膜を用いて多段メサ台を形成す
ることができるようにすることによって、従来例のよう
なマスク合わせをなくすことができるようにするととも
に、多段メサ〔発明の実施例〕 一般に、半導体基板の主面上にエツチングマスク用レジ
スト膜を形成する写真製版法では、まず、半導体基板の
主面上に形成されたポジ形の７オトレシスト膜の上記半
導体基板の主面のエツチングマスクを形成すべき部分上
の部分に、上記エツチングマスクのパターンに対応する
転写パターンを有する写真製版用フォトマスクを介して
上記転写パターンを露光し、次いでこの露光された上記
フォトレジスト膜に、水で希釈された所定濃度の現像液
による所定時間の現像を施し、その露光部分を除去して
、上記半導体基板の主面上に上記フォトマスクの転写パ
ターンに対応するパターンを有するエツチングマスク用
レジスト膜を形成するものである。
このような写真製版法においては、半導体基板の主面上
に形成されたフォトレジスト膜に写真製版用フォトマス
クを介して露光する際に、このフォトマスクの転写パタ
ーンの中央部に対応するフォトレジスト膜の部分では露
光されないが、この転写パターンの周縁部に対応する部
分ではこの周縁部における光の回折現象などによって露
光される。従って、このように露光されたフォトレジス
ト膜を、水で希釈した低濃度の現像液によって現像し、
て、半導体基板の主面−ヒに形成されたエッチングマス
ク用フォトレジスト膜においても、その周縁部が、この
周縁部以外の部分より現像されやすいことに発明者が着
目して種々の実験を行った。
に形成されたフォトレジスト膜に写真製版用フォトマス
クを介して露光する際に、このフォトマスクの転写パタ
ーンの中央部に対応するフォトレジスト膜の部分では露
光されないが、この転写パターンの周縁部に対応する部
分ではこの周縁部における光の回折現象などによって露
光される。従って、このように露光されたフォトレジス
ト膜を、水で希釈した低濃度の現像液によって現像し、
て、半導体基板の主面−ヒに形成されたエッチングマス
ク用フォトレジスト膜においても、その周縁部が、この
周縁部以外の部分より現像されやすいことに発明者が着
目して種々の実験を行った。
その実験結果によれば、半導体基板の主面上に形成され
たエツチングマスク用フォトレジスト膜に、再度、その
形成時の現像液の濃度より高濃度の現像液による追加現
像、またはその形成時の現像時間より長い現像時間の追
加現像を施すことによって、このエツチングマスク用フ
ォトレジスト膜の周縁部の所要部分をその全周にわたっ
て１μｍ以下の精度で除去することが可能であることが
判明した。
たエツチングマスク用フォトレジスト膜に、再度、その
形成時の現像液の濃度より高濃度の現像液による追加現
像、またはその形成時の現像時間より長い現像時間の追
加現像を施すことによって、このエツチングマスク用フ
ォトレジスト膜の周縁部の所要部分をその全周にわたっ
て１μｍ以下の精度で除去することが可能であることが
判明した。
この発明は、上述の発明者の実験結果に基づいてなされ
たものである。
たものである。
第２図（Ａ）〜（Ｅ）はこの発明の一実施例のＥＲ形Ｄ
ＯＦＬの負荷抵抗用２段メサ台の形成方法の主要段階の
状態を示す断面図である。
ＯＦＬの負荷抵抗用２段メサ台の形成方法の主要段階の
状態を示す断面図である。
まず、第２図（Ａ）に示すように、ＧａＡｓ基板（１１
）の主面上に形成されたポジ形のフォトレジスト膜のＧ
ａＡｓ基板（ｌｌ）の主面部のメサ台を形成すべき部分
上の部分に、第１のメサ台のノくターンに対応する転写
パターンを有する写真製版用フォトマスク（図示せず）
を介して上記転写ノくターンを露光し、次いでこの露光
された上記フォトレジスト膜Ｇこ、水で希釈された所定
濃度の現像液による所定時間の現像を施し、その露光部
分を除去して、ＧａＡ＋３基板（１１）の主面上に上記
フォトマスクの転写ノ（ターンに対応するパターンを有
するエツチングマスク用の第１のフォトレジスト膜（１
２）を形成する。次に、第２図（Ｂ）に示すように、第
１のフォトレジスト膜（１２）をマスクとしＧａＡｓ用
エツチング液を用し）てＧ ａ’Ａ ８基板（ｌＩ）の
主面部をエツチングすると、ＧａＡｓ基板（０）の主面
部の第１のフォトレジスト膜０２）の下の部分に第１の
メサ台（１３）が形成される。次番こ、第２図（Ｃ）に
示すように、第１のフォトレジスト膜（１２）に、その
形成時の第２図体）に示した段階における現像液の濃度
より高濃度の現像液による追加現像、またはその形成時
の第２図（Ａ）に示した段階における現像時間より長い
現像時間の追加現像を施すと、第１のフォトレジスト膜
Ｑ２）の周縁部の所要部分が、その全周にわたって１μ
ｍ以下の精度で除去されて、第１のメサ台（１３）の主
面上に第１のフォトレジスト膜０２）のパターン寸法よ
り小さいパターン寸法の第２のフォトレジスト膜（１４
）が形成される。次に、第２図（Ｄ）に示すように、第
２のフォトレジスト膜（Ｉ４）をマスクとしＧａＡｓ用
エツチング液を用いて第１のメサ台０３）の表面部およ
びＧａＡｓ基板（１１）の主面部をエツチングすると、
第１のメサ台（＋３）の周縁部がエツチング除去されて
第１のメサ台（１３ａ）となるとともに、この第１のメ
サ台（１３ａ）の下の部分にその周縁より外側に周縁を
有する第２のメサ台０６）が形成される。最後に、第２
図（Ｅ）に示すように、第２のフォトレジスト膜（１４
）を第１のメサ台（１３ａ）上から除去すると、第１の
メサ台（１３ａ ）および第２のメサ台（１６）からな
るＫＲ形ＤＣＦＬの負荷抵抗用２段メサ台が主面部に形
成されたＧａ１８基板（ｌｌ）が得られる。
）の主面上に形成されたポジ形のフォトレジスト膜のＧ
ａＡｓ基板（ｌｌ）の主面部のメサ台を形成すべき部分
上の部分に、第１のメサ台のノくターンに対応する転写
パターンを有する写真製版用フォトマスク（図示せず）
を介して上記転写ノくターンを露光し、次いでこの露光
された上記フォトレジスト膜Ｇこ、水で希釈された所定
濃度の現像液による所定時間の現像を施し、その露光部
分を除去して、ＧａＡ＋３基板（１１）の主面上に上記
フォトマスクの転写ノ（ターンに対応するパターンを有
するエツチングマスク用の第１のフォトレジスト膜（１
２）を形成する。次に、第２図（Ｂ）に示すように、第
１のフォトレジスト膜（１２）をマスクとしＧａＡｓ用
エツチング液を用し）てＧ ａ’Ａ ８基板（ｌＩ）の
主面部をエツチングすると、ＧａＡｓ基板（０）の主面
部の第１のフォトレジスト膜０２）の下の部分に第１の
メサ台（１３）が形成される。次番こ、第２図（Ｃ）に
示すように、第１のフォトレジスト膜（１２）に、その
形成時の第２図体）に示した段階における現像液の濃度
より高濃度の現像液による追加現像、またはその形成時
の第２図（Ａ）に示した段階における現像時間より長い
現像時間の追加現像を施すと、第１のフォトレジスト膜
Ｑ２）の周縁部の所要部分が、その全周にわたって１μ
ｍ以下の精度で除去されて、第１のメサ台（１３）の主
面上に第１のフォトレジスト膜０２）のパターン寸法よ
り小さいパターン寸法の第２のフォトレジスト膜（１４
）が形成される。次に、第２図（Ｄ）に示すように、第
２のフォトレジスト膜（Ｉ４）をマスクとしＧａＡｓ用
エツチング液を用いて第１のメサ台０３）の表面部およ
びＧａＡｓ基板（１１）の主面部をエツチングすると、
第１のメサ台（＋３）の周縁部がエツチング除去されて
第１のメサ台（１３ａ）となるとともに、この第１のメ
サ台（１３ａ）の下の部分にその周縁より外側に周縁を
有する第２のメサ台０６）が形成される。最後に、第２
図（Ｅ）に示すように、第２のフォトレジスト膜（１４
）を第１のメサ台（１３ａ）上から除去すると、第１の
メサ台（１３ａ ）および第２のメサ台（１６）からな
るＫＲ形ＤＣＦＬの負荷抵抗用２段メサ台が主面部に形
成されたＧａ１８基板（ｌｌ）が得られる。
この実施例の方法では、ＧａＡｓ基板（ｌｌ）の主面部
のメサ台を形成すべき部分上に写真製版法（こよって形
成されたエツチングマスク用の第１のフォトレジスト膜
（＋２）、およびこの第１のフォトレジスト膜Ｑ２１に
、その形成時の現像液の濃度より高濃度の現像液による
追加現像、またはその形成時の現像時間より長い現像時
間の追加現像を施し、この第１のフォトレジスト膜（１
２）の周縁部の所９部分をその全周にわたって１μｍ以
下の精度で除去して形成された第２のフォトレジスト膜
（１４）をそれぞれ用いて第１のメサ台（１３ａ ）お
よび第２のメサ台（１５＋を形成するので、これらのメ
サ台（１３ａ）、 （１５）からなるＥＲ形ＤＯＦＬの
負荷抵抗用２段メサ台の断面形状のばらつきを、１μｍ
以下の精度に抑えることが極めてむずかしいマスク合わ
せを用いる第１図に示した従来例の場合のそれより小さ
くすることが可能となり、製品歩留りの向上を図ること
ができ、しかも第１のフォトレジスト膜（１２）のみを
写真製版法によって形成すればよいので、製造工程の簡
単化を図ることができる。
のメサ台を形成すべき部分上に写真製版法（こよって形
成されたエツチングマスク用の第１のフォトレジスト膜
（＋２）、およびこの第１のフォトレジスト膜Ｑ２１に
、その形成時の現像液の濃度より高濃度の現像液による
追加現像、またはその形成時の現像時間より長い現像時
間の追加現像を施し、この第１のフォトレジスト膜（１
２）の周縁部の所９部分をその全周にわたって１μｍ以
下の精度で除去して形成された第２のフォトレジスト膜
（１４）をそれぞれ用いて第１のメサ台（１３ａ ）お
よび第２のメサ台（１５＋を形成するので、これらのメ
サ台（１３ａ）、 （１５）からなるＥＲ形ＤＯＦＬの
負荷抵抗用２段メサ台の断面形状のばらつきを、１μｍ
以下の精度に抑えることが極めてむずかしいマスク合わ
せを用いる第１図に示した従来例の場合のそれより小さ
くすることが可能となり、製品歩留りの向上を図ること
ができ、しかも第１のフォトレジスト膜（１２）のみを
写真製版法によって形成すればよいので、製造工程の簡
単化を図ることができる。
この実施例の方法では、第１のメサ台（１３ａ）と第２
０メサ台（＋５）とからなる２段メサ台の場合であった
が、必ずしもこれは２段メサ台の場合に限定する必要は
なく、３段以上のメサ台の場合であってもよい。また、
この実施例の方法では、ポジ形のフォトレジスト膜を用
いたが、必ずしもこれはポジ形である必要はなくネガ形
であってもよい。
０メサ台（＋５）とからなる２段メサ台の場合であった
が、必ずしもこれは２段メサ台の場合に限定する必要は
なく、３段以上のメサ台の場合であってもよい。また、
この実施例の方法では、ポジ形のフォトレジスト膜を用
いたが、必ずしもこれはポジ形である必要はなくネガ形
であってもよい。
なお、これまで、ＧａＡｓ基板の主面部にＥＲ形ＤＣＦ
Ｌの負荷抵抗に用いる多段メサ台を形成する方法を例に
と９述べたが、この発明はこれに限らす、半導体基板の
主面部に多段メサ台を形成する方法一般に適用すること
ができる。
Ｌの負荷抵抗に用いる多段メサ台を形成する方法を例に
と９述べたが、この発明はこれに限らす、半導体基板の
主面部に多段メサ台を形成する方法一般に適用すること
ができる。
以上、説明したように、この発明の半導体基板の多段メ
サ台の形成方法では、半導体基板の主面部のメサ台を形
成すべき部分上に写真製版法によって形成されたエツチ
ングマスク用のｍｌのフォトレジスト膜と、この第１の
フォトレジスト膜に、その形成時の現像液の濃度より高
濃度の現像液による追加現像、またはその形成時の現像
時間より長い現像時間の追加現像を施し、上記第１のフ
ォトレジスト膜の周縁部の所要部分をその全周にわたっ
て１μｍ以下の精度で除去して形成された第２のフォト
レジスト膜との二種類を用いて、１μｍ以下の精度に抑
えることがむずかしいマスク合せを行うことなく多段メ
サ台を形成するので、この多段メサ台の断面形状のばら
つきを従来例の場合のそれより小さくすることが可能と
なり、製品歩留りの向上を図ることができ、しかも上記
第１のフォトレジスト膜のみを写真製版法によって形成
すればよいので、製造工程の簡単化を図ることができる
。
サ台の形成方法では、半導体基板の主面部のメサ台を形
成すべき部分上に写真製版法によって形成されたエツチ
ングマスク用のｍｌのフォトレジスト膜と、この第１の
フォトレジスト膜に、その形成時の現像液の濃度より高
濃度の現像液による追加現像、またはその形成時の現像
時間より長い現像時間の追加現像を施し、上記第１のフ
ォトレジスト膜の周縁部の所要部分をその全周にわたっ
て１μｍ以下の精度で除去して形成された第２のフォト
レジスト膜との二種類を用いて、１μｍ以下の精度に抑
えることがむずかしいマスク合せを行うことなく多段メ
サ台を形成するので、この多段メサ台の断面形状のばら
つきを従来例の場合のそれより小さくすることが可能と
なり、製品歩留りの向上を図ることができ、しかも上記
第１のフォトレジスト膜のみを写真製版法によって形成
すればよいので、製造工程の簡単化を図ることができる
。
第１図は従来のＥＲ形ＤＯＦＬの負荷抵抗用２段メサ台
の形成方法の一例の主要段階の状態を示す断面図、第２
図はこの発明の一実施例のＰＲ形ＤＣ！ ＦＬの負荷抵
抗用２段メザ台の形成方法の主要段階の状態を示す断面
図でおる。 図において、θＩ）はＧａＡｓ基板（半導体基板）、（
１２）は第１のフォトレジスト膜、（Ｉ３）および（１
３ａ ）は第１０メサ台、０４）は第２のフォトレジス
ト膜、０５）は第２のメサ台である。 なお、図中同一符号はそれぞれ同一または和尚部分を示
すΦ 代理人 葛 野 信 −（外１名）１３６
の形成方法の一例の主要段階の状態を示す断面図、第２
図はこの発明の一実施例のＰＲ形ＤＣ！ ＦＬの負荷抵
抗用２段メザ台の形成方法の主要段階の状態を示す断面
図でおる。 図において、θＩ）はＧａＡｓ基板（半導体基板）、（
１２）は第１のフォトレジスト膜、（Ｉ３）および（１
３ａ ）は第１０メサ台、０４）は第２のフォトレジス
ト膜、０５）は第２のメサ台である。 なお、図中同一符号はそれぞれ同一または和尚部分を示
すΦ 代理人 葛 野 信 −（外１名）１３６
Claims (1)
- （１）半導体基板の主面部のメサ台を形成すべき部分上
に写真製版法によってエツチングマスク用のｉｌのフォ
トレジスト膜を形成する第１の工程、この第１のフォト
レジスト膜をマスクとして上記半導体基板の主面部をエ
ツチングして上記半導体基板の主面部の上記第１のフォ
トレジスト膜の下の部分に第コ、のメサ台を形成する第
２の工程、上記第１のフォトレジスト膜にその形成時の
現像液の濃度より高濃度の現像液による追加現像捷たは
その形成時の現像時間より長い現係、ｚ時間の追加現像
を施し上記第１のフォトレジスト膜の周縁部の所要部分
を除去して上記第１のメサ台の主面上に第２のフォトレ
ジスト膜を形成する第３の工程、並びにこの第２のフオ
トレジス） １１％をマスクとして上記第１０メサ台の
表面部および上記半導体基板の主面部をエツチングして
上記半導体基板の主面部の上記第１のメサ台の下の部分
に第２のメサ台を形成する第４の工程を含む半導体基板
の多段メサ台の形成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1941283A JPS59144131A (ja) | 1983-02-07 | 1983-02-07 | 半導体基板の多段メサ台の形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1941283A JPS59144131A (ja) | 1983-02-07 | 1983-02-07 | 半導体基板の多段メサ台の形成方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS59144131A true JPS59144131A (ja) | 1984-08-18 |
Family
ID=11998534
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1941283A Pending JPS59144131A (ja) | 1983-02-07 | 1983-02-07 | 半導体基板の多段メサ台の形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59144131A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63258023A (ja) * | 1987-04-15 | 1988-10-25 | Fujitsu Ltd | 半導体装置の製造方法 |
-
1983
- 1983-02-07 JP JP1941283A patent/JPS59144131A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63258023A (ja) * | 1987-04-15 | 1988-10-25 | Fujitsu Ltd | 半導体装置の製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7358111B2 (en) | Imageable bottom anti-reflective coating for high resolution lithography | |
| JP2003077826A (ja) | 面内寸法差の均一性改善方法 | |
| JP2887773B2 (ja) | 位相反転マスクの製造方法 | |
| US6563127B2 (en) | Optical proximity correction with rectangular contact | |
| JPS59144131A (ja) | 半導体基板の多段メサ台の形成方法 | |
| US6638664B2 (en) | Optical mask correction method | |
| JPH0448715A (ja) | 半導体装置の製造方法 | |
| JPS60235426A (ja) | 半導体集積回路装置の製造方法 | |
| JPH0468352A (ja) | 位相シフト層を有するフォトマスク及びその製造方法 | |
| JPS62102531A (ja) | エツチング方法 | |
| JPS58127326A (ja) | 半導体装置の製造方法 | |
| JPS5828735B2 (ja) | ハンドウタイソウチノセイゾウホウホウ | |
| JP2908649B2 (ja) | 位相シフトマスクおよびその製造方法 | |
| JPH0594945A (ja) | パターン形成方法 | |
| KR100586531B1 (ko) | 패턴 밀도에 따른 패턴 식각 시간 설정 방법 | |
| KR930001301A (ko) | 반도체 패턴 형성방법 | |
| JP2001185482A (ja) | 臨界寸法を小さくしたフィーチャを有する集積回路の製造方法 | |
| KR100212011B1 (ko) | 패턴 형성용 마스크 및 이를 이용한 노광방법 | |
| TW418440B (en) | Electron beam exposure method for double exposure | |
| JPS6057630A (ja) | 半導体装置の製造方法 | |
| JP2728050B2 (ja) | ワーキングマスクの製造方法 | |
| TW451297B (en) | Method to improve the uniformity of the critical dimension of beam exposure system | |
| JP3134834B2 (ja) | 半導体装置の製造方法 | |
| JPH0461314A (ja) | 半導体ウエハのパターン形成方法 | |
| JPS63308316A (ja) | 半導体装置の製造方法 |