JPS59143326A - パタン形成装置 - Google Patents
パタン形成装置Info
- Publication number
- JPS59143326A JPS59143326A JP58016166A JP1616683A JPS59143326A JP S59143326 A JPS59143326 A JP S59143326A JP 58016166 A JP58016166 A JP 58016166A JP 1616683 A JP1616683 A JP 1616683A JP S59143326 A JPS59143326 A JP S59143326A
- Authority
- JP
- Japan
- Prior art keywords
- pattern
- electron
- optical system
- stage
- electron beam
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B82—NANOTECHNOLOGY
- B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
- B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B82—NANOTECHNOLOGY
- B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
- B82Y40/00—Manufacture or treatment of nanostructures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
- H01J37/30—Electron-beam or ion-beam tubes for localised treatment of objects
- H01J37/317—Electron-beam or ion-beam tubes for localised treatment of objects for changing properties of the objects or for applying thin layers thereon, e.g. for ion implantation
- H01J37/3174—Particle-beam lithography, e.g. electron beam lithography
Landscapes
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Nanotechnology (AREA)
- Crystallography & Structural Chemistry (AREA)
- Physics & Mathematics (AREA)
- Mathematical Physics (AREA)
- Theoretical Computer Science (AREA)
- Analytical Chemistry (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
- Electron Beam Exposure (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の利用分野〕
本発明はＬＳＩ （大規模集積回路）等の製造において
用いられる、シリコンウェハ等の試料へのパタン描画を
行うバタン形成装置に係り、特にバタン描画を高速に行
うことを図ったバタン形成装置に関するものである。
用いられる、シリコンウェハ等の試料へのパタン描画を
行うバタン形成装置に係り、特にバタン描画を高速に行
うことを図ったバタン形成装置に関するものである。
ＬＳＩ等の製造におけるパタンを露光する装着として、
紫外線、電子ビーム等を応用した露光装置が従来より開
発され、使用されている。
紫外線、電子ビーム等を応用した露光装置が従来より開
発され、使用されている。
従来より開発されている紫外線露光装置は予めパタンを
形成したマスクを用い、マスク基板上のパタンを紫外線
を媒体として光学系により１／１゜］１５．１／ＴＯ等
の倍率でウェハ上に投影してウェハ上のレジスト膜にパ
タンを露光する。この紫外線露光装置はＬＳＴ等を大量
に生産するのに適している。しかし、論理ＬＳＩのよう
に多品種少量生産が必要なＬＳＩの製造では、各品種に
対応したマスク基板を必要とし、また、新たにＬＳＩを
開発するためのＬＳＩの試作等に対しては、マスク基板
を作製する必要があるため、ＬＳＩ製造用バタンの設計
からウェハ上にそのパタンを露光するまでに長時間を要
し、ＬＳＩ開発のターンアラウンドタイムか短縮できな
いという問題があった。
形成したマスクを用い、マスク基板上のパタンを紫外線
を媒体として光学系により１／１゜］１５．１／ＴＯ等
の倍率でウェハ上に投影してウェハ上のレジスト膜にパ
タンを露光する。この紫外線露光装置はＬＳＴ等を大量
に生産するのに適している。しかし、論理ＬＳＩのよう
に多品種少量生産が必要なＬＳＩの製造では、各品種に
対応したマスク基板を必要とし、また、新たにＬＳＩを
開発するためのＬＳＩの試作等に対しては、マスク基板
を作製する必要があるため、ＬＳＩ製造用バタンの設計
からウェハ上にそのパタンを露光するまでに長時間を要
し、ＬＳＩ開発のターンアラウンドタイムか短縮できな
いという問題があった。
また、紫外線露光装置に用いるマスク基板に生産性よく
パタンを形成する方法として、特開昭５１−８７９７０
において、基盤の目状に分割形成された多数のユニット
電極を備えた液晶表示板を、パタン表示に用い、該ユニ
ット電極にコンヒニータにより所望のパタンを得るよう
に電圧印加し、それにより表示されたパタンを別の基板
」二に写真的に縮小画像化することを特徴とするフォト
マスクバタンの形成方法が開示されている。しかしなが
ら、特開昭５１−８７９７０に開示された方法では、論
理Ｌ Ｓ Ｉのように多品種少量生産が必要なＬＳＩの
製造に適用しようとした場合、マスク基板の製作工程に
必要な時間は短縮されることが予想されるが、各品種に
対応したマスク基板を必要とすることにはかわりかなく
、紫外線露光法を論理ＬＳＴの製造に適用する場合には
パタンの設計からウェハ上にそのパタンを露光するまで
の時間をさらに短縮することが望まれている。
パタンを形成する方法として、特開昭５１−８７９７０
において、基盤の目状に分割形成された多数のユニット
電極を備えた液晶表示板を、パタン表示に用い、該ユニ
ット電極にコンヒニータにより所望のパタンを得るよう
に電圧印加し、それにより表示されたパタンを別の基板
」二に写真的に縮小画像化することを特徴とするフォト
マスクバタンの形成方法が開示されている。しかしなが
ら、特開昭５１−８７９７０に開示された方法では、論
理Ｌ Ｓ Ｉのように多品種少量生産が必要なＬＳＩの
製造に適用しようとした場合、マスク基板の製作工程に
必要な時間は短縮されることが予想されるが、各品種に
対応したマスク基板を必要とすることにはかわりかなく
、紫外線露光法を論理ＬＳＴの製造に適用する場合には
パタンの設計からウェハ上にそのパタンを露光するまで
の時間をさらに短縮することが望まれている。
電子ビーム露光装置は、前記紫外線露光装置に用いるマ
スク基板へのパタン露光に使用され、またウェハ上に最
終的なパタンを直接描画できるために多品種少量生産の
ＬＳＩ製造や新なＬＳｆの開発等に使用されている。し
かしながら、電子ビーム露光装置の生産性が低いことは
周知の事実で、電子ビーム露光装置をウェハ直接描画に
適用した場合、４インチウェハを１時間当たり５〜１０
枚描画できる程度であった。
スク基板へのパタン露光に使用され、またウェハ上に最
終的なパタンを直接描画できるために多品種少量生産の
ＬＳＩ製造や新なＬＳｆの開発等に使用されている。し
かしながら、電子ビーム露光装置の生産性が低いことは
周知の事実で、電子ビーム露光装置をウェハ直接描画に
適用した場合、４インチウェハを１時間当たり５〜１０
枚描画できる程度であった。
本発明の目的は、従来技術での上記した諸問題を解決し
、パタンの設計から試料面上へのそのバタン露光までに
要する時間を大幅に短縮できるパ・ ３ ・ タン形成装置を提供することにある。
、パタンの設計から試料面上へのそのバタン露光までに
要する時間を大幅に短縮できるパ・ ３ ・ タン形成装置を提供することにある。
本発明の特徴は、上記目的を達成するために、装置内の
下部にＸＹ方向に移動可能に設置したＸＹステージの」
−にウェハ試料を搭載しこのウェハ」二のレジスト膜に
」一方よりパタンを投射結像することでパタン形成を行
うパタン形成装置において、紫外線光源と、液晶表示板
を用いたパタン発生部と、−に記紫外線光を上記液晶表
示板に投射することで発生するパタンに応じた光ビーム
を結像する光学系とをこの順に装置内の上部に配置し、
上記パタンに応じた光ビームを電子光学系を介して電子
ビームに変換しであるいは電子ビームに変換することな
く光ビームのまま上記ウェハ上に投射結像させる構成と
するにある。
下部にＸＹ方向に移動可能に設置したＸＹステージの」
−にウェハ試料を搭載しこのウェハ」二のレジスト膜に
」一方よりパタンを投射結像することでパタン形成を行
うパタン形成装置において、紫外線光源と、液晶表示板
を用いたパタン発生部と、−に記紫外線光を上記液晶表
示板に投射することで発生するパタンに応じた光ビーム
を結像する光学系とをこの順に装置内の上部に配置し、
上記パタンに応じた光ビームを電子光学系を介して電子
ビームに変換しであるいは電子ビームに変換することな
く光ビームのまま上記ウェハ上に投射結像させる構成と
するにある。
以下、図面により本発明の詳細な説明する。
本発明では光によりパタンを発生ずる。このため、まず
光によるバタン発生部について説明する３バタン発生は
所謂液晶パネルを用いて行う。第１４ ・ 図は本発明の実施例で用いているバタン発生部の断面図
である。１，２は石英ガラス基板、３，４は透明導電膜
、５はゲート電極−絶縁膜一半導体層（ＭＩＳ）構造の
電界効果形トランジスタ（ＦＥＴ）（以下、ＭＩＳ構造
ＦＥＴと略ず）、６は液晶である。各透明導電膜４は１
画素に相当する。１画素の寸法は１００ ｐｍ Ｘ １
００ ｐｍで、各画素を１０００ Ｘ １０００のマト
リックス状に配置している。第２図は本発明のバタン発
生部を駆動するための駆動回路のブロック図である。１
００はマトリックス状の駆動電極、１１０は走査信号発
生回路、１２０はパタンデータバッファメモリ、１３０
はバタンデータ転送制御用マイクロプロセッサ、１７Ｉ
Ｏはタイミング発生器、１１１はＸアドレスバッファメ
モリ、１１２はＹアドレスデコーダ、１１３は走査線、
１２１はＸアドレスバッファメモリ、１２２はＸアドレ
スデコーダ、１５゜はクロック入力である。第２図に示
したバタン発生部の駆動回路の動作原理は所謂液晶テレ
ビの駆動回路と同様である。本発明ではＬＳＩ製造用の
パタンデータに応じて各画素に電圧を印加し、電圧を印
加された液晶の部分が光を透過しなくなることを利用し
て、パタンの発生を行う。各透明導電膜４への印加電圧
のオンオフは、ＭＩＳ構造ＦＥＴ５で行う。各画素につ
いて、透明導電膜３と４との間隔を適当に設定すること
により、一つの画素当たりについて内部抵抗を１０１０
Ω程度、容量をｉ、ｒ＋ｐＦ程度とする。また、ＭＩＳ
構造ＦＥＴのオン抵抗を２ＭΩ程度とする。走査線１１
３の選択時間は一つの画素当たりの容量とＭｒＳ構造Ｆ
ＥＴのオン抵抗との積載上の値であることが要求され、
本発明の実施例では５ノＺＳとしている。このため、Ｍ
ＩＳ構造ＦＥＴのスイッチングは２００ Ｋ Ｈｚで行
うようにし、１０００ Ｘ １０００の画素の全走査時
間として５ｍｓを得ている。電荷保持時間は一つの画素
当たりの内部抵抗と容量との積で決まり、本発明の実施
例では］５ｍＳとなる。第３図は本発明の実施例で用い
ているバタン発生部の駆動回路のタイムチャー１・を示
ず。全画素の充電は５ｍＳで終了し、その後の］ＯｍＳ
の間はバタン発生部に所望のバタンか各画素における液
晶のオンオフにより発生しており、その後の５ｍＳの間
にチャージされていた電界が全画素にわたって放電しバ
タン発生部は初期の状態となる。
光によるバタン発生部について説明する３バタン発生は
所謂液晶パネルを用いて行う。第１４ ・ 図は本発明の実施例で用いているバタン発生部の断面図
である。１，２は石英ガラス基板、３，４は透明導電膜
、５はゲート電極−絶縁膜一半導体層（ＭＩＳ）構造の
電界効果形トランジスタ（ＦＥＴ）（以下、ＭＩＳ構造
ＦＥＴと略ず）、６は液晶である。各透明導電膜４は１
画素に相当する。１画素の寸法は１００ ｐｍ Ｘ １
００ ｐｍで、各画素を１０００ Ｘ １０００のマト
リックス状に配置している。第２図は本発明のバタン発
生部を駆動するための駆動回路のブロック図である。１
００はマトリックス状の駆動電極、１１０は走査信号発
生回路、１２０はパタンデータバッファメモリ、１３０
はバタンデータ転送制御用マイクロプロセッサ、１７Ｉ
Ｏはタイミング発生器、１１１はＸアドレスバッファメ
モリ、１１２はＹアドレスデコーダ、１１３は走査線、
１２１はＸアドレスバッファメモリ、１２２はＸアドレ
スデコーダ、１５゜はクロック入力である。第２図に示
したバタン発生部の駆動回路の動作原理は所謂液晶テレ
ビの駆動回路と同様である。本発明ではＬＳＩ製造用の
パタンデータに応じて各画素に電圧を印加し、電圧を印
加された液晶の部分が光を透過しなくなることを利用し
て、パタンの発生を行う。各透明導電膜４への印加電圧
のオンオフは、ＭＩＳ構造ＦＥＴ５で行う。各画素につ
いて、透明導電膜３と４との間隔を適当に設定すること
により、一つの画素当たりについて内部抵抗を１０１０
Ω程度、容量をｉ、ｒ＋ｐＦ程度とする。また、ＭＩＳ
構造ＦＥＴのオン抵抗を２ＭΩ程度とする。走査線１１
３の選択時間は一つの画素当たりの容量とＭｒＳ構造Ｆ
ＥＴのオン抵抗との積載上の値であることが要求され、
本発明の実施例では５ノＺＳとしている。このため、Ｍ
ＩＳ構造ＦＥＴのスイッチングは２００ Ｋ Ｈｚで行
うようにし、１０００ Ｘ １０００の画素の全走査時
間として５ｍｓを得ている。電荷保持時間は一つの画素
当たりの内部抵抗と容量との積で決まり、本発明の実施
例では］５ｍＳとなる。第３図は本発明の実施例で用い
ているバタン発生部の駆動回路のタイムチャー１・を示
ず。全画素の充電は５ｍＳで終了し、その後の］ＯｍＳ
の間はバタン発生部に所望のバタンか各画素における液
晶のオンオフにより発生しており、その後の５ｍＳの間
にチャージされていた電界が全画素にわたって放電しバ
タン発生部は初期の状態となる。
本発明の実施例におけるバタン形成装置の構成を第４図
に示す。２０１は紫外線源、２０２はバタン発生部、２
０３は光学レンズ、２］０は石英ガラス基板、２１１は
石英ガラス基板２１０］二に被着し、アース電位にした
導電膜、２１２は導電膜２１１上に被着したホトエミッ
タ２２０は陽極、２２１は電子レンズ、２２２はブラン
カ、２２３はビーム制限アパーチャ、２２４ ハ電子１
／ ７ ｘ：、２２５はＸＹ偏向器、２３０はレジスト
膜を被着したシリコンウェハ、２３１はウェハホルダ、
２４０はＸＹステージ、２４１はレーザ測長用ミラー、
２４２はレーザ干渉計、２４；３はｘｙステージ２４０
の駆動用モータ、２４５は真空排気装置、２５０は制御
用計算機、２５１はバタン発生回路、２５２は偏向制御
回路、２５３はステージ制御回路、３００は光ビーム、
４００は電子ビームである。バタン発生部２０２、バタ
ン発生回路２５１は第１図〜第３図で説明したものと同
一である。光学レンズ２０３は、その縮小率が１／１ｏ
て、パづ・ タン発生部２０２て発生したパタンを１／１ｏに縮小し
てホトエミッタ２１２」二に投射結像する。したがって
、バタン発生部２０２において１００μｍ Ｘ １００
μｍの画素がホトエミッタ２１２」−では１０１ｔｍ
Ｘ １０ ｐｍとなり、また１００ｍｍ Ｘ １００ｍ
ｍの液晶７トリツクス部はホトエミッタ２１２」二では
１０ｍｍ Ｘ １０ｍｍとなりこの領域内にバタンか発
生している。ホトエミッタ２１２はＣｓ１（沃化セシウ
ム）で形成し、紫外線が照射された部分からはビーム電
流密度５ｐＡ／ｃＴｌの電子ビームが発生する。ホトエ
ミッタ２１２ ＋二の１０ｍｍ Ｘ １０ｍｍの領域内
に紫外線によりパタンを発生した個所からは電子ビーム
が発生し、この発生した電子ビームを陽極２２０により
２０ＫＶで加速し、電子レンズ２２１，２２４によりシ
リコンウェハ２３０ Ｊ二に投射結像する。電子レンズ
２２］、、 ２２４により構成した電子光学系の縮小率
は１／１０でバタン発生部２０２において１００μｍＸ
、１００μｍの画素がシリコンウェハ２３０ Ｊ二では
】μｍ Ｘ ］ ｐｍとなり、パタンを発生している領
域はＩｍｍＸ］ｍｍとなる。ここで、シリコンウェハ２
３０上に照射される電子ビームのビーム・ ８ ・ 電流密度は約０．４ ｍＡ／／ｃＴｌで、電子ビームに
対する感度が１μＣ／ｃ！のレジストを用いると、露光
時間は約２．５ｍＳとなる。したがって、第３図に示し
たバタン発生時間］ＯｍＳの間にブランカ２２２を駆動
して電子ビームをオンオフし電子ビームが露光時間的２
．５ｍＳの間だけシリコンウェハ２３０」−に照射され
るようにする。本発明の実施例におけるバタン形成装置
の電子光学系は１μｍバタン描画用に設計されており、
偏向フィールド寸法は３ｍｍＸ３ｍｍである。最初のバ
タン発生領域］ｍｍＸ１ｍｍの露光を終了した後、ＸＹ
偏向器２２５により偏向フィールド３ｍｍＸ３ｍｍ内の
つぎに露光する個所に電子ビームが位置決めされるよう
にし、バタン発生部２０２においてつぎに露光するパタ
ンを発生させ前記と同様にシリコンウェハ２３０」−に
パタンを露光する。
に示す。２０１は紫外線源、２０２はバタン発生部、２
０３は光学レンズ、２］０は石英ガラス基板、２１１は
石英ガラス基板２１０］二に被着し、アース電位にした
導電膜、２１２は導電膜２１１上に被着したホトエミッ
タ２２０は陽極、２２１は電子レンズ、２２２はブラン
カ、２２３はビーム制限アパーチャ、２２４ ハ電子１
／ ７ ｘ：、２２５はＸＹ偏向器、２３０はレジスト
膜を被着したシリコンウェハ、２３１はウェハホルダ、
２４０はＸＹステージ、２４１はレーザ測長用ミラー、
２４２はレーザ干渉計、２４；３はｘｙステージ２４０
の駆動用モータ、２４５は真空排気装置、２５０は制御
用計算機、２５１はバタン発生回路、２５２は偏向制御
回路、２５３はステージ制御回路、３００は光ビーム、
４００は電子ビームである。バタン発生部２０２、バタ
ン発生回路２５１は第１図〜第３図で説明したものと同
一である。光学レンズ２０３は、その縮小率が１／１ｏ
て、パづ・ タン発生部２０２て発生したパタンを１／１ｏに縮小し
てホトエミッタ２１２」二に投射結像する。したがって
、バタン発生部２０２において１００μｍ Ｘ １００
μｍの画素がホトエミッタ２１２」−では１０１ｔｍ
Ｘ １０ ｐｍとなり、また１００ｍｍ Ｘ １００ｍ
ｍの液晶７トリツクス部はホトエミッタ２１２」二では
１０ｍｍ Ｘ １０ｍｍとなりこの領域内にバタンか発
生している。ホトエミッタ２１２はＣｓ１（沃化セシウ
ム）で形成し、紫外線が照射された部分からはビーム電
流密度５ｐＡ／ｃＴｌの電子ビームが発生する。ホトエ
ミッタ２１２ ＋二の１０ｍｍ Ｘ １０ｍｍの領域内
に紫外線によりパタンを発生した個所からは電子ビーム
が発生し、この発生した電子ビームを陽極２２０により
２０ＫＶで加速し、電子レンズ２２１，２２４によりシ
リコンウェハ２３０ Ｊ二に投射結像する。電子レンズ
２２］、、 ２２４により構成した電子光学系の縮小率
は１／１０でバタン発生部２０２において１００μｍＸ
、１００μｍの画素がシリコンウェハ２３０ Ｊ二では
】μｍ Ｘ ］ ｐｍとなり、パタンを発生している領
域はＩｍｍＸ］ｍｍとなる。ここで、シリコンウェハ２
３０上に照射される電子ビームのビーム・ ８ ・ 電流密度は約０．４ ｍＡ／／ｃＴｌで、電子ビームに
対する感度が１μＣ／ｃ！のレジストを用いると、露光
時間は約２．５ｍＳとなる。したがって、第３図に示し
たバタン発生時間］ＯｍＳの間にブランカ２２２を駆動
して電子ビームをオンオフし電子ビームが露光時間的２
．５ｍＳの間だけシリコンウェハ２３０」−に照射され
るようにする。本発明の実施例におけるバタン形成装置
の電子光学系は１μｍバタン描画用に設計されており、
偏向フィールド寸法は３ｍｍＸ３ｍｍである。最初のバ
タン発生領域］ｍｍＸ１ｍｍの露光を終了した後、ＸＹ
偏向器２２５により偏向フィールド３ｍｍＸ３ｍｍ内の
つぎに露光する個所に電子ビームが位置決めされるよう
にし、バタン発生部２０２においてつぎに露光するパタ
ンを発生させ前記と同様にシリコンウェハ２３０」−に
パタンを露光する。
このような過程で偏向フィールド３ｍｍ Ｘ ３ｍｍ
内への露光が終了すると、つぎに、ＸＹステージ２４０
によりシリコンウェハ２３０を所定の位置へ移動し、偏
向フィールド３ｍｍＸ３ｍｍ内へ前記と同様にパタンを
露光する。このような過程によりシリコンウエバ２３０
上の所定の位置にパタンを露光する。
内への露光が終了すると、つぎに、ＸＹステージ２４０
によりシリコンウェハ２３０を所定の位置へ移動し、偏
向フィールド３ｍｍＸ３ｍｍ内へ前記と同様にパタンを
露光する。このような過程によりシリコンウエバ２３０
上の所定の位置にパタンを露光する。
シリコンウェハ２３０上におけるパタン発生領域ｌｍｍ
Ｘ１ｍｍの露光には、第３図に示したＩフレーム分の時
間２０ ｍｓがかかる。ＬＳＩバタンを描画するとして
、チップ寸法を６ｍｍＸ６ｍｍ、４インチウェハに１５
０チツプを描画した場合、パタンの露光だけに要する時
間は１８分となる。ＸＹステージ２４０の移動時間は、
３ｍｍ当たり０１５秒が可能であり、４インチウェハ当
たりのステージ移動時間は１．５分となる。パタン露光
時間と合わせて、本発明の実施例におけるパタン形成装
置により１時間当たり１５枚以上の４インチウェハへの
露光ができる。
Ｘ１ｍｍの露光には、第３図に示したＩフレーム分の時
間２０ ｍｓがかかる。ＬＳＩバタンを描画するとして
、チップ寸法を６ｍｍＸ６ｍｍ、４インチウェハに１５
０チツプを描画した場合、パタンの露光だけに要する時
間は１８分となる。ＸＹステージ２４０の移動時間は、
３ｍｍ当たり０１５秒が可能であり、４インチウェハ当
たりのステージ移動時間は１．５分となる。パタン露光
時間と合わせて、本発明の実施例におけるパタン形成装
置により１時間当たり１５枚以上の４インチウェハへの
露光ができる。
第２図、第３図において、１フレーム当たりの走査線を
１０００本とし、走査線１１３の選択時間は５μｓとし
、１０００ Ｘ １０００の画素の全走査時間としてｓ
ｍｓを得ている。ここで、１０００本の走査線を５００
本づつに分けて、５００本づつを同時に走査することが
可能である。この場合、全走査時間は２．５ｍＳとなり
、チャージされていた電界が全画面にわたって放電する
時間も２．５ｍＳとなる。このようにしたパタン発生部
を用いた場合、１フレ一ム分の時間は１５ｍ５となり、
前記と同じ条件下で、１時間当たり露光ができる４イン
チウェハは２０枚以上となる。
１０００本とし、走査線１１３の選択時間は５μｓとし
、１０００ Ｘ １０００の画素の全走査時間としてｓ
ｍｓを得ている。ここで、１０００本の走査線を５００
本づつに分けて、５００本づつを同時に走査することが
可能である。この場合、全走査時間は２．５ｍＳとなり
、チャージされていた電界が全画面にわたって放電する
時間も２．５ｍＳとなる。このようにしたパタン発生部
を用いた場合、１フレ一ム分の時間は１５ｍ５となり、
前記と同じ条件下で、１時間当たり露光ができる４イン
チウェハは２０枚以上となる。
また、上記実施例においては、電子光学系の縮小率は１
／１０としたが、縮小率が１／２０〜１１５０の電子光
学系を製作することは容易であり、最小線幅０５以下の
パタン形成を狙いとしたバタン形成装置に対して本発明
を適用できる。
／１０としたが、縮小率が１／２０〜１１５０の電子光
学系を製作することは容易であり、最小線幅０５以下の
パタン形成を狙いとしたバタン形成装置に対して本発明
を適用できる。
本発明のもうひとつの実施例におけるバタン形成装置の
構成を第５図に示す。５０１は紫外線源、５０２はバタ
ン発生部、５０３は光学レンズ、５３０はレジスト膜を
被着したシリコンウェハ、５３１はウェハを固定するた
めの真空チャック、５４０はＸＹステージ、５４１はレ
ーザ測長用ミラー、５４２はレーザ干渉計、５４３はＸ
Ｙステージ５４０の駆動用モータ、５５０は制御用計算
機、５５１はパタン発生回路、５５２は紫外線源５（Ｈ
の発光時間制御回路、５５３はステージ制御回路、５０
０は光ビームである。パタ・ １ト ン発生部５０２、バタン発生回路５５１は第１図〜第３
図で説明したものと同一である。この実施例において、
露光するパタンの発生方法を除いて、その他の機能、動
作等は市販されているステップアンドリピート方式の紫
外線縮小投影露光装置と同じである。光学レンズ５０３
には、その縮小率が］／１０または１／２５のものを用
いる。光学レンズ５０３に縮小率が１７１０のものを用
いた場合、バタン発生部５０２で所望のパタンを発生し
、この発生したパタンを１／１０に縮小してシリコンウ
ェハ５３０上に投射結像する。したがって、バタン発生
部５０２において１００μｍ Ｘ １００μｍの画素が
シリコンウェハ５３０上では１．０ｐｍ Ｘ １０ｐｍ
となり、また１００ｍｍ Ｘ １００ｍｍの液晶マトリ
ックス部はシリコンウェハ５３０上では１０ｍｍ Ｘ
１０ｍｍとなりこの領域内にパタンを露光することがで
きる。露光時間は発光時間制御回路５５２によって制御
する。紫外線源５０１の発光は第３図に示したパタン発
生時間１０ ｍｓの間に行う。
構成を第５図に示す。５０１は紫外線源、５０２はバタ
ン発生部、５０３は光学レンズ、５３０はレジスト膜を
被着したシリコンウェハ、５３１はウェハを固定するた
めの真空チャック、５４０はＸＹステージ、５４１はレ
ーザ測長用ミラー、５４２はレーザ干渉計、５４３はＸ
Ｙステージ５４０の駆動用モータ、５５０は制御用計算
機、５５１はパタン発生回路、５５２は紫外線源５（Ｈ
の発光時間制御回路、５５３はステージ制御回路、５０
０は光ビームである。パタ・ １ト ン発生部５０２、バタン発生回路５５１は第１図〜第３
図で説明したものと同一である。この実施例において、
露光するパタンの発生方法を除いて、その他の機能、動
作等は市販されているステップアンドリピート方式の紫
外線縮小投影露光装置と同じである。光学レンズ５０３
には、その縮小率が］／１０または１／２５のものを用
いる。光学レンズ５０３に縮小率が１７１０のものを用
いた場合、バタン発生部５０２で所望のパタンを発生し
、この発生したパタンを１／１０に縮小してシリコンウ
ェハ５３０上に投射結像する。したがって、バタン発生
部５０２において１００μｍ Ｘ １００μｍの画素が
シリコンウェハ５３０上では１．０ｐｍ Ｘ １０ｐｍ
となり、また１００ｍｍ Ｘ １００ｍｍの液晶マトリ
ックス部はシリコンウェハ５３０上では１０ｍｍ Ｘ
１０ｍｍとなりこの領域内にパタンを露光することがで
きる。露光時間は発光時間制御回路５５２によって制御
する。紫外線源５０１の発光は第３図に示したパタン発
生時間１０ ｍｓの間に行う。
この時、バタン発生時間１０ｍ５では露光量か不足の場
合には第３図に示したＩフレーム分のパタン・ Ｉ２・ 発生を繰り返して所望の露光量が得られるまで同一のパ
タンを露光する。このようにして、シリコンウェハ上に
最大のチップ寸法が１０ｍｍ Ｘ １０ｍｍで最小線幅
１０μｍのパタンを露光できる。シリコンウェハ５３０
全面への露光はＸＹステージ５４０によりシリコンウェ
ハ５３０をステップアンドリピート方式で所定の位置に
位置決めし、バタン発生部５０２で所望のパタンを発生
し、紫外線をショットして露光する。光学レンズ５０３
に縮小率が１／２５のものを用いた場合には、シリコン
ウェハ５３０上の４ｍｍＸ４ｍｍの領域に最小線幅４μ
ｍのパタンを一回の露光で露光できる。シリコンウェハ
全面への露光は光学レンズ５０３に縮小率が１／１０の
ものを用いた場合と同様に行う。
合には第３図に示したＩフレーム分のパタン・ Ｉ２・ 発生を繰り返して所望の露光量が得られるまで同一のパ
タンを露光する。このようにして、シリコンウェハ上に
最大のチップ寸法が１０ｍｍ Ｘ １０ｍｍで最小線幅
１０μｍのパタンを露光できる。シリコンウェハ５３０
全面への露光はＸＹステージ５４０によりシリコンウェ
ハ５３０をステップアンドリピート方式で所定の位置に
位置決めし、バタン発生部５０２で所望のパタンを発生
し、紫外線をショットして露光する。光学レンズ５０３
に縮小率が１／２５のものを用いた場合には、シリコン
ウェハ５３０上の４ｍｍＸ４ｍｍの領域に最小線幅４μ
ｍのパタンを一回の露光で露光できる。シリコンウェハ
全面への露光は光学レンズ５０３に縮小率が１／１０の
ものを用いた場合と同様に行う。
以上説明したように、本発明によれば、光によってパタ
ンを発生するようにしたので、（１）光によるバタン発
生部と電子光学系とを組合せた場合には、微細なパタン
を従来装置の２〜４倍の生産性をもって形成することが
できる、（２）光によるバタン発生部を紫外線縮小投影
露光装置に適用した場合には、従来用いられているレク
チイルバタン基板が不要となり、バタンの設計からウェ
ハ試料面」二へのそのバタンの露光までに要する時間を
大幅に短縮できる、（３）紫外線縮小投影露光装置にバ
タン発生機能を付与しているため、カスタムＬＳＩの製
造やＬＳＩの開発に対して非常に有効な手段を提供でき
る、等の利点がある。
ンを発生するようにしたので、（１）光によるバタン発
生部と電子光学系とを組合せた場合には、微細なパタン
を従来装置の２〜４倍の生産性をもって形成することが
できる、（２）光によるバタン発生部を紫外線縮小投影
露光装置に適用した場合には、従来用いられているレク
チイルバタン基板が不要となり、バタンの設計からウェ
ハ試料面」二へのそのバタンの露光までに要する時間を
大幅に短縮できる、（３）紫外線縮小投影露光装置にバ
タン発生機能を付与しているため、カスタムＬＳＩの製
造やＬＳＩの開発に対して非常に有効な手段を提供でき
る、等の利点がある。
第１図は本発明の実施例におけるバタン発生部の断面図
、第２図は本発明のバタン発生部を駆動するための駆動
回路のブロック図、第３図は本発明の実施例によるバタ
ン発生部の駆動回路のタイムチャート、第４図は本発明
の一実施例のバタン形成装置の構成図、第５図に本発明
の他の実施例のバタン形成装置の構成図である。 符号の説明 １．２，２１０・・・石英ガラス基板 ３．４・・・透明導電膜 ５・・・ＭｒＳ構造ＦＥＴ
６・・・液晶 １００・・・マトリックス状の駆動電極】１０・・・走
査信号発生回路 １１１・・・Ｙアドレスバッファメモリ１１２・・・Ｙ
アドレスデコーダ １２０・・・バタンデータバッファメモリ１２１・・・
Ｘアドレスバッファメモリ１２２・・・Ｘアドレスデコ
ーダ １３０・・・マイクロプロセッサ １４０・・・タイミング発生器 １５０・・・クロック入力 ２０１ 、５０１・・・
紫外線源２０２、５０２・・・バタン発生部 ２０３．５０３・・・光学レンズ２１１・・・導電膜２
１２・・・ホトエミッタ ２２０・・・陽極４２１、
２２４・・・電子レンズ２２２・・・ブランカ２２３・
・・ビーム制限アパーチャ ２２５・・・ＸＹ偏向器 ２３０，５３０・・・シ
リコンウェハ２３１・・・ウェハホルダ ２４０，５
４０・・・ＸＹステージ２４１ 、５４１・・・レーザ
測長用ミラー２４２．５４２・・・レーザ干渉計 ２４３．５４３・・・駆動用モータ ・１５ ・ ２４５・・・真空排気装置 ２５０ 、５５０・・・
制闘用計算機２５１ 、５５１・・・バタン発生回路２
５２・・・偏向制御回路 ２５３．５５３・・・ステージ制御回路３００．５００
・・・光ビーム ４００．・・・電子ビーム５３１・
・・真空チャック ５５２・・・発光時間制御回路特
許出願人 日本電信電話公社 代理人弁理士 中村純之助 、１６・ 矛１ 図 ■ １’２図
、第２図は本発明のバタン発生部を駆動するための駆動
回路のブロック図、第３図は本発明の実施例によるバタ
ン発生部の駆動回路のタイムチャート、第４図は本発明
の一実施例のバタン形成装置の構成図、第５図に本発明
の他の実施例のバタン形成装置の構成図である。 符号の説明 １．２，２１０・・・石英ガラス基板 ３．４・・・透明導電膜 ５・・・ＭｒＳ構造ＦＥＴ
６・・・液晶 １００・・・マトリックス状の駆動電極】１０・・・走
査信号発生回路 １１１・・・Ｙアドレスバッファメモリ１１２・・・Ｙ
アドレスデコーダ １２０・・・バタンデータバッファメモリ１２１・・・
Ｘアドレスバッファメモリ１２２・・・Ｘアドレスデコ
ーダ １３０・・・マイクロプロセッサ １４０・・・タイミング発生器 １５０・・・クロック入力 ２０１ 、５０１・・・
紫外線源２０２、５０２・・・バタン発生部 ２０３．５０３・・・光学レンズ２１１・・・導電膜２
１２・・・ホトエミッタ ２２０・・・陽極４２１、
２２４・・・電子レンズ２２２・・・ブランカ２２３・
・・ビーム制限アパーチャ ２２５・・・ＸＹ偏向器 ２３０，５３０・・・シ
リコンウェハ２３１・・・ウェハホルダ ２４０，５
４０・・・ＸＹステージ２４１ 、５４１・・・レーザ
測長用ミラー２４２．５４２・・・レーザ干渉計 ２４３．５４３・・・駆動用モータ ・１５ ・ ２４５・・・真空排気装置 ２５０ 、５５０・・・
制闘用計算機２５１ 、５５１・・・バタン発生回路２
５２・・・偏向制御回路 ２５３．５５３・・・ステージ制御回路３００．５００
・・・光ビーム ４００．・・・電子ビーム５３１・
・・真空チャック ５５２・・・発光時間制御回路特
許出願人 日本電信電話公社 代理人弁理士 中村純之助 、１６・ 矛１ 図 ■ １’２図
Claims (1)
- （１）装置内の下部にＸＹ方向に移動可能に設置したＸ
Ｙステージの上にウェハ試料を搭載しこのウェハ上のレ
ジスト膜に上方よりパタンを投射結像することでパタン
形成を行うバタン形成装置において、紫外線光源と、液
晶表示板を用いたパタン発生部と、上記紫外線光を上記
液晶表示板に投射することで発生するパタンに応じた光
ビームを結像する光学系とをこの順に装置内の上部に配
置し、上記パタンに応じた光ビームを電子光学系を介し
て電子ビームに変換しであるいは電子ビームに変換する
ことなく光ビームのまま上記ウェハ上に投射結像するこ
とを特徴とするバタン形成装置。 （２、特許請求の範囲第１項記載の装置において、前記
電子光学系が、前記光学系を介して投影されたパタンに
応じた光ヒームを受けて電子ビームを発生するホトエミ
ッタと、発生した電子ビームを結像制御する電子レンズ
と、電子ビームをオン・オフ制御するブランカと、電子
ビームをＸＹ方向に偏向制御する偏向器とを含んでなる
電子光学系であることを特徴とするバタン形成装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58016166A JPS59143326A (ja) | 1983-02-04 | 1983-02-04 | パタン形成装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58016166A JPS59143326A (ja) | 1983-02-04 | 1983-02-04 | パタン形成装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS59143326A true JPS59143326A (ja) | 1984-08-16 |
Family
ID=11908918
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58016166A Pending JPS59143326A (ja) | 1983-02-04 | 1983-02-04 | パタン形成装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59143326A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6054713A (en) * | 1997-01-29 | 2000-04-25 | Canon Kabushiki Kaisha | Electron beam exposure apparatus |
| KR100513720B1 (ko) * | 2002-10-22 | 2005-09-07 | 삼성전자주식회사 | 2차전자를 이용한 전자 투사 노광장치 |
-
1983
- 1983-02-04 JP JP58016166A patent/JPS59143326A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6054713A (en) * | 1997-01-29 | 2000-04-25 | Canon Kabushiki Kaisha | Electron beam exposure apparatus |
| KR100513720B1 (ko) * | 2002-10-22 | 2005-09-07 | 삼성전자주식회사 | 2차전자를 이용한 전자 투사 노광장치 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4712013A (en) | Method of forming a fine pattern with a charged particle beam | |
| JPS61105839A (ja) | 電子ビ−ム転写用マスク及びその製造方法 | |
| JP2000133561A (ja) | 集積回路の製造方法 | |
| JPS59143326A (ja) | パタン形成装置 | |
| JP4345331B2 (ja) | 遮光手段を用いた露光装置及び露光方法 | |
| CA1070855A (en) | Mask for optical exposure | |
| US8178280B2 (en) | Self-contained proximity effect correction inspiration for advanced lithography (special) | |
| US7811727B2 (en) | Method for determining an exposure dose and exposure apparatus | |
| JPH0225016A (ja) | 露光装置 | |
| CN1326203C (zh) | 改善半导体元件不同图案间关键尺寸一致性的方法与装置 | |
| JP2654418B2 (ja) | 投影露光装置 | |
| JPH08314121A (ja) | 荷電粒子線を用いた描画方法及びパターン形成方法 | |
| JP2894772B2 (ja) | Ｘ線窓の製造方法 | |
| JP3014689B1 (ja) | 電子ビ―ム描画装置 | |
| JPS6148772B2 (ja) | ||
| JP2655513B2 (ja) | 電子線露光装置 | |
| JPH0750242A (ja) | 光転写式描画装置 | |
| JPH05142746A (ja) | アライメントパターンを有するパターン版の描画方法及びその方法によつて描画されたパターン版 | |
| JPH0653114A (ja) | 縮小投影露光装置 | |
| JPH02218115A (ja) | パターン形成方法 | |
| JPS59121946A (ja) | 電子ビ−ム装置 | |
| JPS61289351A (ja) | パタ−ン可変型ホトマスク | |
| JPS59220923A (ja) | 半導体集積回路のパタ−ン形成方法 | |
| JP2002015975A (ja) | 近接効果補正方法、近接効果補正装置及びデバイス製造方法 | |
| JPH08236427A (ja) | 露光方法及び走査型露光装置 |