JPS59220923A - 半導体集積回路のパタ−ン形成方法 - Google Patents
半導体集積回路のパタ−ン形成方法Info
- Publication number
- JPS59220923A JPS59220923A JP58096147A JP9614783A JPS59220923A JP S59220923 A JPS59220923 A JP S59220923A JP 58096147 A JP58096147 A JP 58096147A JP 9614783 A JP9614783 A JP 9614783A JP S59220923 A JPS59220923 A JP S59220923A
- Authority
- JP
- Japan
- Prior art keywords
- pattern
- crt
- lsi
- displayed
- wafer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 14
- 230000007261 regionalization Effects 0.000 title description 3
- 230000003287 optical effect Effects 0.000 claims abstract description 11
- 238000000034 method Methods 0.000 claims description 18
- 238000004519 manufacturing process Methods 0.000 abstract description 9
- 235000012431 wafers Nutrition 0.000 description 29
- 238000010894 electron beam technology Methods 0.000 description 22
- 238000010586 diagram Methods 0.000 description 9
- 230000005540 biological transmission Effects 0.000 description 6
- 230000000694 effects Effects 0.000 description 4
- 238000003491 array Methods 0.000 description 3
- 238000013500 data storage Methods 0.000 description 3
- 239000000428 dust Substances 0.000 description 3
- 238000006243 chemical reaction Methods 0.000 description 2
- 238000003860 storage Methods 0.000 description 2
- 230000002411 adverse Effects 0.000 description 1
- FFBHFFJDDLITSX-UHFFFAOYSA-N benzyl N-[2-hydroxy-4-(3-oxomorpholin-4-yl)phenyl]carbamate Chemical compound OC1=C(NC(=O)OCC2=CC=CC=C2)C=CC(=C1)N1CCOCC1=O FFBHFFJDDLITSX-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000012938 design process Methods 0.000 description 1
- 238000003384 imaging method Methods 0.000 description 1
- 238000011900 installation process Methods 0.000 description 1
- 238000012423 maintenance Methods 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 230000035945 sensitivity Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［発明の技術分野］
本発明は半導体集積回路（数丁ＬＳＩと略記する）の製
造方法、特に光露光によるパターン形成方法に関する。
造方法、特に光露光によるパターン形成方法に関する。
［発明の技術的背景とその問題点Ｊ
ＬＳＩ製造工程の中で、素子領域形成パターン、配線パ
ターン等のパターン形成には、一般に光露光技術が用い
られる。第１図に従来の代表的な光露光パターン形成装
置の概念図を示す。ＬＳＩを形成しようとする半導体ウ
ェハ１−２の上に感光特性をもつレジスト１−３を塗布
し、ｎ光装置のウェハステージ１−１上に固定Ｊる。光
源１−６から出た光は、ウェハ１−２上に形成さるべき
パターンの原形パターンをもつマスク１−５を通過して
後、光学レンズ１−４を通過して、マスク１−５上の原
形パターンの実像をつ１ハ１−２上に結ぶ。こうして露
光されたレジスト１−３を現１免する事によって、マス
ク１−５上にあった原形パターンと相似形又は相似図形
のミラー反転形の関係にあるパターンをウェハ１−２上
に転写覆ることができる。
ターン等のパターン形成には、一般に光露光技術が用い
られる。第１図に従来の代表的な光露光パターン形成装
置の概念図を示す。ＬＳＩを形成しようとする半導体ウ
ェハ１−２の上に感光特性をもつレジスト１−３を塗布
し、ｎ光装置のウェハステージ１−１上に固定Ｊる。光
源１−６から出た光は、ウェハ１−２上に形成さるべき
パターンの原形パターンをもつマスク１−５を通過して
後、光学レンズ１−４を通過して、マスク１−５上の原
形パターンの実像をつ１ハ１−２上に結ぶ。こうして露
光されたレジスト１−３を現１免する事によって、マス
ク１−５上にあった原形パターンと相似形又は相似図形
のミラー反転形の関係にあるパターンをウェハ１−２上
に転写覆ることができる。
上記の様な光露光方法では、形成さるべきパターンの原
形パターンをもつマスクを必要とし、（の１こめ以下に
列記するような欠点がある。
形パターンをもつマスクを必要とし、（の１こめ以下に
列記するような欠点がある。
（１ン パターン形成工程において、製造されるＬＳＩ
の品種及びその工程ごとにマスクの交換作業を必要とし
、このためパターン形成装置の使用効率を悪くする。特
にゲートアレイ等の少量多品種のＬＳＩでは、１０ツｌ
〜内のウェハ枚数が少ないので不利である。
の品種及びその工程ごとにマスクの交換作業を必要とし
、このためパターン形成装置の使用効率を悪くする。特
にゲートアレイ等の少量多品種のＬＳＩでは、１０ツｌ
〜内のウェハ枚数が少ないので不利である。
（２） 上記マスク交換作業により、パターン形成装置
内にごみの入る可能性があり、また、マスク自身に上に
ごみが付着することも多いため、しＳ■に欠陥が入りや
すく歩留りを下げる。
内にごみの入る可能性があり、また、マスク自身に上に
ごみが付着することも多いため、しＳ■に欠陥が入りや
すく歩留りを下げる。
（３） ＬＳＩの設計、製造工程の中に、マスクを作
成するための期間が入り、通常このために２〜５ｍ間の
期間を特徴とする特にゲートアレイ等自動設計化されｉ
＝マスタースライス方式のＬＳＩでは、設計開始からサ
ンプル完成までが数〜十数週間とされており、この間で
のマスク製造期間２〜５３１ｉｉ１間は長ずきる。
成するための期間が入り、通常このために２〜５ｍ間の
期間を特徴とする特にゲートアレイ等自動設計化されｉ
＝マスタースライス方式のＬＳＩでは、設計開始からサ
ンプル完成までが数〜十数週間とされており、この間で
のマスク製造期間２〜５３１ｉｉ１間は長ずきる。
この様な欠点を解決するため考えられた電子ビーム露光
法の概念図を第２図に示す。ＬＳＩを形成しようとする
半導体ウェハ２−２の上に電子線に対して感光特性をも
つレジスト２−３を塗布し、露光装置のウェハステージ
２−１上に固定する。
法の概念図を第２図に示す。ＬＳＩを形成しようとする
半導体ウェハ２−２の上に電子線に対して感光特性をも
つレジスト２−３を塗布し、露光装置のウェハステージ
２−１上に固定する。
電子線源２−５から発生、加速された電子線は、電子レ
ンズ２−４によって方向を制御され、ウェハ２−２上に
照射される。この際電子レンズ２−４による電子線の制
御は計算機制御によって電子線をウェハ２−２上に形成
しようとするパターンに従って走査、描画するように行
なわれる。こうして電子線露光されたレジスト２−３を
現像することにより、マスクを使用せずに計算機内の記
憶素子にあるＬＳＩパターンを直接ウェハ２−２上に描
画形成することができる。
ンズ２−４によって方向を制御され、ウェハ２−２上に
照射される。この際電子レンズ２−４による電子線の制
御は計算機制御によって電子線をウェハ２−２上に形成
しようとするパターンに従って走査、描画するように行
なわれる。こうして電子線露光されたレジスト２−３を
現像することにより、マスクを使用せずに計算機内の記
憶素子にあるＬＳＩパターンを直接ウェハ２−２上に描
画形成することができる。
この様な電子ビーム露光法によればマスクを使用しない
ので、従来の光露光法による上記（１）〜（３）の欠点
はすべて解決するが、新たに以下の（４）〜（８）の欠
点が生じる。
ので、従来の光露光法による上記（１）〜（３）の欠点
はすべて解決するが、新たに以下の（４）〜（８）の欠
点が生じる。
く４） 電子線の発生装置及びその制御装置は、きわめ
て高真空を必要としく １０ ７ ｏｒｒ以下）、した
がってパターン形成装置の筐体に高い精度と密封性が必
要でしかも高真空を実現する真空ポンプを要し、装置が
非常に高価になる。
て高真空を必要としく １０ ７ ｏｒｒ以下）、した
がってパターン形成装置の筐体に高い精度と密封性が必
要でしかも高真空を実現する真空ポンプを要し、装置が
非常に高価になる。
（５） 現状の電子線発生源の寿命が他の電子部品に比
べて短く、装置の頻繁な整備調整が必要となり、装置の
使用効率を悪くする。
べて短く、装置の頻繁な整備調整が必要となり、装置の
使用効率を悪くする。
（６） 電子線がレジストに照射された際に、電子自身
のもつ電荷にＪ：ってレジストが帯電し、電子線描画図
形に歪みを生じる現象、すなわちチャージアップ現象が
不可避的に生じる。
のもつ電荷にＪ：ってレジストが帯電し、電子線描画図
形に歪みを生じる現象、すなわちチャージアップ現象が
不可避的に生じる。
（７） レンズ１一層を貫通して半導体ウェハに照射さ
れる電子線の照射エネルギーによって半導体ウェハ表面
がダメージを受け、これが、ウェハ上にでき上る素子の
特性に悪影響をおよぼす。
れる電子線の照射エネルギーによって半導体ウェハ表面
がダメージを受け、これが、ウェハ上にでき上る素子の
特性に悪影響をおよぼす。
（８） 電子線を制御する目的で計算機記憶素子にだく
わえられるパターンデータの形式は、電子線の走査を基
本としているため、Ｌ Ｓ Ｉ 設計者がパターン設剖
の際に使用するｎ１算機のパターンデータ形式とは全く
異なる。。したがっ゛Ｃ１計算機によるパターン段ｈＩ
後、電子線走査データへの変換処理が必要である。
わえられるパターンデータの形式は、電子線の走査を基
本としているため、Ｌ Ｓ Ｉ 設計者がパターン設剖
の際に使用するｎ１算機のパターンデータ形式とは全く
異なる。。したがっ゛Ｃ１計算機によるパターン段ｈＩ
後、電子線走査データへの変換処理が必要である。
［発明の目的１
この発明は、上述した従来の欠点を解決するもので、マ
スクを使用を使用しない新しい光露光法による半導体集
積回路のパターン形成方法を提供することを目的とする
。
スクを使用を使用しない新しい光露光法による半導体集
積回路のパターン形成方法を提供することを目的とする
。
し発明の概要］
この発明は、ＣＲＴ表示装置に形成しようとりるＬＳＩ
パターンの全部又は一部を表示させてＪ３き、その表示
パターンをレンズ等の適当な光学系でレンズ１へを塗布
した半導体ウェハ上に結像し、もってレンズ１〜を感光
させてウェハ」−にＬＳＩパターンを形成する事を骨子
とする。
パターンの全部又は一部を表示させてＪ３き、その表示
パターンをレンズ等の適当な光学系でレンズ１へを塗布
した半導体ウェハ上に結像し、もってレンズ１〜を感光
させてウェハ」−にＬＳＩパターンを形成する事を骨子
とする。
［発明の効果］
この発明によれば、以下の列記Ｊ゛るような効果が得ら
れる。
れる。
（ａ ）原理的には光露光法であるが、マスクを使用し
ないから、 （ａ−１）品科及び工程ごとのマスクの交換作業が必要
なく、パターン形成装置の使用効率を上げる。とくに１
０ツト内で複数の品種を得る事、さらに、１つ１ハ内に
複数の品種を得る事も簡単にでき、特にグー１〜アレイ
の様に少量多品種のＬＳＩに有利である。
ないから、 （ａ−１）品科及び工程ごとのマスクの交換作業が必要
なく、パターン形成装置の使用効率を上げる。とくに１
０ツト内で複数の品種を得る事、さらに、１つ１ハ内に
複数の品種を得る事も簡単にでき、特にグー１〜アレイ
の様に少量多品種のＬＳＩに有利である。
（ａ−２）被露光ウェハの他に、パターン形成装置内に
通常作業として装置外から出し入れの必要な部分はなく
、このため、Ｂ置筐体の密閉性はよく、ごみ等の入る可
能性がきわめ−Ｃ小さくなり、ＬＳＩの歩留りを上げる
。
通常作業として装置外から出し入れの必要な部分はなく
、このため、Ｂ置筐体の密閉性はよく、ごみ等の入る可
能性がきわめ−Ｃ小さくなり、ＬＳＩの歩留りを上げる
。
（ａ−３ンマスク製造のための期間が全く不要で特にゲ
ートアレイ等のように設計から製造までのターンアラウ
ンドの短期の品種においてきわめて有利である。
ートアレイ等のように設計から製造までのターンアラウ
ンドの短期の品種においてきわめて有利である。
（ｂ）電子線を用いないから、
（ｂ−４＞高真空を必要とせず、通常の外気内で動作可
能であり、そのための真空ポンプ、高畜封の筐Ｉ４Ｖ等
が不要で電子ビーム露光装置に比べてはるかに安価で製
造可能である。
能であり、そのための真空ポンプ、高畜封の筐Ｉ４Ｖ等
が不要で電子ビーム露光装置に比べてはるかに安価で製
造可能である。
（ｂ−５）ＣＲＴ表示装置及び表示技術は、現在非常に
高信頼性、安定性をもって実現されており、ＣＲＴ表示
装置の寿命は、電子ビーム露光装置におりる電子線発生
源に比べてはるかに長い。
高信頼性、安定性をもって実現されており、ＣＲＴ表示
装置の寿命は、電子ビーム露光装置におりる電子線発生
源に比べてはるかに長い。
（ｂ−６）ヂャージアップ現象が本質的に存在しない。
（ｂ−７）半導体ウェハ上に与えるダメ、−ジは全くな
い。
い。
（１１−８＞ １８１設計者がＣＲ−ｒ表示装置上にパ
ターンを見ながら設計する際の計算機内でのデータ形式
、ずなわら、階層的データ構造や２次元空間的位置に独
立なデータ格納類等の形式がそのまま本発明によるパタ
ーン形成装置のＣＲ１表示装置用データ形式に用いる事
ができる。したがって、ア゛−タの変換処理が不要であ
るばかりでなく、設バ１完了と同時にパターン形成１：
程がｉｊＪ能である。
ターンを見ながら設計する際の計算機内でのデータ形式
、ずなわら、階層的データ構造や２次元空間的位置に独
立なデータ格納類等の形式がそのまま本発明によるパタ
ーン形成装置のＣＲ１表示装置用データ形式に用いる事
ができる。したがって、ア゛−タの変換処理が不要であ
るばかりでなく、設バ１完了と同時にパターン形成１：
程がｉｊＪ能である。
（Ｃ）さらにこの他に得られる効果として、（ｃ−９）
上記（ｂ−８＞の理由から、パターン形成工程で発見さ
れる台じり゛れ等の設ム１ミスの情報が設計者にフィー
ドバックされた際、設■１者の修正作業終了後たたらに
再びパターン形成工程に入ることができる。
上記（ｂ−８＞の理由から、パターン形成工程で発見さ
れる台じり゛れ等の設ム１ミスの情報が設計者にフィー
ドバックされた際、設■１者の修正作業終了後たたらに
再びパターン形成工程に入ることができる。
（ｃ−１０）ウェハごとのつ」−ハ識別番号（記号、文
字）や、ロットごとの［１ツ１〜識別番号（記号、文字
）等をＬＳＩパターン内にパターン形成工程のその場で
簡単な操作で与えることができる。
字）や、ロットごとの［１ツ１〜識別番号（記号、文字
）等をＬＳＩパターン内にパターン形成工程のその場で
簡単な操作で与えることができる。
［発明の実施例１
第３図に本発明の一実施例に使用づ゛るパターン形成装
置の概念図を示ず。図中３−１〜３−３は、第１図１−
１〜１−３とそれぞれ同じものである。
置の概念図を示ず。図中３−１〜３−３は、第１図１−
１〜１−３とそれぞれ同じものである。
ｉｌｎ機制御によって画像表示用ＣＲＴ３−５にしＳＩ
のパターンを表示し、光学レンズ３−４等の光学系によ
ってＣＲＴ画面の表示パターンをウェダ ハ３−２上に結像する。ＣＲＴ３−８上に表示されるパ
ターンは、ＬＳＩの全体パターンであってちよいし、Ｌ
ＳＩパターンの一部であって二すよい。
のパターンを表示し、光学レンズ３−４等の光学系によ
ってＣＲＴ画面の表示パターンをウェダ ハ３−２上に結像する。ＣＲＴ３−８上に表示されるパ
ターンは、ＬＳＩの全体パターンであってちよいし、Ｌ
ＳＩパターンの一部であって二すよい。
後者の場合はウェハステージ３−１の移動と、部分パタ
ーンの露光のくりかえしによってＬＳＩ全体のパターン
を形成する。
ーンの露光のくりかえしによってＬＳＩ全体のパターン
を形成する。
第３図はあくまでも概念図であるため、簡略化して表現
している。実際の使用上ではレンズ３−４は複数枚、例
えば凹／凸レンズの組み合せによる無収差レンズが好ま
しく、また、凹／凸面鏡の組み合ゼにより結像光学系を
構成してもよく、更にシャッター、スリット、しぼり等
を必要に応じて用いると有効な場合もある。
している。実際の使用上ではレンズ３−４は複数枚、例
えば凹／凸レンズの組み合せによる無収差レンズが好ま
しく、また、凹／凸面鏡の組み合ゼにより結像光学系を
構成してもよく、更にシャッター、スリット、しぼり等
を必要に応じて用いると有効な場合もある。
第４図により具体化した実施例を示す。図中４−１〜４
−５は第３図にａハノる３−１〜３−５と同じものであ
る。画像データ記憶装置４−１１にだくわえられたＬＳ
Ｉのパターンデータは、計算機４−１０により読み出さ
れ、表示データ伝送線４−１５を経由シテ、画像表示用
ＣＲＴ ４− ’５ ニ送られ、ＣＲＴ画面４−８に表
示される。一方、計算機４−１０は、ウェハーステップ
データ伝送線４−１３を経由して、ウェハーステップ制
御装置４−６にウェハーの前後、左右の動きを指令し、
シャッター制御データ伝送線４−１４を経由して、シャ
ッター制御装Ｍ４−７にシャッターのｆｊｉ］ ＩＷＪ
を指令する。さらにこれら一連の露光動作は、人力装置
４−１２を介して、作業者が操作ブることかできる。４
−９はしぼりである。
−５は第３図にａハノる３−１〜３−５と同じものであ
る。画像データ記憶装置４−１１にだくわえられたＬＳ
Ｉのパターンデータは、計算機４−１０により読み出さ
れ、表示データ伝送線４−１５を経由シテ、画像表示用
ＣＲＴ ４− ’５ ニ送られ、ＣＲＴ画面４−８に表
示される。一方、計算機４−１０は、ウェハーステップ
データ伝送線４−１３を経由して、ウェハーステップ制
御装置４−６にウェハーの前後、左右の動きを指令し、
シャッター制御データ伝送線４−１４を経由して、シャ
ッター制御装Ｍ４−７にシャッターのｆｊｉ］ ＩＷＪ
を指令する。さらにこれら一連の露光動作は、人力装置
４−１２を介して、作業者が操作ブることかできる。４
−９はしぼりである。
このようにＣＲＴ表示装置によるＬＳＩ表示パターンを
そのまま結像して露光することにより、既に述べたよう
にＬＳＩ製造にとって従来にない優れた効果が得られる
。
そのまま結像して露光することにより、既に述べたよう
にＬＳＩ製造にとって従来にない優れた効果が得られる
。
第１図は、従来の光露光法によるパターン形成装置の概
念図、第２図は電子線露光法によるパターン形成装置の
概念図、第３図は、本発明による一実施例のパターン形
成装置の概念図、第４図は、具体化した実施例を示す図
である。 ３−１・・・ウェハステージ、３−２・・・半導体ウェ
ハ、３−３・・・レジスト、３−４・・・光学レンズ、
３−５・・・画像表示用ＣＲＴ、４−１・・・ウェハス
テージ、４−２・・・半導体ウェハ、４−３・・・レジ
スト、４−４・・・光学レンズ、４−５・・・画像表示
用ＣＲＴ、４−６・・・ウェハーステップ制御装置、４
−７・・・シャッター制御装置、４−８・・・ＣＲＴ図
形表示画面、４−９・・・しぼり、４−１０・・・シス
テム制御用計算機、４−１１・・・画像データ記憶装置
、４−１２・・・人力装置、４−１３・・・ウェハース
テップデータ伝送線、４−１４・・・シャッター制御デ
ータ伝送線、４−１５・・・画像データ伝送線。
念図、第２図は電子線露光法によるパターン形成装置の
概念図、第３図は、本発明による一実施例のパターン形
成装置の概念図、第４図は、具体化した実施例を示す図
である。 ３−１・・・ウェハステージ、３−２・・・半導体ウェ
ハ、３−３・・・レジスト、３−４・・・光学レンズ、
３−５・・・画像表示用ＣＲＴ、４−１・・・ウェハス
テージ、４−２・・・半導体ウェハ、４−３・・・レジ
スト、４−４・・・光学レンズ、４−５・・・画像表示
用ＣＲＴ、４−６・・・ウェハーステップ制御装置、４
−７・・・シャッター制御装置、４−８・・・ＣＲＴ図
形表示画面、４−９・・・しぼり、４−１０・・・シス
テム制御用計算機、４−１１・・・画像データ記憶装置
、４−１２・・・人力装置、４−１３・・・ウェハース
テップデータ伝送線、４−１４・・・シャッター制御デ
ータ伝送線、４−１５・・・画像データ伝送線。
Claims (1)
- 集積回路パターンの一部又は全部をＣＲＴ表示装置によ
り表示し、その表示パターンを光学系を介してレジスト
を塗布した半導体ウェハ上に結像し、これにより露光さ
れたレジストを現像して集積回路パターンを形成づ゛る
ことを特徴とした半導体集積回路のパターン形成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58096147A JPS59220923A (ja) | 1983-05-31 | 1983-05-31 | 半導体集積回路のパタ−ン形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58096147A JPS59220923A (ja) | 1983-05-31 | 1983-05-31 | 半導体集積回路のパタ−ン形成方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS59220923A true JPS59220923A (ja) | 1984-12-12 |
Family
ID=14157265
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58096147A Pending JPS59220923A (ja) | 1983-05-31 | 1983-05-31 | 半導体集積回路のパタ−ン形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59220923A (ja) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4912052A (ja) * | 1972-03-17 | 1974-02-02 | ||
| JPS5638888A (en) * | 1979-09-07 | 1981-04-14 | Hitachi Ltd | Pattern forming method |
| JPS5818923A (ja) * | 1981-07-28 | 1983-02-03 | Nec Corp | 直接露光装置 |
-
1983
- 1983-05-31 JP JP58096147A patent/JPS59220923A/ja active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4912052A (ja) * | 1972-03-17 | 1974-02-02 | ||
| JPS5638888A (en) * | 1979-09-07 | 1981-04-14 | Hitachi Ltd | Pattern forming method |
| JPS5818923A (ja) * | 1981-07-28 | 1983-02-03 | Nec Corp | 直接露光装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0206633B1 (en) | Method of inspecting masks and apparatus thereof | |
| JP3689516B2 (ja) | 電子ビーム露光装置 | |
| US7179584B2 (en) | Exposure method and device for forming patterns on printed wiring board | |
| JP2851996B2 (ja) | デバイス製造方法 | |
| US20050085085A1 (en) | Composite patterning with trenches | |
| JPH0831407B2 (ja) | Ｘ線リソグラフィックマスク、及びｘ線リソグラフィック方法 | |
| US4644170A (en) | Method of electron beam exposure | |
| JP3097620B2 (ja) | 走査型縮小投影露光装置 | |
| JPH10197462A (ja) | パターン検査装置 | |
| JPS59220923A (ja) | 半導体集積回路のパタ−ン形成方法 | |
| JP3187581B2 (ja) | Ｘ線装置、ｘ線露光装置及び半導体デバイス製造方法 | |
| JP3526385B2 (ja) | パターン形成装置 | |
| JPH10106931A (ja) | 電子ビーム露光方法およびそれを用いた半導体集積回路装置の製造方法 | |
| JPS6258621A (ja) | 微細パタ−ン形成方法 | |
| JP2001092111A (ja) | 電子線用転写マスクのパターン形状の検査方法 | |
| Gordon et al. | Pathways in device lithography | |
| JP2002203777A (ja) | 電子ビーム描画方法及び電子ビーム描画システム | |
| JP2003297278A (ja) | 検査装置及び検査方法 | |
| Brennemann et al. | Two interconnection techniques for large-scale circuit integration | |
| JP2000036459A (ja) | リソグラフィ投影装置 | |
| JPS6358829A (ja) | 電子線ビ−ムによるパタ−ン形成方法 | |
| JPS59143326A (ja) | パタン形成装置 | |
| JP2525221B2 (ja) | マスク修正装置 | |
| JPH01297823A (ja) | 電子ビーム露光方法 | |
| JPS6152973B2 (ja) |